JP5374941B2 - 固体撮像装置及び電子機器 - Google Patents

Description

本発明は、固体撮像装置及びその固体撮像装置を備えた電子機器に関する。

固体撮像装置は、ＣＣＤ（Charge Coupled Device）イメージセンサに代表される電荷転送型固体撮像装置と、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサに代表される増幅型固体撮像装置とに大別される。

ＣＭＯＳ固体撮像装置は、ＣＣＤ固体撮像装置に比べて電源電圧が低く、消費電力の観点から有利なため、カメラ付き携帯電話やＰＤＡ（Personal Digital Assistant）などのモバイル機器に搭載される固体撮像装置にも用いられている。

固体撮像装置の画素を構成する光電変換部となるフォトダイオードは、信号電荷を電子とする場合、ｎ型半導体領域とその表面のｐ型半導体領域により構成される。従来の固体撮像装置のフォトダイオードとしては、特許文献１に示すように、半導体基板のｐ型半導体ウェル領域表面（界面）に高不純物濃度のｐ型半導体領域を形成し、そのｐ型半導体領域の下にｎ型半導体領域を形成して構成される。このフォトダイオードでは、ｐ型半導体領域とｎ型半導体領域間のｐｎ接合容量、すなわち空乏層容量に、光電変換で生じた電荷を蓄積している。一方、隣接画素との分離には、例えば絶縁膜を埋め込んだトレンチ素子分離領域が用いられ、そのフォトダイオードと絶縁膜との界面をｐ型半導体領域で保護する構成が採られている。

固体撮像装置の光電変換部となるフォトダイオードの先行文献として特許文献２を示す。特許文献２のＣＣＤ固体撮像装置におけるフォトダイオードは、ｎ型半導体領域とその表面のｐ型半導体領域から成り、ｐ型半導体領域が第１のｐ型半導体領域と第２のｐ型半導体領域から形成される。第１のｐ型半導体領域は、ｎ型半導体領域表面の全面に形成され、第２のｐ型半導体領域は、ｎ型半導体領域の幅より狭い幅で第１のｐ型半導体領域より深く形成されている。ｐ型半導体領域が２段構成であるので、電荷読み出し時に、ｐ型半導体領域と垂直転送部との境界箇所での電界強度が緩やかに変化し、電荷を効率よく垂直転送部へ転送できる。

ＣＭＯＳ固体撮像装置の先行文献として、画素トランジスタのうちの転送トランジスタとして、縦型トランジスタを用いた構成を特許文献３に示す。このＣＭＯＳ固体撮像装置では、フォトダイオードの上方にフローティングディフージョン（ＦＤ）部が形成され、転送ゲート電極がゲート絶縁膜を介して基板深さ方向に形成される。

特開２００５−１９１２６２号公報 特開２００３−３１８３８３号公報 特開２００５−２２３０８４号公報

ところで、近年、固体撮像装置においては、画素の微細化が進み、フォトダイオード面積を確保するのに苦慮している。ＣＭＯＳ固体撮像装置においては、画素面積のうち、フォトダイオード面積が占める比率をフィルファクターと呼ぶが、如何にフィルファクターを確保するかが命題となっている。画素が極小化するに伴い、仮想的にフィルファクターを１００％に出来たとしても、フォトダイオードの面積は十分得られなくなっている。実際には、画素中に画素トランジスタによるトランジスタ回路を形成しなければならないので、画素を微細化していくと、フォトダイオードの形成が益々困難になる。

本発明は、上述の点に鑑み、画素を微細化しても光電変換部における飽和電荷量を確保できる固体撮像装置を提供するものである。
また、本発明は、係る固体撮像装置を備えた電子機器を提供するものである。

本発明に係る固体撮像装置は、半導体基板と、半導体基板に設けられたｐ型半導体ウェル領域と、ｐ型半導体ウェル領域に形成された光電変換部と、ｐ型半導体ウェル領域において、半導体基板の第１面上に形成されたゲート電極と、ゲート電極に隣接し、半導体基板の第１面側の表面に形成されたフローティングディフュージョン部と、を有する。
光電変換部は、フローティングディフュージョン部と対向する位置でゲート電極に隣接し、半導体基板の第１面側の表面に形成された第１ｐ型半導体領域と、半導体基板の第２面側の表面に形成された第２ｐ型半導体領域と、ゲート電極と対向する位置で第１ｐ型半導体領域に隣接し、半導体基板の第１面側の表面から第２ｐ型半導体領域まで形成された第３ｐ型半導体領域と、第１ｐ型半導体領域、第２ｐ型半導体領域、及び、第３ｐ型半導体領域に接し、半導体基板の厚さ方向に連続して形成されたｎ型半導体領域と、を備える。
第１ｐ型半導体領域、第２ｐ型半導体領域、及び、第３ｐ型半導体領域は、ｐ型半導体ウェル領域よりも不純物濃度が高い。
ｎ型半導体領域は、半導体基板の厚さ方向において、不純物濃度が同じであり、ｎ型半導体領域のゲート電極側と反対側において、ｎ型半導体領域が第３ｐ型半導体領域と接する。
ｎ型半導体領域と第３ｐ型半導体領域との第１ｐｎ接合領域が、ｎ型半導体領域と第１ｐ型半導体領域との第２ｐｎ接合領域よりも大きい。

本発明の固体撮像装置では、ポテンシャルの形状が主に縦方向に電荷が蓄積する形になる光電変換部、いわゆる縦型構造の光電変換部を有するので、画素を構成する光電変換部における飽和電荷量が増加する。

上記固体撮像装置の製造方法は、半導体基板の所要領域に、マスクを介して打ち込みエネルギーを異ならした複数回のイオン注入で第２導電型半導体領域を形成する工程と、前記第２導電型半導体領域に打ち込みエネルギーを異ならした複数回のイオン注入で第１導電型半導体領域を形成して、前記半導体基板表面に平行な面に形成されるｐｎ接合よりも、深さ方向の面に平行なｐｎ接合に多くの電荷を蓄積する光電変換部を形成する工程を有する。

上記固体撮像装置の製造方法では、それぞれ、打ち込みエネルギーを異ならして複数回のイオン注入で第２導電型半導体領域及び第１導電型半導体領域を形成して光電変換部を形成している。すなわち、半導体基板表面に平行な面に形成されるｐｎ接合よりも、深さ方向の面に平行なｐｎ接合に多くの電荷を蓄積する光電変換部、いわゆる縦型構造の光電変換部を形成するので、飽和電荷量の大きい光電変換部が得られる。

上記固体撮像装置の製造方法は、半導体基板の所要領域に凹部を形成する工程と、前記凹部の内面から第２導電型不純物を拡散して第２導電型半導体領域を形成する工程と、前記凹部の内面から第１導電型不純物を拡散して前記第２導電型半導体領域に第１導電型半導体領域を形成して、前記半導体基板表面に平行な面に形成されるｐｎ接合よりも、深さ方向の面に平行なｐｎ接合に多くの電荷を蓄積する光電変換部を形成する工程を有する。

上記固体撮像装置の製造方法では、半導体基板の所要領域に凹部を形成し、凹部内面から拡散により第２導電型半導体領域及び第１導電型半導体領域を形成して光電変換部を形成している。すなわち、半導体基板表面に平行な面に形成されるｐｎ接合よりも、深さ方向の面に平行なｐｎ接合に多くの電荷を蓄積する光電変換部、いわゆる縦型構造の光電変換部を形成するので飽和電荷量の大きい光電変換部が得られる。

本発明に係る電子機器は、上記固体撮像装置と、前記固体撮像装置の光電変換部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを備える。

本発明の電子機器では、固体撮像装置において、ポテンシャルの形状が主に縦方向に電荷を蓄積する形になる光電変換部、いわゆる縦型構造の光電変換を有しているので、画素を構成する光電変換部における飽和電荷量が増加する。

本発明に係る固体撮像装置によれば、いわゆる縦型構造の光電変換部を有するので、画素が微細化しても光電変換部における飽和電荷量を確保することができる。

本発明に係る電子機器によれば、固体撮像装置の画素が微細化しても光電変換部における飽和電荷量が確保できるので、ダイナミックレンジ確保、高画質化が図れる。

以下、図面を参照して本発明の実施の形態を説明する。

［固体撮像装置の実施の形態に係る概略構成］
図１に、本発明に適用される固体撮像装置、すなわちＣＭＯＳ固体撮像装置の一例の概略構成を示す。本例の固体撮像装置１は、半導体基板、例えばシリコン基板に複数の光電変換部を含む画素２が規則的に２次元配列された画素アレイ部（いわゆる撮像領域）３と、周辺回路部とを有して構成される。画素２は、後述するように、光電変換部となるフォトダイオード（ＰＤ）と、複数の画素トランジスタ（ＭＯＳトランジスタ）とを有して構成される。

周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。

制御回路８は、本固体撮像装置１の動作モードなどを指令するデータを外部から受け取り、また本固体撮像装置１の情報を含むデータを外部に出力する。さらに、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。これらの信号は、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。

画素アレイ部３には、２次元配列された画素２の行毎に行制御線１１が図の横方向（左右方向）に配線され、画素２の列毎に垂直信号線９が図の縦方向（上下方向）に配線されている。

垂直駆動回路４は、例えばシフトレジスタによって構成される。垂直駆動回路４は、画素アレイ３の各画素２を行単位で順次垂直方向に選択操作し、その選択行の各画素２に対して行制御線１１を通して必要な制御パルスを供給する。選択行の各画素２から出力される信号、つまり各画素２の光電変換部となるフォトダイオードにおいて受光量に応じて生成した信号電荷に基く画素信号は、垂直信号線９を通してカラム信号処理回路５に供給される。

カラム信号処理回路５は、画素２の列毎に配置されており、１行分の画素２から出力された信号に対してノイズ除去などの信号処理を行う。すなわち、カラム信号処理回路５は、画素２固有の固定パターンノイズを除去するための、例えばＳ／Ｈ（サンプルホールド）回路及びＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路や、信号増幅等の信号処理を行う。

カラム信号処理回路５の入力段には、図示しないが、定電流源としての負荷トランジスタが設けられる。この負荷トランジスタは、垂直信号線９と基準電位、例えばグランドとの間に接続され、ゲートが負荷配線に接続され、選択行の画素２の増幅トランジスタ（後述する）とソースフォロア回路を構成することで、選択行の画素から垂直信号線９に信号を出力する。

カラム信号処理回路５の出力段には、水平信号線１２との間に接続される水平選択スイッチ（図示せず）が設けられる。なお、カラム信号処理回路５に、Ａ／Ｄ（アナログ／デジタル）変換機能を持たせた構成を採ることも可能である。

水平駆動回路６は、例えばシフトレジスタによって構成される。水平駆動回路６は、水平走査パルスφＨ１〜φＨｎを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１２に出力する。

出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して順次供給される信号に対し、信号処理を行って出力する。この出力回路７の具体的な信号処理としては、例えば、バッファリングだけする場合もあるし、あるいはバッファリングの前に黒レベル調整、列毎のばらつきの補正、信号増幅、色関係処理などを行うこともある。

なお、図１においては、左右両端側に入出力端子１０が設けられる。

［画素の等価回路］
図２に、画素２の等価回路の一例を示す。本回路例に係る画素２は、光電変換部となるフォトダイオード２１と、４つの画素トランジスタ（２２〜２５）とから成る。４つの画素トランジスタは、転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４及び選択トランジスタ２５で構成される。これら画素トランジスタ２２〜２５は、例えばｎチャネルのＭＯＳトランジスタを用いている。

フォトダイオード２１は、受光量に応じた電荷量の信号電荷（ここでは、電子）に光電変換する。フォトダイオード２１のカソード（ｎ型領域）は、転送トランジスタ２２を介して増幅トランジスタ２４のゲートに接続される。増幅トランジスタ２４のゲートと電気的に繋がったノード２６をＦＤ（フローティングディフージョン）部と呼ぶ。

転送トランジスタ２２は、フォトダイオード２１のカソードとＦＤ部２６との間に接続され、ゲートに転送線２７を介して転送パルスφＴＲＧが与えられることによって、オン状態となり、フォトダイオード２１の信号電荷をＦＤ部２６に転送する。ＦＤ部２６は、転送トランジスタ２２のドレイン領域に相当する。

リセットトランジスタ２３は、そのドレインが画素電源Ｖｄｄに接続され、そのソースがＦＤ部２６、すなわち転送トランジスタ２２のソースに接続される。リセットトランジスタ２３は、ゲートにリセット線２８を介してリセットパルスφＲＳＴが与えられてオン状態となる。リセットトランジスタでは、オン状態となり、フォトダイオード２１からＦＤ部２６への信号電荷の転送に先立って、ＦＤ部２６の電荷を画素電源Ｖｄｄに捨ててＦＤ部２６をリセットする。

増幅トランジスタ２４は、そのゲートがＦＤ部２６に接続され、そのドレインが画素電源Ｖｄｄに接続され、そのソースが選択トランジスタ２５のドレインに接続される。増幅トランジスタ２４では、リセットトランジスタ２３によりリセットした後のＦＤ部２６の電位をリセットレベルとして出力する。さらに増幅トランジスタでは、転送トランジスタ２２により信号電荷を転送した後のＦＤ部２６の電位を信号レベルとして出力する。

選択トランジスタ２５は、そのソースが垂直信号線９に接続される。選択トランジスタ２５では、そのゲートに選択線２９を介して選択パルスφＳＥＬがあたえられることによりオン状態となり、画素２を選択状態として増幅トランジスタ２４から出力される信号を垂直信号線９に中継する。

横方向の配線、すなわち転送線２７、リセット線２８及び選択線２９は、同一行の画素について共通となっており、垂直駆動回路４により制御される。但し、図示しないが、画素２のｐ型半導体ウェル領域の電位を固定するためのｐウェル配線はグランド電位に固定される。

選択トランジスタ２５については、画素電源Ｖｄｄと増幅トランジスタ２４のドレインとの間に接続した回路構成を採ることも可能である。このときは、増幅トランジスタ２４のソースが垂直信号線９に接続される。

また、画素トランジスタとしては、上述の４トランジスタ構成のものに限らず、転送トランジスタとリセットトランジスタと増幅トランジスタの３トランジスタ構成とすることもできる。また、固体撮像装置では、複数のフォトダイオードに対して、複数の転送トランジスタを除く他の画素トランジスタを共有させた画素共有セルを２次元配列させて構成することもできる。

表面照射型のＣＭＯＳ固体撮像装置では、画素アレイが形成された基板の表面側に、層間絶縁膜を介して多層配線を配置した多層配線層が形成され、その上に平坦化膜を介してオンチップカラーフィルタ、さらにその上にオンチップマイクロレンズが形成される。画素アレイの有効画素領域の受光部を除く領域と、周辺回路部とに遮光膜が形成される。この遮光膜は、例えば多層配線層の最上層の配線で形成することができる。

裏面照射型のＣＭＯＳ固体撮像装置では、画素アレイが形成された基板の表面側に多層配線層が形成され、基板の裏面側にオンチップカラーフィルタ及びオンチップマイクロレンズが積層されるようにして構成される。

そして、本発明の実施の形態に係る固体撮像装置は、特にその光電変換部の構成に特徴を有する。すなわち、本発明の実施の形態に係る固体撮像装置は、光電変換部におけるポテンシャルの形状が主に半導体基板の深さ方向、つまり縦方向に電荷を蓄積する形になるように構成した光電変換部を有する。本実施の形態の光電変換部はｐｎ接合を有するフォトダイオードで構成される。

より詳しくは、本実施の形態の光電変換部は、半導体基板の表面に平行なｐｎ接合よりも、半導体基板の深さ方向の面に平行なｐｎ接合に多くの電荷を蓄積できるように構成される。

本実施の形態に係る固体撮像装置、特にその光電変換となるフォトダイオードの構成は、表面照射型の固体撮像装置、裏面照射型の固体撮像装置のいずれにも適用されるものである。

［第１実施の形態：裏面照射型の基本構成］
図３Ａ，Ｂに、本発明に係る固体撮像装置、特にその光電変換部となるフォトダイオードの基本構成となる第１実施の形態を示す。図３の固体撮像装置３１は、裏面照射型のＣＭＯＳ固体撮像装置を例にしている。図３はフォトダイオード及び転送トランジスタを含む要部の断面図である。

第１実施の形態に係る固体撮像装置３１は、図３Ａに示すように、半導体基板３２に第１導電型、例えばｐ型の半導体ウェル領域３３が形成され、このｐ型半導体ウェル領域３３に本発明のフォトダイオード２１１が形成されて成る。すなわち、このｐ型半導体ウェル領域３３に、基板の深さ方向に伸びた縦長の第２導電型、例えばｎ型の半導体領域３４と、ｎ型半導体領域３４の深さ方向の面に接する同じく縦長のｐ型半導体領域３５と、表面のｐ型半導体領域３６とが形成される。縦長のｐ型半導体領域３５は、ｐ型半導体ウェル３３より高不純物濃度を有している。これら縦長のｎ型半導体領域３４と縦長のｐ型半導体領域３５と表面のｐ型半導体領域３６とにより、画素のフォトダイオード２１１が形成される。表面のｐ型半導体領域３６は、界面からの暗電流を抑制する。

ｐ型半導体ウェル領域３３の表面にはｎ型半導体領域によるＦＤ部３８が形成され、このＦＤ部３８とフォトダイオード２１１間の基板上にゲート絶縁膜３９を介して転送ゲート電極４１が形成されて、ここに、転送トランジスタ２２が形成される。一方、半導体基板３２の裏面側には、暗電流を抑制するためのｐ型半導体領域４２が形成される。この固体撮像装置３１では、裏面側から光Ｌが入射される。

そして、上記フォトダイオード２１１は、主として縦長のｎ型半導体領域３４及びｐ型半導体領域３５で形成されるｐｎ接合ｊ１により、ｎ型半導体領域３４の深さ方向の全域、もしくは深さ方向に伸びた領域を電荷蓄積部として構成される。このため、ｎ型半導体領域３４及びｐ型半導体領域３５は、上記深さ方向の全域にわたり略同じ程度の不純物濃度を有して形成される。

すなわち、フォトダイオード２１１は、図３Ｂのポテンシャル分布で示すように、ポテンシャルＩの形状が主に垂直面に信号電荷が蓄積される形となるように構成される。

本フォトダイオード２１１は、ｎ型半導体領域３４と表面のｐ型半導体領域（ｐ＋領域）３５による半導体基板表面に平行なｐｎ接合ｊ２と、ｎ型半導体領域３４と側面のｐ型半導体領域（ｐ＋領域）３４による半導体基板の深さ方向の面に平行なｐｎ接合ｊ１を有する。従って、本フォトダイオード２１１は、より詳しくは、上記表面に平行なｐｎ接合ｊ２よりも、上記深さ方向の面に平行なｐｎ接合ｊ１に多くの信号電荷が蓄積されるように構成される。

このフォトダイオード２１１は、いわゆる縦型フォトダイオードとして構成される。但し、本実施の形態における縦長フォトダイオードは、フォトダイオードの縦横比ではなく、電荷蓄積部の縦横比である。

因みに、本発明と比較するために、図２５Ａ，Ｂに参考例を示す。この参考例は、従来の裏面照射型のＣＭＯＳ固体撮像装置、特にその光電変換部となるフォトダイオードを含む要部に相当する。参考例の固体撮像装置１１１は、半導体基板１１２に第１導電型、例えばｐ型の半導体ウェル領域１１３が形成され、このｐ型半導体ウェル領域１１３に、表面のｐ型半導体領域（ｐ＋領域）１１４とその下のｎ型半導体領域１１５とによるフォトダイオード１１６が形成される。１２０は、ｐ型半導体領域による素子分離領域を示す。ｐ型半導体ウェル領域１１３の表面には、ｎ型半導体領域によるＦＤ部１１７が形成され、このＦＤ部１１７とフォトダイオード１１６との間の基板上にゲート絶縁膜１１８を介して転送ゲート電極１１９が形成され、転送トランジスタ１２１が構成される。半導体基板１１２の裏面界面には、暗電流を抑制するためのｐ型半導体領域１２２が形成される。

上記フォトダイオード１１５では、ｎ型半導体領域１１５として、表面側に不純物濃度の濃いｎ領域１１５Ａが形成され、深さ方向に漸次不純物濃度の薄いｎ−領域１１５Ｂ、ｎ−領域１１５Ｃが形成される。このフォトダイオード１１５では、表面側のｎ領域１１５Ａが実質的な電荷蓄積部となり、その下の不純物濃度の薄いｎ−領域１１５Ｂ及びｎ−領域１１５Ｃは電荷蓄積部とはならない。すなわち、フォトダイオード１１６の電荷蓄積部となるｎ領域１１５Ａは、縦横比で見ると横長形状となる。すなわち、フォトダイオード１１６は、図２５Ｂのポテンシャル分布で示すように、ポテンシャルＩＩの形状が平面的に信号電荷が蓄積される形となるように構成される。

第１実施の形態に係る固体撮像装置３１によれば、ｐ型半導体ウェル領域３３の不純物濃度がｐ型半導体領域（ｐ＋領域）３５より薄いことから、ｎ型半導体領域３４の容量の過半は、このｐ型半導体領域（ｐ＋領域）３５とのｐｎ接合容量となる。従って、光電変換された信号電荷（本例では電子）の過半は、ｐ型半導体領域３５の側面、すなわちｎ型半導体領域３４に蓄積されるので、同じ占有面積のフォトダイオードとしたときに、フォトダイオード２１１における飽和電荷量を増加することができる。飽和電荷量が増加することにより、画素が微細化されてもダイナミックレンジの向上を図ることができる。

第１実施の形態では、同じ飽和電荷量としたときには、増加する分、画素をさらに微細化することができる。これにより、小型の固体撮像装置、小型のカメラ、高解像度の固体撮像装置、高解像度のカメラなどを作成することができる。より小型化できるので、固体撮像装置のコスト低減が図れる。

さらに、縦型フォトダイオード構成とすることにより、光電変換した信号電荷を基板表面まで来ないうちに捕獲できるので、隣接するフォトダイオードに信号電荷が行くことが減り、混色を低減することができる。

［第２実施の形態：表面照射型の基本構成］
図４に、本発明に係る固体撮像装置、特にその光電変換部となるフォトダイオードの基本構成となる第２実施の形態を示す。図４の固体撮像装置４４は、表面照射型のＣＭＯＳ固体撮像装置を例にしている。図４はフォトダイオード及び転送トランジスタを含む要部の断面図である。

第２実施の形態に係る固体撮像装置４４は、前述と同様に、半導体基板３２に第１導電型、例えばｐ型の半導体ウェル領域３３が形成され、このｐ型半導体ウェル領域３３に本発明のフォトダイオード２１１が形成されて成る。すなわち、このｐ型半導体ウェル領域３３に、基板の深さ方向に伸びた縦長の第２導電型、例えばｎ型の半導体領域３４と、ｎ型半導体領域３４の深さ方向の面に接する同じく縦長のｐ型半導体領域３５と、表面のｐ型半導体領域３６とが形成される。縦長のｐ型半導体領域３５は、ｐ型半導体ウェル３３より高不純物濃度を有している。これら縦長のｎ型半導体領域３４と縦長のｐ型半導体領域３５と表面のｐ型半導体領域３６とのより、画素のフォトダイオード２１１が形成される。表面のｐ型半導体領域３６は、界面からの暗電流を抑制する。

ｐ型半導体ウェル領域３３の表面にはｎ型半導体領域によるＦＤ部３８が形成され、このＦＤ部３８とフォトダイオード２１１間の基板上にゲート絶縁膜３９を介して転送ゲート電極４１が形成されて、ここに、転送トランジスタ２２が形成される。この固体撮像装置３１では、表面側から光Ｌが入射される。

第２実施の形態の固体撮像装置４４において、第１実施の形態との違いは、裏面側にｐ型半導体領域４２がなく、オンチップカラーフィルタ及びオンチップマイクロレンズが表面側に形成されている点である。その他の構成は第１実施の形態と略同様である。

第２実施の形態に係る固体撮像装置４４によれば、フォトダイオード２１１が第１実施の形態と同様の構成を有するので、第１実施の形態で説明したと同様の効果を奏する。

［第３実施の形態］
図５Ａ，Ｂに、本発明に係る固体撮像装置、特にその光電変換部となるフォトダイオードの第３実施の形態を示す。図５Ａはフォトダイオード及び転送トランジスタを含む要部の断面図である。本実施の形態に係る固体撮像装置４６は、半導体基板３２に第１導電型、例えばｐ型半導体ウェル領域３３が形成され、このｐ型半導体ウェル領域３３に本発明のフォトダイオード２１２が形成されて成る。

すなわち、ｐ型半導体ウェル領域３３に、表面から基板深さ方向に伸びた縦長のｐ型半導体領域４７と、このｐ型半導体領域４７の底面及び側面を含む外周囲に接するｎ型半導体領域４８とが形成される。縦長のｐ型半導体領域４７の不純物濃度は、ｐ型半導体ウェル領域３３の不純物濃度よりも高い。さらに、ｎ型半導体領域４８の表面側に不純物濃度の高いｐ型半導体領域４９が形成される。この表面側のｐ型半導体領域４９は、ｎ型半導体領域４８の転送ゲート電極側の一部を残して、他部全面のｎ型半導体領域４８、ｐ型半導体領域４７及びｐ型半導体ウェル領域３３の一部にわたって形成される。ｐ型半導体領域４７，４９は、ｐ型不純物、例えばボロンをイオン注入して形成される。ｎ型半導体領域４８は、ｎ型不純物、例えばリンをイオン注入して形成される。これら縦長のｎ型半導体領域４８、縦長のｐ型半導体領域４７及び表面のｐ型半導体領域４９により、画素のフォトダイオード２１２が形成される。表面のｐ型半導体領域４９は、界面からの暗電流を抑制する。

縦長のｎ型半導体領域４８及びｐ型半導体領域４７は、それぞれ打ち込みエネルギーを異ならした複数回のイオン注入により、深さ方向の全域にわたり略同じ不純物濃度を有して形成される。後述する電荷を蓄積するｐｎ接合ｊ１は、基板深さ方向に１μｍ以上伸びた面で構成される。可視光ではシリコン中に赤色の光がもっとも深くまで到達するが、１μｍ以内でその過半が光電変換されるので、感度確保と混色防止に都合が良い。１μｍ以上深くても良いが、４μｍ以上は可視光が実質上到達しない上にイオン注入装置も通常用いられるものでなく大幅なコスト増加要因になるので、４μｍ以下とすることが良い。

ｐ型半導体ウェル領域３３の表面にはｎ型半導体領域によるＦＤ部３８が形成され、このＦＤ部３８とフォトダイオード２１２間の基板上にゲート絶縁膜３９を介して転送ゲート電極４１が形成され、ここに転送トランジスタ２２が形成される。転送ゲート電極４１は、例えばポリシリコン膜で形成される。

本実施の形態の固体撮像装置４６では、フォトダイオード２１２におけるｎ型半導体領域４８の容量の過半は、深さ方向に伸びるｎ型半導体領域４８及びｐ型半導体領域４７で形成されるｐｎ接合容量となる。これによって、受光時に光電変換された信号電荷（本例では電子）の過半は、深さ方向に伸びる縦長のｐ型半導体領域４７の側面に、すなわちｎ型半導体領域４８に蓄積される。ｎ型半導体領域４８に蓄積された信号電荷は、転送トランジスタ２２のオンにより、ｐ型半導体領域４７の周囲を回るように移動してＦＤ部３８へ転送される。

第３実施の形態に係る固体撮像装置４６によれば、主な電荷蓄積領域であるｐｎ接合ｊ１が、半導体基板３２の表面に平行な面よりも深さ方向に伸びる面に大きな面積をとり、より多くの信号電荷を保持できるフォトダイオード２１２を有している。このフォトダイオード構造により、画素を微細化しても飽和電荷量を確保することができる。

因みに、特許文献１に開示された構成は、フォトダイオードにおいて、ｐ型半導体領域で形成された素子分離領域などの側面も飽和電荷に寄与しているが、あくまでも電荷の保持は基板表面が主で、積極的に深さ方向に伸びた側面で電荷を保持する構造ではない。

第３実施の形態におけるフォトダイオード２１２は、第１実施の形態で説明したと同様に、同じ面積当たりの飽和電荷量が増加するので、画素が微細化してもダイナミックレンジを向上することができる。逆に、飽和電荷量が増加する分、画素を更に微細化することができる。さらに、縦長のフォトダイオード構造とすることにより、光電変換した信号電荷を基板表面まで来ないうちに捕獲することができるので、隣接画素のフォトダイオードに信号電荷が行くことが減り、混色を低減できる。

第３実施の形態においても、小型の固体撮像装置、小型のカメラ、高解像度の固体撮像装置、高解像度のカメラなどを作成することができる。より小型化できるので、固体撮像装置のコスト低減が図れる。

［第４実施の形態］
図６Ａ，Ｂに、本発明に係る固体撮像装置、特にその光電変換部となるフォトダイオードの第４実施の形態を示す。図６Ａはフォトダイオード及び転送トランジスタを含む要部の断面図である。本実施の形態に係る固体撮像装置５１は、前記の図５Ａの構成において、ｎ型半導体領域４８の転送ゲート電極４１の近い部分に少し不純物濃度の濃いｎ型領域５２を形成して構成される。それ以外の構成は図５Ａと同様であるので、対応する部分には同一符号を付して重複説明を省略する。

第４実施の形態に係る固体撮像装置５１によれば、フォトダイオード２１３を構成するｎ型半導体領域４８の転送ゲート電極４１に近い部分に不純物濃度が少し高いｎ型半導体領域５２を形成したことにより、ｎ型半導体領域４７に電位勾配が形成される。これにより、ｎ型半導体領域４８の深いところからの信号電荷の転送が、より容易になる。そして、本フォトダイオード２１３は、第３実施の形態のフォトダイオード２１２と基本的な構成が同じであるので、第４実施の形態においても、第３実施の形態で説明したと同様の効果を奏するものである。

［第５実施の形態］
図７Ａ，Ｂに、本発明に係る固体撮像装置、特にその光電変換部となるフォトダイオードの第５実施の形態を示す。図７Ａはフォトダイオード及び転送トランジスタを含む要部の断面図である。本実施の形態に係る固体撮像装置５４は、第１導電型、本例ではｐ型の半導体ウェル領域３３にトレンチ５５が形成され、このトレンチ５５内に絶縁膜５６が埋め込まれ、この絶縁膜５６の周りに本発明のフォトダイオード２１４が形成されて成る。絶縁膜５６は、例えばシリコン酸化膜が用いられる。

すなわち、本実施の形態では、トレンチ５５に埋め込まれた絶縁膜５６を取り囲むように深さ方向に伸びるｐ型半導体領域５７が形成され、このｐ型半導体領域５７を取り囲むようにｎ型半導体領域５８が形成される。さらにｎ型半導体領域５８の表面側にｐ型半導体領域４９が形成される。この深さ方向に伸びるｐ型半導体領域５７及びｎ型半導体領域５８と、表面のｐ型半導体領域４９とにより、フォトダイオード２１４が構成される。ｐ型半導体領域５７、４９は、ｐ型半導体ウェル領域３３より不純物濃度を高くして形成される。ｐ型半導体領域５７及び４９は、絶縁膜５６及び基板表面の界面からの暗電流の抑制をも兼ねている。その他の構成は、前述の図５Ａで説明したと同様であるので、図５Ａと対応する部分に同一符号を付して重複説明を省略する。

第５実施の形態に係る固体撮像装置５４によれば、深さ方向に伸びるｐ型半導体領域５７及びｎ型半導体領域５８による縦型のフォトダイオード２１４を有することにより、画素が微細化されても飽和信号量を確保することができる等、前述の第３実施の形態で説明したと同様の効果を奏する。

また、第５実施の形態のｐ型半導体領域５７及びｎ型半導体領域５８は、トレンチ５５を形成した後、例えばトレンチを通して気相拡散などにより、深さ方向の領域に対して均一な不純物濃度でｐ型半導体領域５７及びｎ型半導体領域５８を形成することができる。

［第６実施の形態］
図８及び図９に、本発明に係る固体撮像装置、特にその光電変換部となるフォトダイオードの第６実施の形態を示す。図８はフォトダイオード及び転送トランジスタを含む要部の断面図、図９は図８のＡ−Ａ線上の単位画素に対応した断面図である。本実施の形態に係る固体撮像装置６１は、半導体基板３２のｐ型半導体ウェル領域３３に、各画素を区画するように深いトレンチ６２に絶縁膜６３を埋め込んでなるトレンチ素子分離領域６４が形成され、このトレンチ素子分離領域６４の内側面にフォトダイオード２１５が形成されて成る。トレンチ６２に埋め込まれる絶縁膜６３としては、例えばシリコン酸化（ＳｉＯ_２）膜が用いられる。

トレンチ素子分離領域６４は、図９に示すように、平面的に画素を取り囲むように格子状に形成される。このトレンチ素子分離領域６４の内周面に接してトレンチ素子分離領域６４の深さにわたるように、ｐ型半導体領域６５が形成され、このｐ型半導体領域６５の内周面に接してｎ型半導体領域６６が形成される。図８に示すように、ｐ型半導体領域６５はトレンチ素子分離領域６４を構成する絶縁膜６３の両側面及び底面にわたって連続して形成される。ｎ型半導体領域６６は、トレンチ素子分離領域６４を構成する絶縁膜６３の両側面に分離して形成される。従って、図８におけるトレンチ素子分離領域６４の左右両側に位置するｎ型半導体領域６６は、それぞれ隣接する画素に対応するものである。ｎ型半導体領域６６の基板表面側には前述と同様にｐ型半導体領域４９が形成される。

ｐ型半導体領域６５及び４９は、ｐ型半導体ウェル領域３３よりも不純物濃度を高くして形成される。そして、ｐ型半導体領域６５及び４９と、ｎ型半導体領域６６とにより、フォトダイオード２１５が構成される。ｐ型半導体領域６５及び４９は、前述の図７で説明したと同様に、絶縁膜６３及び基板画素表面の界面からの暗電流の抑制をも兼ねている。そして、本実施の形態では、図示しないが、トレンチ素子分離領域６４で囲まれたｐ型半導体ウェル領域３３の表面側に、画素トランジスタが形成される。

転送トランジスタ２２を含む他の構成は、前述の第３実施の形態で説明したと同様であるので、図５と対応する部分に同一符号を付して重複説明を省略する。

第６実施の形態に係る固体撮像装置６１によれば、深さ方向に伸びるｐ型半導体領域６５及びｎ型半導体領域６６による縦型のフォトダイオード２１５を有することにより、画素が微細化されても飽和信号量を確保することができる等、前述の第３実施の形態で説明したと同様の効果を奏する。そして、本実施の形態では、トレンチ素子分離領域６４で仕切られた内面全周にわたってフォトダイオード２１５が形成されるので、よりｐｎ接合の面積が大きくなり飽和電荷量の増加を図ることができる。また、フォトダイオード２１５の周囲がトレント素子分離領域６４で囲まれているので、深いところで光電変換された信号電荷が隣接する画素のフォトダイオードに入るのを抑制することができ、混色の現象を抑制することができる。

尚、図８、図９において、シリコン酸化膜によるトレンチ素子分離領域６４は必須ではない。トレンチ素子分離領域６４を省略しても、ｐ型半導体領域（ｐ＋領域）６５がそのまま素子分離領域を兼ねた構成とすることもできる。

［第７実施の形態］
図１０Ａ，Ｂに、本発明に係る固体撮像装置、特にその光電変換部となるフォトダイオードの第７実施の形態を示す。図１０Ａはフォトダイオード及び転送トランジスタを含む要部の断面図である。本実施の形態に係る固体撮像装置６８は、半導体基板３２のｐ型半導体ウェル領域３３に深いトレンチ６９を形成し、トレンチ６９に臨むｐ型半導体ウェル領域３３の面にｐ型半導体領域７１及びｎ型半導体領域７２が順に形成される。ｐ型半導体領域７１はトレンチ６９側に、ｎ型半導体領域７２はｐ型半導体領域７１のトレンチ６９とは反対側に形成される。ｎ型半導体領域７２の基板表面側には、前述の図８と同様に、ｐ型半導体領域４９が形成される。

本実施の形態では、さらにトレンチ６９内のゲート絶縁膜７３を介して転送ゲート電極７４が形成される。転送ゲート電極７４は、ｐ型半導体ウェル領域３３の表面に形成されたｎ型半導体領域によるＦＤ部３８の端部に達するようにゲート絶縁膜７３を介して基板表面に延長して形成される。フォトダイオード２１６は、深さ方向に伸びるｐ型半導体領域７１及び表面のｐ型半導体領域４９と、ｎ型半導体領域７２により構成される。７５は、例えばｐ型拡散領域、あるいは絶縁膜（例えばシリコン酸化膜）などによる素子分離領域を示す。

本実施の形態においても、前述と同様に、深さ方向に伸びるｐ型半導体領域７１及び表面のｐ型半導体領域４９は、ｐ型半導体ウェル領域３３より不純物濃度を高くして形成される。基板表面上には、例えばシリコン酸化膜などによる層間絶縁膜７６が形成される。

トレンチに絶縁膜を埋め込み、トレンチの周りにフォトダイオードを構成するｐ型半導体領域７１及びｎ型半導体領域７２を形成した場合、トレンチ側面の界面は欠陥の巣窟となる。製造プロセスによっては、ｐ型半導体領域（ｐ＋領域）７１だけでは暗電流や、白点を抑制しきれない場合がある。

これに対して、第７実施の形態に係る固体撮像装置６８によれば、トレンチ６９内にゲート絶縁膜７３を介して転送ゲート電極７４を埋め込んだ構成としている。この構成により、受光蓄積時に、転送ゲート電極７４に負電圧を印加することで、界面の正孔を集め、暗電流や白点の発生を低減することができる。ｐ型半導体領域７１は、ＦＤ部３８への電荷転送時に、転送ゲート電極７４と、フォトダイオードのｎ型半導体領域７２の容量結合によって、フォトダイオードのｎ型半導体領域７２の電位が高くなり、電荷転送を阻害するのを防ぐ役割を有する。

そして、第７実施の形態に係る固体撮像装置６８においても、深さ方向に伸びるｐ型半導体領域７１及びｎ型半導体領域７２による縦型のフォトダイオード２１６を有することにより、画素が微細化されても飽和信号量を確保することができる等、前述の第３実施の形態で説明したと同様の効果を奏する。

［第８実施の形態］
図１１Ａ，Ｂに、本発明に係る固体撮像装置、特にその光電変換部となるフォトダイオードの第８実施の形態を示す。図１１Ａはフォトダイオード及び転送トランジスタを含む要部の断面図である。本実施の形態に係る固体撮像装置７７は、半導体基板３２のｐ型半導体ウェル領域３３に深いトレンチ６９を形成し、トレンチ６９に臨むｐ型半導体ウェル領域３３の面に、基板の表面近傍を除いて本発明のフォトダイオード２１７が形成される。フォトダイオード２１７は、トレンチ６９に接するｐ型半導体領域７１と、ｐ型半導体領域７１のトレンチ６９とは反対面に接するｎ型半導体領域７２とにより構成される。ｎ型半導体領域７２は、その上端がｐ方半導体領域７１の上端より突出して形成される。

この場合も、フォトダイオード２１７を構成するｐ型半導体領域７１及びｎ型半導体領域７２は、深さ方向に伸びる縦型に形成される。また、ｐ型半導体領域７１は、ｐ型半導体ウェル領域３３より不純物濃度を高くして形成される。基板表面上には、例えばシリコン酸化膜などによる層間絶縁膜７６が形成される。

一方、ｎ型半導体領域によるＦＤ部３８は、基板表面のトレンチ６９に接するように形成される。すなわち、ＦＤ部３８は、フォトダイオード２１７の直上に形成される。そして、転送ゲート電極７４が、トレンチ６９内に埋め込まれるようにゲート絶縁膜７３を介して形成される。この場合、転送トランジスタ２２は、基板の深さ方向（いわゆる縦方向）に電荷を転送する、縦型に構成される。７５は、例えばｐ型拡散領域、あるいは絶縁膜（例えばシリコン酸化膜）などによる素子分離領域を示す。

第８実施の形態に係る固体撮像装置７７においても、深さ方向に伸びるｐ型半導体領域７１及びｎ型半導体領域７２による縦型のフォトダイオード２１７を有することにより、画素が微細化されても飽和信号量を確保することができる等、前述の第３実施の形態で説明したと同様の効果を奏する。

さらに、フォトダイオード２１７と、ＦＤ部３８とが縦方向に並ぶので、さらなる微細化が可能になる。

［第９実施の形態］
図１２に、本発明に係る固体撮像装置、特にその光電変換部となるフォトダイオードの第９実施の形態を示す。図１２はフォトダイオード及び転送トランジスタを含む要部の断面図である。本実施の形態に係る固体撮像装置８１は、半導体基板３２のｐ型半導体ウェル領域３３に、本発明のフォトダイオード２１８が形成されて成る。このフォトダイオード２１８は、ｎ型半導体領域８２とｐ型半導体領域８３を有して構成される。

本実施の形態では、特にｐ型半導体領域８３が、ｎ型半導体領域８２の表面全域に形成された暗電流の抑制を兼ねるｐ＋領域８３Ａと、このｐ＋領域８３Ｂに連続してｐ＋領域８３Ａの表面積より狭い断面積で深さ方向に伸びるｐ＋領域８３Ｂとから構成される。ｐ型半導体領域８３は、深さ方向にわたって同程度の不純物濃度を有して形成さる。ｎ型半導体領域８２も深さ方向に同程度の不純物濃度を有して形成される。

本実施の形態のフォトダイオード２１８は、ｐｎ接合面積が広く形成され、ｐ型半導体領域８３の深さ方向に伸びるｐ＋領域８３Ｂにより、主として縦方向（深さ方向）に電荷を蓄積するポテンシャルが形成されることになる。

ｐ型半導体ウェル領域３３の表面にはｎ型半導体領域によるＦＤ部３８が形成され、このＦＤ部３８とフォトダイオード２１８間の基板上にゲート絶縁膜３９を介して転送ゲート電極４１が形成され、ここに転送トランジスタ２２が形成される。

第９実施の形態に係る固体撮像装置８１によれば、ｎ型半導体領域８２に断面下凸形状のｐ型半導体領域８３が形成されて成るフォトダイオード２１８を有することにより、ｐｎ接合容量が大きく、主に縦方向に電荷が蓄積される。従って、より多くの信号電荷を蓄積することができ、画素を微細化しても飽和電荷量を確保することができるなど、前述の第３実施の形態で説明したと同様の効果を奏する。

［固体撮像装置の製造方法］
次に、本発明に係る固体撮像装置の製造方法の実施の形態について説明する。実施の形態はフォトダイオードの製造方法についてのみ示す。

［製造方法の第１実施の形態］
図１３〜図１５に、本発明に係る固体撮像装置、特にその画素を構成するフォトダイオードの製造方法の第１実施の形態を示す。本実施の形態に係るフォトダイオードは、前述の図５、図６で示すフォトダイオードの製造に相当する。

先ず、図１３Ａに示すように、半導体基板３２のｐ型半導体ウェル領域３３の表面に、所要の膜厚のシリコン酸化（ＳｉＯ２）膜８６と所要の膜厚のシリコン窒化（ＳｉＮ）膜８７の２層構造の絶縁膜８８を成膜する。シリコン窒化膜８７は、シリコン（Ｓｉ）をエッチングする際の選択比が大きくとれ、耐エッチングマスクとして最適である。下層のシリコン酸化膜８６は、シリコン窒化膜８７によるシリコン表面の粗れを防ぎ、シリコン表面を保護する役割を有する。

次に、図１３Ｂに示すように、フォトダイオードを形成すべき領域に対応する絶縁膜８８の部分を選択エッチングしてシリコン面が臨む開口８９を形成し、その後、軽い酸化処理により開口８９に臨むシリコン面上に薄いシリコン酸化膜９１を成膜する。

次に、図１４Ｃに示すように、絶縁膜８８をマスクにｎ型不純物９２、例えばリン（Ｐ）をシリコン表面から深さ２μｍ程度までイオン注入して深さ方向に長いｎ型半導体領域４８を形成する。このときのリン（Ｐ）のイオン注入は、シリコン表面から深さ２μｍ程度まで、少しずつ深さの差をつけて（すなわち打ち込みエネルギーを変えて）、垂直に複数回、例えば１０回程度打ち込む。各イオン注入時の不純物ドーズ量は同程度とする。

次に、図１４Ｄに示すように、開口８９の内面を含む絶縁膜８８の表面に絶縁膜９３、例えばシリコン酸化（ＳｉＯ２）膜を被着形成する。

次に、図１５Ｅに示すように、反応性イオンエッチングにより、絶縁膜（例えばシリコン酸化膜）９３をエッチバックし、開口８９の内側壁に絶縁膜（例えばシリコン酸化膜）９３によるサイドウォール９３Ａを形成する。

次に、図１５Ｆに示すように、絶縁膜８８及びサイドウォール９３Ａをマスクに、ｐ型不純物９４、例えばボロン（Ｂ）をシリコン表面から深さ１．８μｍ程度までイオン注入してｎ型半導体領域４８内に深さ方向に長いｐ型半導体領域４７を形成する。このときのリン（Ｐ）のイオン注入は、前述と同様に、シリコン表面から深さ１．８μｍ程度まで、少しずつ深さの差をつけて（すなわち打ち込みエネルギーを変えて）、垂直に複数回、例えば１０回程度打ち込む。各イオン注入時の不純物ドーズ量は同程度とする。これにより、深さ方向に長いｎ型半導体領域４８及びｐ型半導体領域４７によりｐｎ接合を形成した主たるフォトダイオードが形成される。

この後は、シリコン窒化膜８７、シリコン酸化膜８６、サイドウォール９３Ａを剥離除去して、通常の工程に戻る。

例えば、図１６Ａに示すように、ｎ型半導体領域４８及びｐ型半導体領域４７の表面にｐ型半導体領域４９を形成する。これにより、深さ方向に長いｎ型半導体領域４８及びｐ型半導体領域４７と、表面のｐ型半導体領域４９とから成るフォトダイオード２１２、すなわち、図５の第３実施の形態に係るフォトダイオード２１２が形成される。

または例えば、図１６Ｂに示すように、ｎ型半導体領域４８の転送ゲート電極（図示せず）に近い部分に高濃度のｎ型半導体領域５２を形成し、ｎ型半導体領域４８，５２及びｐ型半導体領域４７の表面にｐ型半導体領域４９を形成する。これにより、深さ方向に長いｎ型半導体領域４８及びｐ型半導体領域４７と、表面のｐ型半導体領域４９及びｎ型半導体領域５２とから成るフォトダイオード２１３、すなわち、図６の第４実施の形態に係るフォトダイオード２１３が形成される。

［製造方法の第２実施の形態］
図１７〜図１８に、本発明に係る固体撮像装置、特にその画素を構成するフォトダイオードの製造方法の第２実施の形態を示す。本実施の形態の製造方法は、深さ方向に長いｎ型半導体領域及びｐ型半導体領域を形成した後、ｐ型半導体領域にトレンチを形成する工程を含むものである。

本実施の形態は、図１７Ａに示すように、サイドウォール９３Ａ及び絶縁膜８８をマスクにしてｐ型不純物９４をイオン注入してｎ型半導体領域４８にｐ型半導体領域４７を形成する。この図１７Ａまでの工程は、前述の図１５Ｆまでの工程と同じである。

次に、図１７Ｂに示すように表面に再び絶縁膜９６、例えばシリコン酸化（ＳｉＯ２）膜を成膜する。

次に、図１８Ｃに示すように、反応性イオンエッチングにより、絶縁膜（例えばシリコン酸化膜）９６をエッチバックし、先に形成したサイドウォール９３Ａの内壁面に絶縁膜９６によるサイドウォール９６Ａを形成する。

次に、図１８Ｄに示すように、サイドウォール９６Ａをマスクにｐ型半導体領域４７内を選択エッチングし、トレンチ９７を形成する。

その後、例えば、ｎ型半導体領域４８及びｐ型半導体領域４７の表面にｐ型半導体領域を形成し、トレンチ９７内にシリコン酸化膜などの絶縁膜を埋め込むことにより、図７の第５実施の形態のフォトダイオード２１４を形成することができる。

またはその後、ｎ型半導体領域４８及びｐ型半導体領域４７の表面にｐ型半導体領域を形成し、トレンチ９７の内面にゲート絶縁膜を介して転送ゲート電極を形成することにより、図１０の第７実施の形態のフォトダイオード２１６を形成することができる。最初の時点でｎ型半導体領域４８及びｐ型半導体領域４７を表面から深いところにのみ形成しておけば、図１１の第８実施の形態のフォトダイオード２１７を形成できることも明らかである。

［製造方法の第３実施の形態］
図１９〜図２１に、本発明に係る固体撮像装置、特にその画素を構成するフォトダイオードの製造方法の第３実施の形態を示す。

先ず、図１９Ａに示すように、半導体基板３２のｐ型半導体ウェル領域３３の表面に薄い膜厚のシリコン酸化（ＳｉＯ２）膜８６と厚い膜厚のシリコン窒化（ＳｉＮ）膜８７の２層構造の絶縁膜８８を成膜する。

次に、図１９Ｂに示すように、フォトダイオードを形成すべき領域に対応する絶縁膜８８の部分を選択エッチングして開口１０１を形成する。

次に、図２０Ｃに示すように、絶縁膜８８をマスクにｐ型半導体ウェル領域３３を選択エッチングして所要の深さのトレンチ１０２を形成する。

次に、図２０Ｄに示すように、ｎ型不純物、例えばリン（Ｐ）の気相拡散または液相拡散により、トレンチ１０２内から周りにリン（Ｐ）を拡散してトレンチ１０２を取り囲むように、ｐ型半導体ウェル領域３３にｎ型半導体領域１０３を形成する。

次に、図２１Ｅに示すように、ｐ型不純物、例えばボロン（Ｂ）の気相拡散または液相拡散により、トレンチ１０２内から周りにボロン（Ｂ）を拡散してトレンチ１０２を取り囲むように、ｎ型半導体領域１０３内にｐ型半導体領域１０４を形成する。このボロン（Ｂ）拡散のとき、ボロンの拡散量をリン（Ｐ）よりも少しにする。リン（Ｐ）は、ボロン拡散のときにも拡散すると考えられる。従って、ｎ型半導体領域１０３がｐ型半導体領域（ｐ＋領域）１０４に対して適度に外側に存するようにする。このため、リン（Ｐ）拡散とボロン（Ｂ）拡散における拡散温度と拡散時間を調整する。

例えば、リン拡散であれば、気相拡散の場合、約９００℃程度の炉内に、リンを含んでいる塩化スルホリル（ＰＯＣｌ_３）を酸素と同時に流し込んで拡散させることができる。
ボロン拡散については、気相拡散であればＢ_２Ｈ_６ガスを用い、液相拡散であれば液体ソースとしてＢＢｒ_３を用いることができる。

次に、図２１Ｆに示すように、トレンチ１０２の内面を薄く酸化してトレンチ１０２の界面の粗い部分を取り込むように薄い酸化膜１０５を形成する。この後、希フッ酸などにより、薄い酸化膜１０５を除去し、改めてトレンチ１０２の内面を薄く酸化することが好ましい。

この後、トレンチ１０２内にシリコン酸化（ＳｉＯ２）膜を埋め込み、または上記薄い酸化膜をゲート絶縁膜としてトレンチ１０２内に転送ゲート電極を埋め込むようになす。これによって、図７のフォトダイオード２１４、図１０のフォトダイオード２１６などを形成することができる。なお、リン拡散及びボロン拡散の際に、トレンチ１０２内面を表面から所要の深さまでマスクして置くことにより、図１１のフォトダイオード２１７を形成することができる。

図２１Ｅの工程の後、そのままトレンチ１０２の底部にシリコンを反応性イオンエッチングし、ｐ型半導体領域１０４及びｎ型半導体領域１０３を突き抜ける深いトレンチ構造とすることも可能である。

［製造方法の第４実施の形態］
図２２〜図２３に、本発明に係る固体撮像装置、特にその画素を構成するフォトダイオードの製造方法の第４実施の形態を示す。本実施の形態は、前述の図８及び図９で示すフォトダイオードの製造に適用できる。

本実施の形態は、前述の図１９Ａ〜図２０Ｄの工程までは同じである。図２２Ａは、図２０Ｄと同じであり、対応する部分に同一符号を示して重複説明を省略する。トレンチ１０２としては、図９で示すように、平面的に見て画素領域を取り囲むように形成される。

次に、図２２Ｂに示すように、再度トレンチ１０２の底部を選択エッチングして、ｎ型半導体領域１０３の底部を突き抜けるように深いトレンチ１０２を形成する。

次に、図２３Ｃに示すように、ｐ型不純物、例えばボロン（Ｂ）の気相拡散または液相拡散により、トレンチ１０２内から周りにボロン（Ｂ）を拡散してトレンチ１０２を取り囲むように、ｎ型半導体領域１０３にｐ型半導体領域１０４を形成する。図２３Ｃにおいて、ｐ型半導体領域１０４は、トレンチ１０２を取り囲むように底部及び内側壁に連続して形成されるが、ｎ型半導体領域１０３はトレンチ１０２により左右に分離して形成される。

次に、トレンチ１０２内に例えばシリコン酸化（ＳｉＯ２）膜１０６を埋め込んでから、絶縁膜８８を除去する。この製法によれば、図８及び図９で示すフォトダイオード２１５を形成することができる。

上例では半導体ウェル領域として、ｐ型半導体ウェル領域３３としたが、薄い濃度のｎ型半導体ウェル領域でもよい。とにかく転送ゲート部をオフできればよく、追加イオン注入で転送しやすくすることは従来の設計と同じである。

上述した各第３〜第９実施の形態に係る固体撮像装置は、表面照射型の固体撮像装置を例にしたが、裏面照射型の固体撮像装置にも適用することができる。上述の実施の形態の固体撮像装置は、裏面照射型とするのが有効であり、特に、図８〜図９に示す第６実施の形態は裏面照射型が有効である。裏面照射型の固体撮像装置とする場合は、図３に示すように半導体基板の裏面にフォトダイオードを臨ましめて裏面界面に暗電流抑止用のｐ型半導体領域を形成するようになす。

なお、上述した実施の形態では、信号電荷を電子として構成したが、信号電荷を正孔（ホール）として構成することもできる。この場合、各半導体領域の導電型は上例とは逆の導電型で構成される。

［電子機器の実施の形態］
本発明に係る固体撮像装置は、固体撮像装置を備えたカメラ、カメラ付き携帯機器、固体撮像装置を備えたその他の機器、等の電子機器に適用することができる。
図２４に、本発明の電子機器の一例としてカメラに適用した実施の形態を示す。本実施の形態に係るカメラ１３０は、光学系（光学レンズ）１３１と、固体撮像装置１３２と、信号処理回路１３３とを備えてなる。固体撮像装置１３２は、上述した各実施の形態のいずれか１つの固体撮像装置が適用される。光学系１３１は、被写体からの像光（入射光）を固体撮像装置１３２の撮像面上に結像させる。これにより、固体撮像装置１３２の光電変換素子において一定期間信号電荷が蓄積される。信号処理回路１３３は、固体撮像装置１３２の出力信号に対して種々の信号処理を施して出力する。本実施の形態のカメラ１３０は、光学系１３１、固体撮像装置１３２、信号処理回路１３３がモジュール化したカメラモジュールの形態を含む。

本発明は、図２４のカメラ、あるいはカメラモジュールを備えた例えば携帯電話に代表されるカメラ付き携帯機器などを構成することができる。
さらに、図２４の構成は、光学系１３１、固体撮像装置１３２、信号処理回路１３３がモジュール化した撮像機能を有するモジュール、いわゆる撮像機能モジュ−ルとして構成することができる。本発明は、このような撮像機能モジュールを備えた電子機器を構成することができる。

本実施の形態に係る電子機器によれば、固体撮像装置の画素を微細化しても光電変換における飽和電荷量を向上することができ、ダイナミックレンジの確保、高画質化の電子機器を提供することができる。

本発明の実施の形態に係る固体撮像装置の概略構成図である。 単位画素の一例を示す等価回路図である。 Ａ，Ｂ 本発明の第１実施の形態（裏面照射型の基本構成）に係る要部の構成図及び光電変換部のポテンシャル分布図である。 本発明の第２実施の形態（表面照射型の基本構成）に係る要部の構成図である。 Ａ，Ｂ 本発明の第３実施の形態に係る要部の構成図及びそのＡ−Ａ線上の断面図である。 Ａ，Ｂ 本発明の第４実施の形態に係る要部の構成図及びそのＡ−Ａ線上の断面図である。 Ａ，Ｂ 本発明の第５実施の形態に係る要部の構成図及びそのＡ−Ａ線上の断面図である。 本発明の第６実施の形態に係る要部の構成図（図９のＢ−Ｂ線上の断面図に相当）である。 図８のＡ−Ａ線上の断面図である。 Ａ，Ｂ 本発明の第７実施の形態の要部の構成図及びそのＡ−Ａ線上の断面図である。 Ａ，Ｂ 本発明の第８実施の形態の要部の構成図及びそのＡ−Ａ線上の断面図である。 本発明の第９実施の形態に係る要部の構成図である。 Ａ〜Ｂ 本発明に係る固体撮像装置の製造方法、特にその光電変換部の製造方法の第１実施の形態を示す製造工程図（その１）である。 Ｃ〜Ｄ 本発明に係る固体撮像装置の製造方法、特にその光電変換部の製造方法の第１実施の形態を示す製造工程図（その２）である。 Ｅ〜Ｆ 本発明に係る固体撮像装置の製造方法、特にその光電変換部の製造方法の第１実施の形態を示す製造工程図（その３）である。 Ａ，Ｂ 本発明に係る固体撮像装置の製造方法、特にその光電変換部の製造方法の第１実施の形態を示す製造工程図（その４）である。 Ａ〜Ｂ 本発明に係る固体撮像装置の製造方法、特にその光電変換部の製造方法の第２実施の形態を示す製造工程図（その１）である。 Ｃ〜Ｄ 本発明に係る固体撮像装置の製造方法、特にその光電変換部の製造方法の第２実施の形態を示す製造工程図（その２）である。 Ａ〜Ｂ 本発明に係る固体撮像装置の製造方法、特にその光電変換部の製造方法の第３実施の形態を示す製造工程図（その１）である。 Ｃ〜Ｄ 本発明に係る固体撮像装置の製造方法、特にその光電変換部の製造方法の第３実施の形態を示す製造工程図（その２）である。 Ｅ〜Ｆ 本発明に係る固体撮像装置の製造方法、特にその光電変換部の製造方法の第３実施の形態を示す製造工程図（その３）である。 Ａ〜Ｂ 本発明に係る固体撮像装置の製造方法、特にその光電変換部の製造方法の第４実施の形態を示す製造工程図（その１）である。 Ｃ〜Ｄ 本発明に係る固体撮像装置の製造方法、特にその光電変換部の製造方法の第４実施の形態を示す製造工程図（その２）である。 本発明に係る電子機器の概略構成図である。 Ａ，Ｂ 従来の固体撮像装置の要部の概略構成図及び光電変換ぬ部のポテンシャル分布図である。

符号の説明

１・・ＣＭＯＳ固体撮像装置、４４、４６、５１、５４、６１、６８、７７、８１・・固体撮像装置、２・・画素、３・・画素アレイ、４・・垂直駆動回路、５・・カラム信号処理回路、６・・水平駆動回路、７・・出力回路、８・・制御回路、９・・垂直信号線、１０・・入出力端子、１１・・行制御線、２１、２１１〜２１８・・フォトダイオード、２２・・転送トランジスタ、２３・・リセットトランジスタ、２４・・増幅トランジスタ、２５・・選択トランジスタ、３２・・半導体基板、３３・・ｐ型半導体ウェル領域、３４・・ｎ型半導体領域、３５・・ｐ型半導体領域、３６・・ｐ型半導体領域、３８・・ＦＤ部、３９・・ゲート絶縁膜、４１・・転送ゲート電極、４２・・ｐ型半導体領域、Ｉ、ＩＩ・・電荷が蓄積されるポテンシャル、４７、５７、６５、７１、８３・・ｐ型半導体領域、４８、５８、６６、７２、８２・・ｎ型半導体領域、４９・・ｐ型半導体領域、５５・・トレンチ、５６・・絶縁膜、６４・・トレンチ素子分離領域、１３０・・カメラ、１３１・・光学系、１３２・・固体撮像装置、１３３・・信号処理回路

Claims (7)

1. 半導体基板と、
   前記半導体基板に設けられたｐ型半導体ウェル領域と、
   前記ｐ型半導体ウェル領域に形成された光電変換部と、
   前記ｐ型半導体ウェル領域において、前記半導体基板の第１面上に形成されたゲート電極と、
   前記ゲート電極に隣接し、前記半導体基板の前記第１面側の表面に形成されたフローティングディフュージョン部と、を有し、
   前記光電変換部は、
   前記フローティングディフュージョン部と対向する位置で前記ゲート電極に隣接し、前記半導体基板の前記第１面側の表面に形成された第１ｐ型半導体領域と、
   前記半導体基板の第２面側の表面に形成された第２ｐ型半導体領域と、
   前記ゲート電極と対向する位置で前記第１ｐ型半導体領域に隣接し、前記半導体基板の第１面側の表面から前記第２ｐ型半導体領域まで形成された第３ｐ型半導体領域と、
   前記第１ｐ型半導体領域、前記第２ｐ型半導体領域、及び、前記第３ｐ型半導体領域に接し、前記半導体基板の厚さ方向に連続して形成されたｎ型半導体領域と、を備え、
   前記第１ｐ型半導体領域、前記第２ｐ型半導体領域、及び、前記第３ｐ型半導体領域は、前記ｐ型半導体ウェル領域よりも不純物濃度が高く、
   前記ｎ型半導体領域は、前記半導体基板の厚さ方向において、不純物濃度が同じであり、
   前記ｎ型半導体領域の前記ゲート電極側と反対側において、前記ｎ型半導体領域が前記第３ｐ型半導体領域と接し、
   前記ｎ型半導体領域と前記第３ｐ型半導体領域との第１ｐｎ接合領域が、前記ｎ型半導体領域と前記第１ｐ型半導体領域との第２ｐｎ接合領域よりも大きい
   固体撮像装置。
2. 前記ｎ型半導体領域は、前記半導体基板の面方向よりも、前記半導体基板の厚さ方向の方が大きい請求項１に記載の固体撮像装置。
3. 前記第３ｐ型半導体領域は、前記半導体基板の面方向よりも、前記半導体基板の厚さ方向の方が大きい請求項２に記載の固体撮像装置。
4. 前記第３ｐ型半導体領域の前記ｎ型半導体領域の反対側において、前記第３ｐ型半導体領域の側面に接して形成された、前記半導体基板の面方向よりも、前記半導体基板の厚さ方向の方が大きい絶縁膜を備える請求項３に記載の固体撮像装置。
5. 前記第３ｐ型半導体領域が前記絶縁膜を取り囲むように形成された請求項４に記載の固体撮像装置。
6. 前記半導体基板の第２面側を光の入射面とする請求項１から３のいずれかに記載の固体撮像装置。
7. 固体撮像装置と、
   前記固体撮像装置の光電変換部に入射光を導く光学系と、
   前記固体撮像装置の出力信号を処理する信号処理回路とを備え、
   前記固体撮像装置は、
   半導体基板と、
   前記半導体基板に設けられたｐ型半導体ウェル領域と、
   前記ｐ型半導体ウェル領域に形成された光電変換部と、
   前記ｐ型半導体ウェル領域において、前記半導体基板の第１面上に形成されたゲート電極と、
   前記ゲート電極に隣接し、前記半導体基板の前記第１面側の表面に形成されたフローティングディフュージョン部と、を有し、
   前記光電変換部は、
   前記フローティングディフュージョン部と対向する位置で前記ゲート電極に隣接し、前記半導体基板の前記第１面側の表面に形成された第１ｐ型半導体領域と、
   前記半導体基板の第２面側の表面に形成された第２ｐ型半導体領域と、
   前記ゲート電極と対向する位置で前記第１ｐ型半導体領域に隣接し、前記半導体基板の第１面側の表面から前記第２ｐ型半導体領域まで形成された第３ｐ型半導体領域と、
   前記第１ｐ型半導体領域、前記第２ｐ型半導体領域、及び、前記第３ｐ型半導体領域に接し、前記半導体基板の厚さ方向に連続して形成されたｎ型半導体領域と、を備え、
   前記第１ｐ型半導体領域、前記第２ｐ型半導体領域、及び、前記第３ｐ型半導体領域は、前記ｐ型半導体ウェル領域よりも不純物濃度が高く、
   前記ｎ型半導体領域は、前記半導体基板の厚さ方向において、不純物濃度が同じであり、
   前記ｎ型半導体領域の前記ゲート電極側と反対側において、前記ｎ型半導体領域が前記第３ｐ型半導体領域と接し、
   前記ｎ型半導体領域と前記第３ｐ型半導体領域との第１ｐｎ接合領域が、前記ｎ型半導体領域と前記第１ｐ型半導体領域との第２ｐｎ接合領域よりも大きい
   電子機器。

Images