JP5594977B2 - 画像表示装置 - Google Patents

Description

本発明は、有機ＥＬディスプレイ装置等の画像表示装置に関する。

従来、発光層に注入された正孔と電子とが再結合することにより発光する有機ＥＬ（Electro Luminescence）素子を用いた画像表示装置が提案されている。画像表示装置として、例えば、アモルファスシリコン等で形成される薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」という）と、有機発光ダイオード（Organic Light Emitting Diode）等を有する画素回路をマトリックス状に配置したものがある。

また、画像表示装置の製造時には、画素回路の検査を行うことが一般的である。かかる検査については、従来、基板上に設けた検査用の検査パッドを用いて、画素回路の検査を行う技術が提案されている（例えば、特許文献１参照）。

特開２００６−２９２５７２号公報

ところで、上述した検査パッドは、検査時以外は利用されることはないため、検査時のみ有効となるようスイッチング素子を用いて、検査パッドと画素回路との接続及び切断が切り替えられる構成される。しかしながら、スイッチング素子としてＴＦＴを用いた場合、オフ状態とするため一定の電圧をかけ続けると、スイッチング素子の特性に変化が生じ、画素回路自体に影響を及ぼす可能性がある。

本発明は、上記に鑑みてなされたものであって、検査パッドと画素回路とを接続するスイッチング素子の、画素回路への影響を抑制することが可能な画像表示装置を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明の第１の態様に係る画像表示装置は、一方向に沿って配列される複数の画素回路と、前記複数の画素回路と共通に接続された制御線を介して、当該画素回路の各々に当該画素回路を駆動する駆動信号を供給する駆動制御回路と、前記制御線と接続され、オン状態又はオフ状態に切り替えられるスイッチング素子と、前記スイッチング素子と接続され、当該スイッチング素子のオン状態又はオフ状態を制御するための接続制御信号を出力する接続制御回路と、を備え、前記接続制御回路は、前記駆動制御回路から前記画素回路の各々に供給される前記駆動信号の電位が同電位となる期間、前記スイッチング素子をオン状態とすることを特徴とする。
また、本発明の第２の態様に係る画像表示装置において、前記一方向に沿って配列される複数の画素回路からなる画素回路群が複数配列されており、前記接続制御回路は、前記駆動制御回路から前記画素回路群毎に異なるタイミングで駆動信号が供給されている期間、前記スイッチング素子をオフ状態とすることを特徴とする。
また、本発明の第３の態様に係る画像表示装置において、前記制御線は、前記画素回路に画像信号を供給するタイミングを調整する走査線であって、前記接続制御回路は、前記画素回路の各々において、前記走査線が同期する期間中に、前記スイッチング素子をオン状態とすることを特徴とする。
また、本発明の第４の態様に係る画像表示装置において、前記制御線は、前記画素回路に当該画素回路の発光輝度に応じた画像信号を供給する画像信号線であって、前記接続制御回路は、前記画像信号線から前記画像信号が供給される書き込み期間以外の前記画像信号の電位が同電位となる期間に、前記スイッチング素子をオン状態とすることを特徴とする。
また、本発明の第５の態様に係る画像表示装置において、前記スイッチング素子のオン状態又はオフ状態への切り替えに係る閾値電圧が、前記接続制御回路から印加される電位に応じて変化することを特徴とする。
また、本発明の第６の態様に係る画像表示装置において、前記スイッチング素子は、アモルファスシリコンで形成される薄膜トランジスタであることを特徴とする。

本発明によれば、検査パッドと画素回路とを接続するスイッチング素子の、画素回路への影響を抑制することが可能な画像表示装置を提供することができる。

図１は、第１の実施形態に係る画像表示装置の１画素に対応する画素回路の構成例を示す図である。 図２は、図１に示した画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。 図３は、図２に示す各画素回路群の駆動方法を説明するためのタイミングチャートである。 図４は、第１の実施形態に係る画像表示装置の検査回路を示す図である。 図５は、図３に示したシーケンス図に、駆動ＩＣ実装後の検査制御線の駆動波形を追加した図である。 図６は、第２の実施形態に係る画像表示装置の１画素の対応する画素回路の構成例を示す図である。 図７は、図６に示した画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。 図８は、図７に示す各画素回路群の駆動方法を説明するためのタイミングチャートである。 図９は、第２の実施形態に係る画像表示装置の検査回路を示す図である。

以下、添付図面を参照して、本発明の一実施形態に係る画像表示装置を詳細に説明する。なお、本発明は以下の実施形態に限定されるものではない。

［第１の実施形態］
図１は、本発明の第１の実施形態に係る画像表示装置の１画素に対応する画素回路の構成例を示す図である。同図に示す画素回路は、有機ＥＬ素子ＯＬＥＤ、駆動トランジスタＴ_d、閾値電圧検出用トランジスタＴ_th、保持容量Ｃ_sを備えて構成される。この画素回路は、画像表示装置の表示部にマトリックス状に配列されている。なお、有機ＥＬ素子ＯＬＥＤは、逆電圧印加時にコンデンサとして機能するため、図１ではこれを有機ＥＬ素子容量Ｃ_oledとして等価的に表している。

図１において、有機ＥＬ素子ＯＬＥＤは、アノード電極とカソード電極との間に有機ＥＬ素子ＯＬＥＤの導通電圧以上の電位差が生じることにより、アノード電極とカソード電極との間の有機発光層に電流が流れ、流れる電流量に応じて当該有機発光層が発光する。具体的に、有機ＥＬ素子ＯＬＥＤは、有機発光層に注入された正孔と電子とが再結合することによって光を生じる。

ここで、アノード電極としては、アルミニウム、銀等の金属或いはこれらの合金等を用いることができる。カソード電極としては、インジウム錫酸化膜（ＩＴＯ）等の光透過性を有する導電材料、マグネシウム、銀、アルミニウム又はカルシウム等の材料等を用いることができる。

また、有機発光層としては、例えば、Ａｌｑ３（トリス（８−キノリノラト）アルミニウム錯体）等の発光性の材料で構成される。発光効率を高めるために、トリス［ピリジニル−ｋＮ−フェニル−ｋＣ］イリジウム等の有機金属化合物又クマリン等の色素をドーパント材料として、正孔輸送性又は電子輸送性を有するホスト材料にドープして発光層を構成してもよい。発光層を構成するドーパント材料の濃度は、例えば、０．５質量％以上２０質量％以下とする。正孔輸送性を有するホスト材料の例としては、α−ＮＰＤ、ＴＰＤ等がある。電子輸送性を有するホスト材料の例としては、ビス（２−メチル−８−キノリノラト）−４−（フェニルフェノラト）アルミニウム、１，４−フェニレンビス（トリフェニルシラン）、１，３−ビス（トリフェニルシリル）ベンゼン、１，３，５−トリ（９Ｈ−カルバゾール−９−イル）ベンゼン、ＣＢＰ、Ａｌｑ３又はＳＤＰＶＢｉ等がある。なお、発光層の各層を構成する材料は、発する光の色に応じて、適当な材料が選択される。赤色の光を発するドーパント材料の例としては、トリス（１−フェニルイソキノリナト−Ｃ２，Ｎ）イリジウム又はＤＣＪＴＢ等がある。緑色の光を発するドーパント材料の例としては、トリス［ピリジニル−ｋＮ−フェニル−ｋＣ］イリジウム又はビス［２−（２−ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）等がある。青色の光を発するドーパント材料の例としては、ジスチリルアリーレン誘導体、ペリレン誘導体又はアゾメチン亜鉛錯体等がある。また、発光層は、１層構造に限られることはなく、複数層構造としてもよい。

駆動トランジスタＴ_dは、ゲート電極・ソース電極間に与えられる電位差に応じて有機ＥＬ素子ＯＬＥＤに流れる電流量を制御するためのドライバ素子である。また、閾値電圧検出用トランジスタＴ_thは、自身がオン状態となったときに、駆動トランジスタＴ_dのゲート電極とドレイン電極とを電気的に接続する。そして、閾値電圧検出用トランジスタＴ_thは、有機ＥＬ素子容量Ｃ_oledに蓄積した電荷を駆動トランジスタＴ_dのゲート電極からドレイン電極に向かって流し、駆動トランジスタＴ_dのゲート電極・ソース電極間の電位差を、当該駆動トランジスタＴ_dの閾値電圧Ｖ_thに近づけるもしくは閾値電圧Ｖ_thとする機能（以下「Ｖ_th補償機能」という）を有している。

駆動トランジスタＴ_d及び閾値電圧検出用トランジスタＴ_thは、例えば、アモルファスシリコン等により形成される薄膜トランジスタ（ＴＦＴ）である。なお、以下で参照する各図面において、各薄膜トランジスタのチャネル（ｎ型またはｐ型）については、ｎ型、ｐ型のいずれのタイプを用いてもよいが、本実施形態ではｎ型のＴＦＴを用いるものとする。

Ｖ_DD線１１およびＶ_SS線１２は、有機ＥＬ素子ＯＬＥＤや駆動トランジスタＴ_dに対して、これらの各動作期間に応ずる所定の電位（可変電位）を付与する。また、制御線の一つとしての走査線１３は、閾値電圧検出用トランジスタＴ_thを制御するための駆動信号の一つである走査信号を供給する。また、制御線の一つとしての画像信号線１４は、有機ＥＬ素子ＯＬＥＤの発光輝度に対応する画像信号に比例した電荷を保持容量Ｃ_sに供給する。

図２は、図１に示した画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。なお、図２においては、有機ＥＬ素子ＯＬＥＤ自体が有する有機ＥＬ素子容量Ｃ_oledの図示を省略している。

図２に示すように、Ｖ_DD線１１、Ｖ_SS線１２及び走査線１３は、画素回路群の行毎に共通に接続されており、その一端側が駆動制御回路としての駆動ＩＣ２０に接続されている。また、画像信号線１４は、画素回路群に共通に接続されており、その一端側が駆動ＩＣ２０に接続されている。そして、駆動ＩＣ２０によってＶ_DD線１１、Ｖ_SS線１２、走査線１３及び画像信号線１４の電位が制御されている。なお、本実施形態では、一つの駆動ＩＣ２０に走査線１３及び画像信号線１４等の各線が接続されているが、走査線１３が接続される駆動ＩＣと、画像信号線１４が接続される駆動ＩＣとを別々に設ける形態であってもよい。

駆動ＩＣ２０は、画素回路（画像表示装置）の駆動を行う駆動制御回路であって、例えば、演算回路、論理回路等を内部に含むＩＣやカウンタ等の制御機器を用いて構成することができる。駆動ＩＣ２０は、外部から入力される駆動信号の一つである画像信号や、この画像信号を画素回路（画像表示装置）に表示するための電源電圧（後述する−Ｖ_p、Ｖ_DD、Ｖ_gL、Ｖ_gH、Ｖ_dH等）を、画素回路に供給するタイミングを制御する。

つぎに、図２に示す画素回路群の動作について、図１及び図３を参照して説明する。ここで、図３は、図２に示す各画素回路群の駆動方法を説明するためのタイミングチャートであって、画素回路群を一括発光方式で発光制御する際の信号波形（駆動波形）を示している。一括発光方式とは、画像表示装置を構成する全ての画素回路を、同じタイミングで発光させる方式である。なお、図３において、“ｎ”および“ｎ＋１”は、図２における各画素回路群を識別する行番号を示す。

図３に示すシーケンスは、駆動ＩＣ２０の制御により実現されるものであって、Ｃ_S初期化期間、準備期間、閾値電圧検出期間、書き込み期間、ＯＬＥＤ初期化期間及び発光期間の６つの期間を１サイクルとしている。なお、１サイクルの期間内における各画素回路群の動作は書き込み期間を除き各行で同一であるため、ここでは、第ｎ行の画素回路群に着目し、その動作を説明する。

また、本実施形態では、Ｖ_DD線１１及びＶ_SS線１２におけるゼロ電位を０Ｖとしているが、保持容量Ｃ_sに蓄えられる電圧をオフセットする電圧（＝電源線の基準電位）であればよく、これに限定されるものではない。また、画像信号線１４の電位をゼロ電位としているが、これは画像信号が０階調のときの輝度を規定するための電位、即ち、画像信号線１４の基準電位であればよく、これに限定されるものではない。

まず、Ｃ_S初期化期間では、Ｖ_DD線１１が高電位（Ｖ_DD）、Ｖ_SS線１２が高電位（Ｖ_DD）、走査線１３が高電位（Ｖ_gH）、画像信号線１４がゼロ電位（０Ｖ）とされる。この制御により、閾値電圧検出用トランジスタＴ_thがオン、駆動トランジスタＴ_dがオフとなり、Ｖ_DD線１１→有機ＥＬ素子ＯＬＥＤ→閾値電圧検出用トランジスタＴ_th→保持容量Ｃ_sという経路で電流が流れ、保持容量Ｃ_sに所定の基準電位が印加されることにより、保持容量Ｃ_sの電位がリセットされる。

準備期間では、Ｖ_DD線１１が低電位（−Ｖ_p）、Ｖ_SS線１２がゼロ電位（０Ｖ）、走査線１３が低電位（Ｖ_gL）、画像信号線１４が高電位（Ｖ_dH）とされる。この制御により、閾値電圧検出用トランジスタＴ_thがオフ、駆動トランジスタＴ_dがオンとなり、Ｖ_SS線１２→駆動トランジスタＴ_d→有機ＥＬ素子ＯＬＥＤ（有機ＥＬ素子容量Ｃ_oled）という経路で電流が流れ、有機ＥＬ素子容量Ｃ_oledに電荷が蓄積される。

閾値電圧検出期間では、Ｖ_DD線１１がゼロ電位（０Ｖ）、走査線１３が高電位（Ｖ_gH）とされる一方で、Ｖ_SS線１２がゼロ電位（０Ｖ）、画像信号線１４が高電位（Ｖ_dH）の状態で維持される。この制御により、閾値電圧検出用トランジスタＴ_thがオンとなり、駆動トランジスタＴ_dのゲートとドレインとが接続される。また、保持容量Ｃ_s及び有機ＥＬ素子容量Ｃ_oledに蓄積されていた電荷が放電され、保持容量Ｃ_s→閾値電圧検出用トランジスタＴ_th→駆動トランジスタＴ_d→Ｖ_SS線１２及び有機ＥＬ素子容量Ｃ_oled→駆動トランジスタＴ_d→Ｖ_SS線１２という両経路での電流が流れる。そして、駆動トランジスタＴ_dのゲート・ソース間電圧Ｖ_gsが閾値電圧Ｖ_thに達すると、駆動トランジスタＴ_dがオフとなり、結果的に、駆動トランジスタＴ_dの閾値電圧Ｖ_thが検出される。なお、ｎ型ＴＦＴの閾値電圧Ｖ_thは一般に正である。

書込み期間では、画像信号に対応する電位（以下、画像信号電位：Ｖ_dataという）を保持容量Ｃ_sに蓄積することで、駆動トランジスタＴ_dのゲート電位を画像信号に応じた電位に変化させることが行われる。より詳細には、Ｖ_DD線１１がゼロ電位（０Ｖ）に、Ｖ_SS線１２がゼロ電位（０Ｖ）にそれぞれ維持される。また、画像信号線１４は、閾値電圧検出期間時の印加電位（Ｖ_dH）から画像信号電位を差し引いた分の電位（Ｖ_dH−Ｖ_data）とされる。さらに、走査線１３は、各行の画素回路群毎に異なるタイミングで所定の期間高電位（Ｖ_gH）とされる。

この制御により、閾値電圧検出用トランジスタＴ_thが所定の期間中オンとなり、有機ＥＬ素子容量Ｃ_oledに蓄積された電荷が放電され、有機ＥＬ素子容量Ｃ_oled→閾値電圧検出用トランジスタＴ_th→保持容量Ｃ_sという経路で電流が流れる。すなわち、有機ＥＬ素子容量Ｃ_oledに蓄積されていた電荷が保持容量Ｃ_sに移動する。この結果、保持容量Ｃ_sには、画像信号電位（Ｖ_data）に応じた電荷が蓄積される。

ＯＬＥＤ初期化期間では、Ｖ_DD線１１及びＶ_SS線１２が低電位（−Ｖ_p）とされ、画像信号線１４が高電位（Ｖ_dH）とされる。一方、走査線１３は低電位（Ｖ_gL）の状態で維持される。このとき、閾値電圧検出用トランジスタＴ_thがオフ、駆動トランジスタＴ_dがオンとされ、有機ＥＬ素子容量Ｃ_oled→駆動トランジスタＴ_d→Ｖ_SS線１２という経路で電流が流れ、有機ＥＬ素子容量Ｃ_oledに残存する電荷が放電される。

続く発光期間では、Ｖ_DD線１１が高電位（Ｖ_DD）、Ｖ_SS線１２がゼロ電位（０Ｖ）とされ、走査線１３及び画像信号線１４は従前の状態が維持される。この制御により、駆動トランジスタＴ_dのオン、閾値電圧検出用トランジスタＴ_thのオフが継続される一方で、有機ＥＬ素子ＯＬＥＤに順バイアスの電圧が印加されるので、Ｖ_DD線１１→有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴ_d→Ｖ_SS線１２という経路で電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。

ところで、上述した画像表示装置を製造する際には、駆動ＩＣ２０の実装前に画素回路の品質検査を行うことが一般的である。かかる検査を行うための検査回路として、本実施形態の画像表示装置は、図４に示す検査回路を備えている。図４に示すように、検査回路は、Ｖ_DD線入力パッド３１、Ｖ_SS線入力パッド３２、第１接続端子としての走査線入力パッド３３及び第２接続端子としての画像信号線入力パッド３４（３４Ｒ、３４Ｇ、３４Ｂ）の各検査パッドと、検査制御パッド３５と、当該検査制御パッド３５に印加する接続制御信号を制御する接続制御回路としての検査回路駆動ＩＣ３６とを有している。

Ｖ_DD線入力パッド３１は、Ｖ_DD線１１に電圧を供給するための検査パッドであって、各画素回路のＶ_DD線１１と接続されている。Ｖ_SS線入力パッド３２は、Ｖ_SS線１２に電圧を供給するための検査パッドであって、各画素回路のＶ_SS線１２と接続されている。

走査線入力パッド３３は、走査線１３に電圧を供給するための検査パッドであって、Ｙ軸用スイッチングトランジスタＴ_yを介して各画素回路の走査線１３と夫々接続されている。ここで、走査線入力パッド３３及び走査線１３は、スイッチング素子の一つとしてのＹ軸用スイッチングトランジスタＴ_yのソース電極、ドレイン電極に夫々接続されており、当該Ｙ軸用スイッチングトランジスタＴ_yのゲート端子に印加される電圧に応じて、電気的に接続又は切断されるよう構成されている。

画像信号線入力パッド３４は、画像信号線１４に電圧を供給するための検査パッドであって、スイッチング素子の一つとしてのＸ軸用スイッチングトランジスタＴ_xを介して各画素回路の画像信号線１４と夫々接続されている。ここで、画像信号線入力パッド３４及び画像信号線１４は、Ｘ軸用スイッチングトランジスタＴ_xのソース電極、ドレイン電極に夫々接続されており、当該Ｘ軸用スイッチングトランジスタＴ_xのゲート端子に印加される電圧に応じて、電気的に接続又は切断されるよう構成されている。

なお、Ｘ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yは、上述した駆動トランジスタＴ_d、閾値電圧検出用トランジスタＴ_thと同様に、例えば、アモルファスシリコン等により形成されるＴＦＴである。

検査制御パッド３５は、検査制御線３５１を介してＸ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yのゲート電極に夫々接続されている。そして、検査制御パッド３５は、検査回路駆動ＩＣ３６から印加される電位に応じて、Ｘ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yのオン状態又はオフ状態を切り替えることができるよう構成されている。

検査回路駆動ＩＣ３６は、例えばスイッチング素子等を内部に含む駆動用ＩＣ等を用いて構成することができる。検査回路駆動ＩＣ３６は、自己の内部で生成した電圧を検査制御パッド３５に印加するタイミングを制御する。

具体的に、検査回路駆動ＩＣ３６は、画素回路の検査時に高電位（Ｖ_gH）を検査制御パッド３５に印加することで、Ｘ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yをオン状態とする。これにより、走査線入力パッド３３と走査線１３とが電気的に接続されるとともに、画像信号線１４と画像信号線入力パッド３４とが電気的に接続される。そして、Ｖ_DD線入力パッド３１、Ｖ_SS線入力パッド３２、走査線入力パッド３３及び画像信号線入力パッド３４の夫々に、図３に示した通常駆動時と同様の信号を入力することで画素回路が駆動される。なお、図４の検査回路では行単位での走査はできないため、全画素回路が同時に駆動される。

また、検査回路駆動ＩＣ３６は、駆動ＩＣ２０の実装後、検査制御パッド３５に低電位（Ｖ_gL）を印加することで、Ｘ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yをオフ状態とする。これにより、走査線入力パッド３３と走査線１３とが電気的に分離されるとともに、画像信号線入力パッド３４と画像信号線１４とが電気的に分離される。

ところで、アモルファスシリコンで形成されるＴＦＴはゲート電極に一定の電圧をかけ続けると閾値電圧が変化するという特性を有している。また、この特性は薄膜トランジスタに印加されるバイアスに依存し、正バイアスの場合には閾値電圧が増大し、負バイアスの場合には閾値電圧が減少する傾向がある。この閾値電圧の変化は、一般に負バイアスよりも正バイアスを印加した時の方が時間的に速く現出する。駆動トランジスタＴ_dでは、上述した駆動シーケンスにおいて、負バイアスよりも正バイアスが印加される期間が長いため、閾値電圧Ｖ_thは初めから一貫して正の方に大きくなる。そのため、上述した駆動シーケンスでは、閾値電圧検出期間及びＶ_th補償機能を設けることで、閾値電圧の変化に対応している。

一方、検査回路では、駆動ＩＣ２０の実装後、検査パッド（走査線入力パッド３３及び画像信号線入力パッド３４）を画素回路から分離するため、Ｘ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yに、負バイアスとなる低電位（Ｖ_gL）が印加されることになる。この場合、低電位が常に印加され続けると上述したＴＦＴの特性により閾値電圧は一貫して小さくなり、ついには負の値となる。これに伴い、Ｘ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yへの低電位印加時に発生するリーク電流も増大するため、やがては走査線１３や画像信号線１４の電位に影響を及ぼし、画素回路の品質を低下させる要因となる。

そのため、本実施形態の検査回路駆動ＩＣ３６では、駆動ＩＣ２０の実装後、当該駆動ＩＣ２０が制御する各期間開始のタイミングに基づき、検査制御パッド３５に高電位（Ｖ_gH）を所定の期間印加することで、Ｘ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yの閾値電圧が負側に変化することを軽減或いは抑制する。検査回路駆動ＩＣ３６では、駆動ＩＣ２０が制御する以下、図５を参照して、検査回路駆動ＩＣ３６の動作について説明する。

図５は、図３に示したタイミングチャートに、駆動ＩＣ２０実装後の検査制御線３５１の駆動波形を追加した図である。なお、Ｖ_DD線１１、Ｖ_SS線１２、走査線１３及び画像信号線１４の駆動波形については、図３と同様であるため説明を省略する。

ここで、走査線１３及び画像信号線１４の各々について、画素回路群の行毎の駆動波形を比較すると、駆動波形が非同期となるのは書き込み期間だけであり、他の期間では同じ電位となっている。以下、この同電位となる期間を同電位期間という。この場合、検査制御線３５１を高電位（Ｖ_dH）としたとき、即ち、Ｘ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yをオンとしたときに画素回路に影響が及ぶのは、書き込み期間だけである。さらに、検査回路駆動ＩＣ３６は、駆動ＩＣ２０から画素回路群毎に異なるタイミングで駆動信号が供給されている期間、Ｘ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yに、負バイアスとなる低電位（Ｖ_gL）を印加し、Ｘ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yをオフ状態とする。

そのため、検査制御線３５１は、駆動ＩＣ２０が制御する各期間の開始タイミングに基づき、駆動波形が非同期となる期間、即ち書き込み期間を除く走査線１３及び画像信号線１４の同電位期間の何れかのタイミングで、検査制御パッド３５に高電位（Ｖ_gH）を所定時間印加する。

ここで、検査制御パッド３５に高電位（Ｖ_gH）を印加するタイミングは、図５に示したように、他の期間と比べて十分に長い発光期間中に行うことが好ましいが、この例に限らず、書き込み期間及び発光期間を除く他の同電位期間時に高電位（Ｖ_gH）とする形態としてもよい。また、検査制御線３５１の高電位制御は１サイクル毎に行う形態としてもよいし、所定時間毎（例えば、１０サイクルに１度）に行う形態としてもよい。

以上、本実施形態によれば、走査線１３及び画像信号線１４の各々について、駆動波形が同期する同電位期間に、検査制御線３５１を高電位（Ｖ_dH）とすることができるため、画素回路への影響を抑えつつ、Ｘ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yの閾値電圧が負側に変化してしまうことを軽減或いは抑制することができる。その結果、リーク電流の発生を防止することができるため、画素回路の品質を維持することが可能となる。

なお、本実施形態では、駆動ＩＣ２０の実装後、検査回路駆動ＩＣ３６が検査制御パッド３５への電圧印可を制御する形態としたが、これに限らず、検査回路駆動ＩＣ３６の機能を駆動ＩＣ２０が具備することで、当該駆動ＩＣ２０自体が検査制御パッド３５への電圧印可を制御する形態としてもよい。

また、本実施形態では、同電位期間中に検査制御パッド３５に高電位（Ｖ_gH）を印加する形態としたが、これに限らず、ゼロ電位（０Ｖ）を印加することで閾値電圧の変化を軽減或いは抑制する形態としてもよい。

［第２の実施形態］
次に、第２の実施形態について説明する。なお、上述した第１の実施形態と同様の要素については、同一の符号を付与し説明を適宜省略する。

図６は、本発明の第２の実施形態に係る画像表示装置の１画素の対応する画素回路の構成例を示す図である。同図に示す画素回路は、有機ＥＬ素子ＯＬＥＤ、駆動トランジスタＴ_d、閾値電圧検出用トランジスタＴ_th、閾値電圧を保持する第１保持容量Ｃ_s1、画像信号電圧を保持する第２保持容量Ｃ_s2、画像信号電圧の印加を制御する第１スイッチングトランジスタＴ_s、第２保持容量Ｃ_s2と並列に接続され、かつ、Ｔ_th制御線４２にてオン状態又はオフ状態が制御される第２スイッチングトランジスタＴ_mを備えて構成される。この画素回路は、画像表示装置の表示部にマトリックス状に配列されている。なお、有機ＥＬ素子ＯＬＥＤは、逆電圧印加時にコンデンサとして機能するため、図６ではこれを有機ＥＬ素子容量Ｃ_oledとして等価的に表している。

図６において、電源線４１は、駆動トランジスタＴ_dに所定電圧を供給する。Ｔ_th制御線４２は、閾値電圧検出用トランジスタＴ_th及び第２スイッチングトランジスタＴ_mをオン状態又はオフ状態を制御するための信号を供給する。走査線４３は、第１スイッチングトランジスタＴ_sをオン状態又はオフ状態を制御するための信号を供給する。画像信号線４４は、画像信号電圧を第２保持容量Ｃ_s2に供給する。また、接地線４５は、低電位（例えば、ゼロ電位）と接続されている。

なお、図６では、有機ＥＬ素子ＯＬＥＤに所定の電圧を供給するための構成として、高電位の電源線４１と低電位の接地線４５との間に有機ＥＬ素子ＯＬＥＤを配するようにしているが、低電位側を電源線４１に、高電位側を接地線４５として固定電位にしたり、あるいは両者を駆動したりしてもよい。

図７は、図６に示した画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。なお、図７においては、有機ＥＬ素子ＯＬＥＤ自体が有する有機ＥＬ素子容量Ｃ_oledの図示を省略している。

図７に示すように、電源線４１、Ｔ_th制御線４２、走査線４３及び接地線４５は、画素回路群の行毎に共通に接続されており、その一端側が駆動制御回路としての駆動ＩＣ５０に接続されている。また、画像信号線４４は、画素回路群に共通に接続されており、その一端側が駆動ＩＣ５０に接続されている。そして、駆動ＩＣ５０によって電源線４１、Ｔ_th制御線４２、走査線４３、画像信号線４４及び接地線４５の電位が制御されている。なお、本実施形態では、一つの駆動ＩＣ５０に走査線４３及び画像信号線４４等の各線が接続されているが、走査線４３が接続される駆動ＩＣと、画像信号線４４が接続される駆動ＩＣとを別々に設ける形態であってもよい。

ここで、駆動ＩＣ５０は、画素回路（画像表示装置）の駆動を行う制御回路であって、例えば、演算回路、論理回路等を内部に含むＩＣやカウンタ等の制御機器を用いて構成することができる。駆動ＩＣ５０は、外部から入力される画像信号や、この画像信号を画素回路（画像表示装置）に表示するための電源電圧（後述する−Ｖ_p、Ｖ_DD、Ｖ_gL、Ｖ_gH、Ｖ_dH等）を、画素回路に供給するタイミングを制御する。

つぎに、図７に示す画素回路群の動作について、図６及び図８を参照して説明する。ここで、図８は、図７に示す各画素回路群の駆動方法を説明するためのタイミングチャートであって、画素回路群を順次発光方式で発光制御する際の信号波形（駆動波形）を示している。ここで、順次発光方式とは、各画素回路に対する画像信号電圧の書き込み制御および各画素回路の発光制御を同一の電源線または制御線に共通に接続された画素回路のグループ毎（本実施形態の場合、一行毎）に順次行う方式である。なお、図８において、“ｎ”および“ｎ＋１”は、図７における各画素回路群を識別する行番号を示す。

図８に示すシーケンスは、駆動ＩＣ５０の制御により実現されるものであって、準備期間、Ｃ_s1／Ｃ_s2初期化期間、閾値電圧検出期間、書き込み期間及び発光期間の５つの期間を１サイクルとし、各行毎にサイクルがずれている。なお、１サイクルの期間内における各画素回路群の動作は各行で同一であるため、ここでは、第ｎ行の画素回路群に着目し、その動作を説明する。また、接地線４５は、常に低電位であるため図示を省略している。

まず、準備期間では、電源線４１が低電位（−Ｖ_p）、Ｔ_th制御線４２が低電位（Ｖ_gL）、走査線４３が低電位（Ｖ_gL）とされる。なお、画像信号線４４の電位は任意である。ここで、任意とは、画像信号線１４が如何なる電位を有していてもよいことを意味する。この制御により、閾値電圧検出用トランジスタＴ_thがオフ、駆動トランジスタＴ_dがオンとされる。その結果、接地線４５→駆動トランジスタＴ_d→有機ＥＬ素子容量Ｃ_oled→電源線４１という経路で電流が流れ、有機ＥＬ素子容量Ｃ_oledに電荷が蓄積される。

Ｃ_s1／Ｃ_s2初期化期間では、電源線４１の低電位および走査線４３の低電位が維持される一方で、Ｔ_th制御線４２が高電位（Ｖ_gH）とされる。また、画像信号線４４の電位は任意である。この制御により、駆動トランジスタＴ_dオンの状態が継続されるとともに、駆動トランジスタＴ_dのゲート電極とドレイン電極とが接続され、第１保持容量Ｃ_s1の電荷の一部が放電される。また、第２スイッチングトランジスタＴ_mがオンとされることにより、第２保持容量Ｃ_s2に残存していた電荷も放電される。なお、駆動トランジスタＴ_dオンの状態が継続していても、電源線４１の電位が低電位（−Ｖ_p）の状態が継続しているので、有機ＥＬ素子容量Ｃ_oledに蓄積されていた電荷については保持される。

閾値電圧検出期間では、電源線４１がゼロ電位（０Ｖ）とされる一方で、Ｔ_th制御線４２の高電位（Ｖ_gH）、走査線４３の低電位（Ｖ_gL）が維持される。なお、画像信号線４４の電位は、準備期間およびＣ_s1／Ｃ_s2初期化期間と同様に任意である。この制御により、駆動トランジスタＴ_dのソース電極に対するゲート電極の電位が駆動トランジスタＴ_dの閾値電圧Ｖ_thに達するまで有機ＥＬ素子容量Ｃ_oledに蓄積された電荷が放電され、駆動トランジスタＴ_d→接地線４５という経路で電流が流れる。そして、駆動トランジスタＴ_dのゲート電極−ソース電極間の電位差が、駆動トランジスタＴ_dの閾値電圧Ｖ_thに達すると、駆動トランジスタＴ_dがオフとなる。なお、第２スイッチングトランジスタＴ_mはオンの状態を継続しているため、第２保持容量Ｃ_s2には電荷が蓄積されない。

書き込み期間では、電源線４１のゼロ電位（０Ｖ）が維持される一方で、Ｔ_th制御線４２が低電位（Ｖ_gL）とされる。また、走査線４３による走査信号と画像信号線４４による画像信号電圧が供給される。この制御により、第１スイッチングトランジスタＴ_sがオンとなり、第１スイッチングトランジスタＴ_s→第２保持容量Ｃ_s2→接地線４５という経路で電流が流れ、第２保持容量Ｃ_s2には画像信号に応じた画像信号電圧が保持される。また、第２保持容量Ｃ_s2に画像信号電圧が書き込まれている際に有機ＥＬ素子容量Ｃ_oledに蓄積されていた電荷が放電される。すなわち、この書き込み期間では、画像信号電圧の書き込み処理に併せてＯＬＥＤ初期化処理が行われることになる。

発光期間では、電源線４１が高電位（Ｖ_DD）とされる一方で、Ｔ_th制御線４２の低電位（Ｖ_gL）、走査線４３の低電位（Ｖ_gL）が維持される。また、画像信号線４４の電位は、準備期間、Ｃ_s1／Ｃ_s2初期化期間及び閾値電圧検出期間と同様に任意である。このとき、駆動トランジスタＴ_dの閾値電圧を保持する第１保持容量Ｃ_s1と画像信号電圧を保持する第２保持容量Ｃ_s2とが直列に接続され、両者の電圧の和が駆動トランジスタＴ_dのゲート電極とソース電極との間に印加される。これにより、駆動トランジスタＴ_dがオンとなり、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴ_d→接地線４５という経路で電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。

次に、上述した第２の実施形態に係る画像表示装置の検査回路について説明する。第１の実施形態と同様、本実施形態の画像表示装置を製造する際においても、駆動ＩＣ５０の実装前に画素回路の品質検査が行われる。かかる検査を行うための検査回路として、本実施形態の画像表示装置は、図９に示す検査回路を備えている。

ここで、図９は、第２の実施形態に係る画像表示装置の検査回路を示す図である。図９に示すように、検査回路は、電源線入力パッド６１、Ｔ_th制御線入力パッド６２、走査線入力パッド６３、画像信号線入力パッド６４（６４Ｒ、６４Ｇ、６４Ｂ）及び接地線入力パッド６５の各検査パッドと、Ｘ軸用検査制御パッド６６、第１Ｙ軸用検査制御パッド６７及び第２Ｙ軸用検査制御パッド６８の各検査制御パッドと、当該検査制御パッドに印加する電位を制御する制御部としての検査回路駆動ＩＣ６９とを有している。なお、本実施形態では、電源線入力パッド６１、Ｔ_th制御線入力パッド６２及び走査線入力パッド６３の夫々が第１接続端子に対応している。

電源線入力パッド６１は、第１制御線としての電源線４１に電圧を供給するための検査パッドであって、スイッチング素子の一つとしての第１Ｙ軸用スイッチングトランジスタＴ_y1及び第２Ｙ軸用スイッチングトランジスタＴ_y2を介して、各画素回路の電源線４１と夫々接続される。第１Ｙ軸用スイッチングトランジスタＴ_y1及び第２Ｙ軸用スイッチングトランジスタＴ_y2では、各々が有するドレイン電極及びソース電極のうち、ドレイン電極に電源線入力パッド６１が接続され、ソース電極に電源線４１が接続されている。つまり、第１Ｙ軸用スイッチングトランジスタＴ_y1及び第２Ｙ軸用スイッチングトランジスタＴ_y2のゲート端子に印加される電圧に応じて、電源線入力パッド６１と電源線４１とが電気的に接続又は切断されるよう構成されている。

Ｔ_th制御線入力パッド６２は、Ｔ_th制御線４２に電圧を供給するための検査パッドであって、スイッチング素子の一つとしての第３Ｙ軸用スイッチングトランジスタＴ_y3及び第４Ｙ軸用スイッチングトランジスタＴ_y4を介して各画素回路のＴ_th制御線４２と夫々接続される。第３Ｙ軸用スイッチングトランジスタＴ_y3及び第４Ｙ軸用スイッチングトランジスタＴ_y4では、各々が有するドレイン電極及びソース電極のうち、ドレイン電極にＴ_th制御線入力パッド６２が接続され、ソース電極にＴ_th制御線４２が接続されている。つまり、第３Ｙ軸用スイッチングトランジスタＴ_y3及び第４Ｙ軸用スイッチングトランジスタＴ_y4のゲート端子に印加される電圧に応じて、Ｔ_th制御線入力パッド６２と電源線入力パッド６１とが電気的に接続又は切断されるよう構成されている。

走査線入力パッド６３は、走査線４３に電圧を供給するための検査パッドであって、スイッチング素子の一つとしての第５Ｙ軸用スイッチングトランジスタＴ_y5及び第６Ｙ軸用スイッチングトランジスタＴ_y6を介して各画素回路の走査線４３と夫々接続される。第５Ｙ軸用スイッチングトランジスタＴ_y5及び第６Ｙ軸用スイッチングトランジスタＴ_y6では、各々が有するドレイン電極及びソース電極のうち、ドレイン電極に走査線入力パッド６３が接続され、ソース電極に走査線４３が接続されている。つまり、第５Ｙ軸用スイッチングトランジスタＴ_y5及び第６Ｙ軸用スイッチングトランジスタＴ_y6のゲート端子に印加される電圧に応じて、走査線入力パッド６３と走査線４３とが電気的に接続又は切断されるよう構成されている。

画像信号線入力パッド６４は、画像信号線１４に電圧を供給するための検査パッドであって、Ｘ軸用スイッチングトランジスタＴ_xを介して各画素回路の画像信号線１４と夫々接続される。Ｘ軸用スイッチングトランジスタＴ_xでは、ドレイン電極に画像信号線入力パッド６４が接続され、ソース電極に画像信号線４４が接続されている。つまり、Ｘ軸用スイッチングトランジスタＴ_xのゲート端子に印加される電圧に応じて、画像信号線入力パッド６４と画像信号線４４とが電気的に接続又は切断されるよう構成されている。

なお、第１Ｙ軸用スイッチングトランジスタＴ_y1、第２Ｙ軸用スイッチングトランジスタＴ_y2、第３Ｙ軸用スイッチングトランジスタＴ_y3、第４Ｙ軸用スイッチングトランジスタＴ_y4、第５Ｙ軸用スイッチングトランジスタＴ_y5及び第６Ｙ軸用スイッチングトランジスタＴ_y6は、上述した駆動トランジスタＴ_d、閾値電圧検出用トランジスタＴ_thと同様に、例えば、ＴＦＴによって構成される。

接地線入力パッド６５は、接地線４５に電圧（低電位）を供給するための検査パッドであって、各画素回路の接地線４５と接続されている。

Ｘ軸用検査制御パッド６６は、Ｘ軸用検査制御線６６１を介してＸ軸用スイッチングトランジスタＴ_xのゲート電極に夫々接続されており、検査回路駆動ＩＣ６９から印加される電位に応じて、Ｘ軸用スイッチングトランジスタＴ_xのオン状態又はオフ状態を切り替えることができるよう構成されている。

第１Ｙ軸用検査制御パッド６７は、第１Ｙ軸用検査制御線６７１を介して第１Ｙ軸用スイッチングトランジスタＴ_y1、第３Ｙ軸用スイッチングトランジスタＴ_y3及び第５Ｙ軸用スイッチングトランジスタＴ_y5のゲート電極に夫々接続されており、接続制御回路としての検査回路駆動ＩＣ６９から印加される電位に応じて、第１Ｙ軸用スイッチングトランジスタＴ_y1、第３Ｙ軸用スイッチングトランジスタＴ_y3及び第５Ｙ軸用スイッチングトランジスタＴ_y5のオン状態又はオフ状態を切り替えることができるよう構成されている。

第２Ｙ軸用検査制御パッド６８は、第２Ｙ軸用検査制御線６８１を介して第２Ｙ軸用スイッチングトランジスタＴ_y2、第４Ｙ軸用スイッチングトランジスタＴ_y4及び第６Ｙ軸用スイッチングトランジスタＴ_y6のゲート電極に夫々接続されており、検査回路駆動ＩＣ６９から印加される電位に応じて、第２Ｙ軸用スイッチングトランジスタＴ_y2、第４Ｙ軸用スイッチングトランジスタＴ_y4及び第６Ｙ軸用スイッチングトランジスタＴ_y6のオン状態又はオフ状態を切り替えることができるよう構成されている。

検査回路駆動ＩＣ６９は、例えばスイッチング素子等を内部に含む駆動用ＩＣ等を用いて構成することができる。検査回路駆動ＩＣ６９は、自己の内部で生成した電圧をＸ軸用検査制御パッド６６、第１Ｙ軸用検査制御パッド６７及び第２Ｙ軸用検査制御パッド６８に印加するタイミングを制御する。

具体的に、検査回路駆動ＩＣ６９は、画素回路の検査時において、各制御パッド（Ｘ軸用検査制御パッド６６、第１Ｙ軸用検査制御パッド６７及び第２Ｙ軸用検査制御パッド６８）に高電位（Ｖ_gH）を印加することで、Ｘ軸用スイッチングトランジスタＴ_x及び各Ｙ軸用スイッチングトランジスタ（Ｔ_y1〜Ｔ_y6）をオン状態とする。これにより、電源線入力パッド６１と電源線４１、Ｔ_th制御線入力パッド６２とＴ_th制御線４２、走査線入力パッド６３と走査線４３、画像信号線入力パッド６４と画像信号線４４の夫々が電気的に接続される。そして、電源線４１、Ｔ_th制御線４２、走査線４３、画像信号線４４及び接地線４５の夫々に、図８に示した通常駆動時と同様の信号を入力することで画素回路が駆動される。

また、検査回路駆動ＩＣ６９は、駆動ＩＣ５０の実装後、各制御パッド（Ｘ軸用検査制御パッド６６、第１Ｙ軸用検査制御パッド６７及び第２Ｙ軸用検査制御パッド６８）に低電位（Ｖ_gL）を印加することで、Ｘ軸用スイッチングトランジスタＴ_x及び各Ｙ軸用スイッチングトランジスタ（Ｔ_y1〜Ｔ_y6）をオフ状態とする。これにより、電源線入力パッド６１と電源線４１、Ｔ_th制御線入力パッド６２とＴ_th制御線４２、走査線入力パッド６３と走査線４３、画像信号線入力パッド６４と画像信号線４４の夫々が電気的に分離される。

なお、本実施形態のスイッチング素子においても、上述したＴＦＴの特性により、低電位（Ｖ_gL）が印加され続けることで、閾値電圧が負側に変化するという問題が発生する。そのため、検査回路駆動ＩＣ６９では、駆動ＩＣ５０の実装後、当該駆動ＩＣ５０が制御する各期間開始のタイミングに基づき、各検査制御パッドに高電位（Ｖ_gH）又はゼロ電位（０Ｖ）を所定の期間印加することで、Ｘ軸用スイッチングトランジスタＴ_x及びＹ軸用スイッチングトランジスタＴ_yの閾値電圧が負側に変化することを軽減或いは抑制する。以下、検査回路駆動ＩＣ６９の動作について説明する。

図７に示した画素回路群において、表示画面の上半分（１〜ｎ行目迄）の電源線４１、Ｔ_th制御線４２及び走査線４３を第１Ｙ軸用検査制御線６７１で制御し、表示画面の下半分（ｎ＋１行目以降）の電源線４１、Ｔ_th制御線４２及び走査線４３を第２Ｙ軸用検査制御線６８１で制御する場合を考える。

本実施形態の画像表示装置は順次発光方式であるため、第１の実施形態で説明した一括駆動方式の画像表示装置とは異なり、全画素回路が一括で動作する期間は存在しない。そのため、上述した第１の実施形態の画像表示装置と同様に各検査制御パッドを制御することはできない。しかしながら、順次発光方式の画像表示装置では、１サイクル中の発光期間の比（デューティー）が所定値（例えば、５０％）以上存在すると、表示画面の上半分の電源線４１、Ｔ_th制御線４２及び走査線４３の夫々で同電位となる期間（同電位期間）が発生する。

そこで、検査回路駆動ＩＣ６９は、表示画面の上半分の電源線４１、Ｔ_th制御線４２及び走査線４３についての同電位期間中に、第１Ｙ軸用検査制御パッド６７に高電位を所定時間印加する。また、表示画面の下半分についても同様に同電位期間が存在するため、この同電位期間中に、第２Ｙ軸用検査制御パッド６８に高電位を所定時間印加する。なお、画像信号線４４については、列方向の画素回路群で共通となるが、全画素回路で同電位となる期間は存在しないため、Ｘ軸用スイッチングトランジスタＴ_xについては常に低電位となるよう制御するものとする。

これにより、各Ｙ軸用スイッチングトランジスタ（Ｔ_y1〜Ｔ_y6）の閾値電圧が負側に変化することを軽減或いは抑制することができる。その結果、リーク電流の発生を防止することができるため、画素回路の品質を維持することが可能となる。

なお、本実施形態では、駆動ＩＣ５０の実装後、検査回路駆動ＩＣ６９が各検査制御パッドへの電圧印可を制御する形態としたが、これに限らず、検査回路駆動ＩＣ６９の機能を駆動ＩＣ５０が具備することで、当該駆動ＩＣ５０自体が各検査制御パッドへの電圧印可を制御する形態としてもよい。

また、本実施形態では、同電位期間中に各検査制御パッドに高電位を印加する形態としたが、これに限らず、ゼロ電位（０Ｖ）を印加することで閾値電圧の変化を軽減或いは抑制する形態としてもよい。

以上、本発明に係る実施形態について説明したが、本発明はこれに限定されるものではなく、本発明の主旨を逸脱しない範囲での種々の変更、置換、追加等が可能である。

以上のように、本発明に係る画像表示装置は、有機ＥＬディスプレイ装置等の画像表示装置に有用であり、特に、検査回路を備えた画像表示装置に有用である。

１１ Ｖ_DD線
１２ Ｖ_SS線
１３ 走査線
１４ 画像信号線
２０ 駆動ＩＣ
３１ Ｖ_DD線入力パッド
３２ Ｖ_SS線入力パッド
３３ 走査線入力パッド
３４ 画像信号線入力パッド
３５ 検査制御パッド
３５１ 検査制御線
３６ 検査回路駆動ＩＣ
４１ 電源線
４２ Ｔ_th制御線
４３ 走査線
４４ 画像信号線
４５ 接地線
５０ 駆動ＩＣ
６１ 電源線入力パッド
６２ Ｔ_th制御線入力パッド
６３ 走査線入力パッド
６４ 画像信号線入力パッド
６５ 接地線入力パッド
６６ Ｘ軸用検査制御パッド
６６１ Ｘ軸用検査制御線
６７ 第１Ｙ軸用検査制御パッド
６７１ 第１Ｙ軸用検査制御線
６８ 第２Ｙ軸用検査制御パッド
６８１ 第２Ｙ軸用検査制御線
６９ 検査回路駆動ＩＣ
Ｃ_oled 有機ＥＬ素子容量
Ｃ_s 保持容量
Ｃ_s1 第１保持容量
Ｃ_s2 第２保持容量
ＯＬＥＤ 有機ＥＬ素子
Ｔ_d 駆動トランジスタ
Ｔ_th 閾値電圧検出用トランジスタ
Ｔ_s 第１スイッチングトランジスタ
Ｔ_m 第２スイッチングトランジスタ
Ｔ_x Ｘ軸用スイッチングトランジスタ
Ｔ_y Ｙ軸用スイッチングトランジスタ
Ｔ_y1 第１Ｙ軸用スイッチングトランジスタ
Ｔ_y2 第２Ｙ軸用スイッチングトランジスタ
Ｔ_y3 第３Ｙ軸用スイッチングトランジスタ
Ｔ_y4 第４Ｙ軸用スイッチングトランジスタ
Ｔ_y5 第５Ｙ軸用スイッチングトランジスタ
Ｔ_y6 第６Ｙ軸用スイッチングトランジスタ

Claims (6)

1. 一方向に沿って配列される複数の画素回路と、
   前記複数の画素回路と共通に接続された制御線を介して、当該画素回路の各々に当該画素回路を駆動する駆動信号を供給する駆動制御回路と、
   前記制御線と、走査線入力パッド又は画像信号線入力パッドとを接続し、オン状態又はオフ状態に切り替えられるスイッチング素子と、
   前記スイッチング素子と接続され、当該スイッチング素子のオン状態又はオフ状態を制御するための接続制御信号を出力する接続制御回路と、
   を備え、
   前記接続制御回路は、前記駆動制御回路から前記画素回路の各々に供給される前記駆動信号の電位が同電位となる期間、前記スイッチング素子をオン状態とすることを特徴とする画像表示装置。
2. 請求項１に記載の画像表示装置において、
   前記一方向に沿って配列される複数の画素回路からなる画素回路群が複数配列されており、
   前記接続制御回路は、前記駆動制御回路から前記画素回路群毎に異なるタイミングで駆動信号が供給されている期間、前記スイッチング素子をオフ状態とすることを特徴とする画像表示装置。
3. 請求項１に記載の画像表示装置において、
   前記制御線は、前記画素回路に画像信号を供給するタイミングを調整する走査線であって、
   前記接続制御回路は、前記画素回路の各々において、前記走査線の駆動波形が同期する同電位期間中に、前記スイッチング素子をオン状態とすることを特徴とする画像表示装置。
4. 請求項１に記載の画像表示装置において、
   前記制御線は、前記画素回路に当該画素回路の発光輝度に応じた画像信号を供給する画像信号線であって、
   前記接続制御回路は、前記画像信号線から前記画像信号が供給される書き込み期間以外の前記画像信号の電位が同電位となる期間に、前記スイッチング素子をオン状態とすることを特徴とする画像表示装置。
5. 請求項１乃至請求項４の何れか一項に記載の画像表示装置において、
   前記スイッチング素子のオン状態又はオフ状態への切り替えに係る閾値電圧が、前記接続制御回路から印加される電位に応じて変化することを特徴とする画像表示装置。
6. 請求項１乃至請求項５の何れか一項に記載の画像表示装置において、
   前記スイッチング素子は、アモルファスシリコンで形成される薄膜トランジスタであることを特徴とする画像表示装置。

Images