JP5953923B2 - 電気光学装置および電子機器 - Google Patents

Description

本発明は、例えばデータ線の電位変動に伴う画質劣化を低減可能な電気光学装置および電子機器に関する。

近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、走査線とデータ線との交差に対応して、上記発光素子やトランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。ＯＬＥＤを用いた画素回路は、一般的に、データ線を介して供給されるデータ信号の入力可否を決定する書き込みトランジスターと、データ信号に基づいてＯＬＥＤに供給する電流量を決定する駆動トランジスターと、データ線から供給されたデータ信号を保持する保持容量とを備えている。さらに、高画質化を目的に、より多くの素子を利用した技術がある（例えば特許文献１参照）。

特開2002-341790号公報

ところで、上記のような画素回路の構成で実駆動を行うと、データ線の電位変動により、ノイズが発生する。ＯＬＥＤに供給される電流は駆動トランジスターのゲート・ソース間の電圧で定めるため、このノイズが駆動トランジスターのゲートノードに影響すると、正確な輝度が表示できずムラなどが発生していた。特に、ゲートノードに接続された保持容量を大きくできない場合に大きな問題となる。
従来の構造では、寄生容量を介して、データ線のノイズが駆動トランジスターのゲートノードに侵入する。これにより、保持容量に蓄積したデータ信号が変化し、駆動トランジスターを介してＯＬＥＤ素子に供給される電流も同様に変化する。この変化量が輝度ムラとして視認され、表示品位低下を招く。
本発明は、上述した事情に鑑みてなされたもので、データ線の電位変動に伴う画質劣化を低減することを解決課題の一つとする。

上記課題を解決するために本発明に係る電気光学装置にあっては、互いに交差する複数の走査線および複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた複数の画素回路と、前記複数の画素回路の各々に対応して設けられ、所定の電位を供給する電源配線とを有し、前記複数の画素回路の各々は、発光素子と、前記発光素子に流れる電流を制御する駆動トランジスターとを備え、前記駆動トランジスターのゲート電極は、第１中継電極を介して所定のノードに電気的に接続されており、前記第１の中継電極は、前記電源線及び前記データ線と同層に形成されており、少なくとも三方が、前記電源配線により取り囲まれている、ことを特徴とする。

本発明によれば、駆動トランジスターのゲート電極を所定のノードに電気的に接続する複数の中継電極のうち、データ線と同層に形成されている第１の中継電極は、少なくとも三方が、電源配線により取り囲まれているので、駆動トランジスターのゲート電極の接続部へのデータ線からのノイズの侵入が低減される。その結果、駆動トランジスターのゲート電極の電位変動が抑制され、駆動トランジスターを介して発光素子に供給される電流も変化することがなく、正確な輝度による表示が行われることになる。

上述した電気光学装置において、前記電源配線は、初期化用の電源配線、または、電源の低電位側の電源配線を用いてもよい。これらの電源配線は、走査線駆動回路またはデータ線駆動回路等で使用する電源配線と比較して低インピーダンスであるため、シールド効果がより向上する。

上述した電気光学装置において、前記第１の中継電極と前記データ線との間に前記電源配線が位置するように形成し、この電源配線により前記第１の中継電極を取り囲むようにすることが好ましい。前記第１の中継電極と前記データ線との間に、前記第１の中継電極を取り囲む前記電源配線が位置しているので、データ線から放射されるノイズは電源配線によってシールドされる。これにより、駆動トランジスターのゲート電極の接続部へのデータ線からのノイズの侵入を抑制し、表示品質を向上させることができる。

上述した電気光学装置において、前記第１の中継電極は、前記電源配線に形成された開口部により、その四方を取り囲まれている、ことが好ましい。第１の中継電極は、開口部に形成され、その四方を取り囲まれているので、よりシールド効果が向上する。

上述した電気光学装置において、前記第１の中継電極とは異なる層に形成され、前記駆動トランジスターのゲート電極と前記前記所定のノードを電気的に接続する第２の中継電極を有し、前記第２の中継電極は、少なくとも三方が、前記第２の中継電極と同層に形成された電源の高電位側の電源配線により取り囲まれている、ことが好ましい。この発明によれば、第２の中継電極は高電位側の電源配線によって三方が囲まれるので、高いシールド効果が得られる。

なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（ＨＭＤ）や電子ビューファイダーのなどの表示装置が挙げられる。

本発明の一実施形態に係る電気光学装置の構成を示す斜視図である。 同電気光学装置の構成を示すブロック図である。 同電気光学装置における画素回路を示す図である。 同電気光学装置の動作を示すタイミングチャートである。 同電気光学装置の画素回路の構成を示す平面図である。 同電気光学装置の画素回路の構成を示す平面図である。 同電気光学装置の画素回路の構成を示す平面図である。 図５におけるＡ−Ａ’線で破断した構成を示す部分断面図である。 図５におけるＢ−Ｂ’線で破断した構成を示す部分断面図である。 実施形態等に係る電気光学装置を用いたＨＭＤを示す斜視図である。 ＨＭＤの光学構成を示す図である。

以下、本発明を実施するための形態について図面を参照して説明する。

＜実施形態＞
図１は、本発明の実施形態に係る電気光学装置１０の構成を示す斜視図である。
電気光学装置１０は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。電気光学装置１０の詳細については後述するが、複数の画素回路や当該画素回路を駆動する駆動回路などが例えばシリコン基板に形成された有機ＥＬ装置であり、画素回路には、発光素子の一例であるＯＬＥＤが用いられている。
電気光学装置１０は、表示部で開口する枠状のケース７２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板７４の一端が接続されている。ＦＰＣ基板７４には、半導体チップの制御回路５が、ＣＯＦ（Chip On Film）技術によって実装されるとともに、複数の端子７６が設けられて、図示省略された上位回路に接続される。当該上位回路から複数の端子７６を介して画像データが同期信号に同期して供給される。同期信号には、垂直同期信号や、水平同期信号、ドットクロック信号が含まれる。また、画像データは、表示すべき画像の画素の階調レベルを例えば８ビットで規定する。
制御回路５は、電気光学装置１０の電源回路とデータ信号出力回路との機能を兼用するものである。すなわち、制御回路５は、同期信号にしたがって生成した各種の制御信号や各種電位を電気光学装置１０に供給するほか、デジタルの画像データをアナログのデータ信号に変換して、電気光学装置１０に供給する。

図２は、第１実施形態に係る電気光学装置１０の構成を示す図である。この図に示されるように、電気光学装置１０は、走査線駆動回路２０と、データ線駆動回路３０と、表示部１００とに大別される。
このうち、表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。詳細には、表示部１００において、ｍ行の走査線１２が図において横方向に延在して設けられ、また、ｎ列のデータ線１４が図において縦方向に延在し、かつ、各走査線１２と互いに電気的な絶縁を保って設けられている。そして、ｍ行の走査線１２とｎ列のデータ線１４との交差部に対応して画素回路１１０が設けられている。このため、本実施形態において画素回路１１０は、縦ｍ行×横ｎ列でマトリクス状に配列されている。

ここで、ｍ、ｎは、いずれも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、ｎ−１、ｎ列と呼ぶ場合がある。

本実施形態では、列毎に初期化用の電源線１６がデータ線１４に沿ってそれぞれ設けられている。各電源線１６には初期化用のリセット電位としての電位Ｖorstが共通に給電されている。

さて、電気光学装置１０には、次のような制御信号が制御回路５によって供給される。詳細には、電気光学装置１０には、走査線駆動回路２０を制御するための制御信号Ｃtr1と、データ線駆動回路３０を制御するための制御信号Ｃtr2とが供給される。

走査線駆動回路２０は、フレームの期間にわたって走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｃtr1にしたがって生成するものである。ここで、１、２、３、…、（ｍ−１）、ｍ行目の走査線１２に供給される走査信号を、それぞれＧwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)と表記している。
なお、走査線駆動回路２０は、走査信号Ｇwr(1)〜Ｇwr(m)のほかにも、当該走査信号に同期した各種の制御信号を行毎に生成して表示部１００に供給するが、図２においては図示を省略している。また、フレームの期間とは、電気光学装置１０が１カット（コマ）分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が１２０Ｈｚであれば、その１周期分の８．３ミリ秒の期間である。

また、データ線駆動回路３０は、走査線駆動回路２０によって選択された行に位置する画素回路１１０に対し、当該画素回路１１０の諧調データに応じた電位のデータ信号Ｖd(1)、Ｖd(2)、…、Ｖd(n)が、１、２、…、ｎ列目のデータ線１４に制御回路５によって供給される。

図３を参照して画素回路１１０について説明する。なお、図３には、i行目の走査線１２と、ｊ列目のデータ線１４との交差に対応する１画素分の画素回路１１０が示されている。ここで、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。同様に、ｊは、画素回路１１０が配列する列を一般的に示す場合の記号であって、１以上ｎ以下の整数である。

図３に示されるように、画素回路１１０は、Ｐチャネル型のトランジスター１２１〜１２５と、ＯＬＥＤ１３０と、保持容量１３２とを含む。各画素回路１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明する。
※図３に対応させて容量１３３を削除しました。

ｉ行ｊ列の画素回路１１０において、トランジスター１２２は、書き込みトランジスターとして機能するものであり、そのゲートノードはｉ行目の走査線１２に接続され、そのドレインまたはソースノードの一方がｊ列目のデータ線１４に接続され、他方がトランジスター１２１におけるゲートノードｇと、保持容量１３２の一端と、トランジスター１２３のドレインノードとにそれぞれ接続されている。ここで、トランジスター１２１のゲートノードについては、他のノードと区別するためにｇと表記する。
ｉ行目の走査線１２、つまり、トランジスター１２２のゲートノードには、走査信号Ｇwr(i)が供給される。

トランジスター１２１は、駆動トランジスターとして機能するものであり、そのソースノードは高位側電源線１６０に接続され、そのドレインノードがトランジスター１２３のソースノードと、トランジスター１２４のソースノードとにそれぞれ接続されている。ここで、高位側電源線１６０には、画素回路１１０において電源の高位側となる基板電位Ｖelが給電される。

トランジスター１２３は、補償用トランジスターとして機能するものであり、そのゲートノードには制御信号Ｇcmp(i)が供給される。
トランジスター１２４は、発光制御トランジスターとして機能するものであり、そのゲートノードには制御信号Ｇel(i)が供給され、そのドレインノードはトランジスター１２５のソースノードとＯＬＥＤ１３０のアノードとにそれぞれ接続されている。

トランジスター１２５は、初期化用トランジスターとして機能するものであり、そのゲートノードには制御信号Ｇorst(i)が供給され、そのドレインノードはｊ列目に対応した初期化用の電源線１６に接続されて電位Ｖorstに保たれている。

保持容量１３２の他端は、高位側電源１６０に接続される。このため、保持容量１３２は、トランジスター１２１のソース・ドレイン間の電圧を保持することになる。なお、保持容量１３２としては、トランジスター１２１のゲートノードｇに寄生する容量を用いても良いし、互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いても良い。

本実施形態において電気光学装置１０はシリコン基板に形成されるので、トランジスター１２１〜１２５の基板電位については電位Ｖelとしている。

ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。これに対して、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通に設けられる共通電極１１８であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。
ＯＬＥＤ１３０は、上記シリコン基板において、アノードと光透過性を有するカソードとで白色光を発する有機ＥＬ層を挟持した素子である。そして、ＯＬＥＤ１３０の出射側（カソード側）にはＲＧＢのいずれかに対応したカラーフィルターが重ねられる。
このようなＯＬＥＤ１３０において、アノードからカソードに電流が流れると、アノードから注入された正孔とカソードから注入された電子とが有機ＥＬ層で再結合して励起子が生成され、白色光が発生する。このときに発生した白色光は、シリコン基板側（アノード）とは反対側のカソードを透過し、カラーフィルターによる着色を経て、観察者側に視認される構成となっている。

＜電気光学装置の動作＞
次に、図４を参照して電気光学装置１０の動作について説明する。図４は、電気光学装置１０における各部の動作を説明するためのタイミングチャートである。
この図に示されるように、走査信号Ｇwr(1)〜Ｇwr(m)が順次Ｌレベルに切り替えられて、１フレームの期間において１〜ｍ行目の走査線１２が１水平走査期間（Ｈ）毎に順番に走査される。
１水平走査期間（Ｈ）での動作は、各行の画素回路１１０にわたって共通である。そこで以下については、ｉ行目が水平走査される走査期間において、特にｉ行ｊ列の画素回路１１０について着目して動作を説明する。

本実施形態ではｉ行目の走査期間は、大別すると、図４において（ｂ）で示される初期化期間と（ｃ）で示される補償期間と（ｄ）で示される書込期間とに分けられる。そして、（ｄ）の書込期間の後、間をおいて（ａ）で示されるの発光期間となり、１フレームの期間経過後に再びｉ行目の走査期間に至る。このため、時間の順でいえば、（発光期間）→初期化期間→補償期間→書込期間→（発光期間）というサイクルの繰り返しとなる。

＜発光期間＞
説明の便宜上、初期化期間の前提となる発光期間から説明する。図４に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)がＨレベルであり、制御信号Ｇel(i)はＬレベルである。また、論理信号である制御信号Ｇel(i)、Ｇcmp(i)、Ｇorst(i)のうち、制御信号Ｇel(i)がＬレベルであり、制御信号Ｇcmp(i)、Ｇorst(i)がＨレベルである。
このため、図３に示すｉ行ｊ列の画素回路１１０においては、トランジスター１２４がオンする一方、トランジスター１２２、１２３、１２５がオフする。したがって、トランジスター１２１は、ゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に供給する。後述するように、本実施形態において発光期間での電圧Ｖgsは、トランジスター１２１の閾値電圧から、データ信号の電位に応じてレベルシフトした値である。このため、ＯＬＥＤ１３０には、階調レベルに応じた電流がトランジスター１２１の閾値電圧を補償した状態で供給されることになる。

なお、ｉ行目の発光期間は、ｉ行目以外が水平走査される期間であるから、データ線１４の電位は適宜変動する。ただし、ｉ行目の画素回路１１０においては、トランジスター１２２がオフしているので、ここでは、データ線１４の電位変動を考慮していない。

＜初期化期間＞
次にｉ行目の走査期間に至ると、まず、第１期間として（ｂ）の初期化期間が開始する。初期化期間では、発光期間と比較して、制御信号Ｇel(i)がＨレベルに、制御信号Ｇorst(i)がＬレベルに、それぞれ変化する。
このため、図３に示すｉ行ｊ列の画素回路１１０においてはトランジスター１２４がオフし、トランジスター１２５がオンする。これによってＯＬＥＤ１３０に供給される電流の経路が遮断されるとともに、ＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされる。
ＯＬＥＤ１３０は、上述したようにアノードとカソードとで有機ＥＬ層を挟持した構成であるので、アノード・カソードの間には、容量が並列に寄生する。発光期間においてＯＬＥＤ１３０に電流が流れていたときに、当該ＯＬＥＤ１３０のアノード・カソード間の両端電圧が当該容量によって保持されるが、この保持電圧は、トランジスター１２５のオンによってリセットされる。このため、本実施形態では、後の発光期間においてＯＬＥＤ１３０に再び電流が流れるときに、当該容量で保持されている電圧の影響を受けにくくなる。

詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い（大電流が流れた）ときの高電圧が保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさせることができなくなる。これに対して、本実施形態では、トランジスター１２５のオンによってＯＬＥＤ１３０のアノードの電位がリセットされるので、低輝度側の再現性が高められることになる。
なお、本実施形態において、電位Ｖorstについては、当該電位Ｖorstと共通電極１１８の電位Ｖctとの差がＯＬＥＤ１３０の発光閾値電圧を下回るように設定される。このため、初期化期間（次に説明する補償期間および書込期間）において、ＯＬＥＤ１３０はオフ（非発光）状態である。

＜補償期間＞
ｉ行目の走査期間では、次に第２期間として（ｃ）の補償期間となる。補償期間では初期化期間と比較して、走査信号Ｇwr(i)および制御信号Ｇcmp(i)がＬレベルとなる。一方、補償期間では、制御信号ＧrefがＨレベルに維持された状態で制御信号／ＧiniがＨレベルになる。
補償期間においてトランジスター１２３がオンするので、トランジスター１２１はダイオード接続となる。このため、トランジスター１２１にはドレイン電流が流れて、ゲートノードｇおよびデータ線１４を充電する。詳細には、電流が、高位側電源線１６０→トランジスター１２１→トランジスター１２３→トランジスター１２２→ｊ列目のデータ線１４という経路で流れる。このため、トランジスター１２１のオンによって互いに接続状態にあるデータ線１４およびゲートノードｇの電位は上昇する。
ただし、上記経路に流れる電流は、トランジスター１２１の閾値電圧を｜Ｖth｜とすると、ゲートノードｇが電位（Ｖel−｜Ｖth｜）に近づくにつれて流れにくくなるので、補償期間の終了に至るまでに、データ線１４およびゲートノードｇは電位（Ｖel−｜Ｖth｜）で飽和する。したがって、保持容量１３２は、補償期間の終了に至るまでにトランジスター１２１の閾値電圧｜Ｖth｜を保持することになる。

＜書込期間＞
初期化期間の後、第３期間として（ｄ）の書込期間に至る。書込期間では、制御信号Ｇcmp(i)がＨレベルになるので、トランジスター１２１のダイオード接続が解除される。ｊ列目のデータ線１４からｉ行ｊ列の画素回路１１０におけるゲートノードｇに至るまでの経路における電位は、保持容量１３２によって（Ｖel−｜Ｖth｜）に維持される。

＜発光期間＞
ｉ行目の書込期間の終了した後、１水平走査期間の間をおいて発光期間に至る。この発光期間では、上述したように制御信号Ｇel(i)がＬレベルになるので、ｉ行ｊ列の画素回路１１０においては、トランジスター１２４がオンする。ＯＬＥＤ１３０には、階調レベルに応じた電流がトランジスタ１２１の閾値電圧を補償した状態で供給されることになる。
このような動作は、ｉ行目の走査期間において、ｊ列目の画素回路１１０以外のｉ行目の他の画素回路１１０においても時間的に並列して実行される。さらに、このようなｉ行目の動作は、実際には、１フレームの期間において１、２、３、…、（ｍ−１）、ｍ行目の順番で実行されるとともに、フレーム毎に繰り返される。

以上のような画素回路１１０においては、データ線１４と画素回路１１０におけるゲートノードｇとの間には寄生容量が実際には寄生する。このため、データ線１４の電位変化幅が大きいと、当該寄生容量を介してゲートノードｇに伝播し、いわゆるクロストークやムラなどが発生して表示品位を低下させてしまう。当該寄生容量の影響は、画素回路１１０が微細化されたときに顕著に現れる。
しかしながら、本実施形態においては、後述するように、トランジスター１２１のゲート電極と、他のトランジスターあるいは保持容量との接続部が、その四方を初期化用の電源線１６により取り囲まれているため、データ線１４の電位変動などによりノイズが発生したとしても、トランジスター１２１のゲート電極と、他のトランジスターあるいは保持容量との接続部がノイズの影響を受けることがなく、トランジスター１２１のゲート電極の電位変動が抑制される。その結果、良好な表示品位が実現される。詳しくは後述する。

本実施形態によれば、トランジスター１２５をオンさせる期間、すなわちＯＬＥＤ１３０のリセット期間として、走査期間よりも長い期間、例えば２水平走査期間を確保することができるので、発光期間においてＯＬＥＤ１３０の寄生容量に保持された電圧を十分に初期化することができる。

また、本実施形態によれば、トランジスター１２１によってＯＬＥＤ１３０に供給される電流Ｉdsは、閾値電圧の影響が相殺される。このため、本実施形態によれば、トランジスター１２１の閾値電圧が画素回路１１０毎にばらついても、そのばらつきが補償されて、階調レベルに応じた電流がＯＬＥＤ１３０に供給されるので、表示画面の一様性を損なうような表示ムラの発生を抑えられる結果、高品位の表示が可能になる。

さらに、本実施形態によれば、トランジスター１２１のゲート電極と、他のトランジスターあるいは保持容量との接続部が、その四方を初期化用の電源線１６により取り囲まれているため、データ線１４の電位変動などによりノイズが発生したとしても、トランジスター１２１のゲート電極と、他のトランジスターあるいは保持容量との接続部がノイズの影響を受けることがなく、トランジスター１２１のゲート電極の電位変動が抑制される。その結果、表示ムラ等の表示不良を低減することができる。

＜画素回路の構造＞
次に、この画素回路１１０の構造について、図５ないし図９を参照して説明する。
図５は、１つの画素回路１１０の基板から第２層間絶縁膜までの構成を示す平面図であり、図６は、１つの画素回路１１０の基板から第３層間絶縁膜までの構成を示す平面図である。また、図７は、図６の第３層間絶縁膜上に電源線を形成した状態の構成を示す平面図である。図８は、図５〜図７におけるＡ−Ａ’線で破断した部分断面図、図９は、図５〜図７におけるＢ−Ｂ’線で破断した部分断面図である。
なお、図５は、トップエミッションの画素回路１１０を観察側から平面視した場合の配線構造を示しているが、簡略化のために、基板電位Ｖｅｌを供給する電源線よりも上層に形成される構造体を省略している。また、以下の各図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている。

まず、図６に示されるように、基礎となる基板２が設けられている。基板２は、平板状に設けられるが、図５においては、各トランジスターの位置が容易に理解できるように、島状に表している。
基板２には、トランジスターを形成するための能動領域１４３が設けられている。ここで、能動領域とはＭＯＳ型トランジスターが形成されるための領域であり、ソース／ドレイン領域にあたる。能動領域１４３は、トランジスター１２４を構成するものである。また、この能動領域１４３と同様に、基板２には、図５に示すように、能動領域１４０、１４１、１４２が設けられている。能動領域１４０はトランジスター１２２およびトランジスター１２３を構成し、能動領域１４１はトランジスター１２１を構成し、能動領域１４２はトランジスター１２５を構成するものである。

図８に示されるように、能動領域１４０の全面を覆うように、ゲート絶縁膜１７が設けられている。この能動領域１４０は、図５に示すように、トランジスター１２２およびトランジスター１２３のソースまたはドレインであり、この能動領域１４０と同層には、トランジスター１２１のソースまたはドレインである能動領域１４１、トランジスター１２４のソースまたはドレインである能動領域１４３、および、トランジスター１２５のソースまたはドレインである能動領域１４２が形成されている。 そして、図８に示すゲート絶縁膜１７は、能動領域１４１〜１４３のほぼ全面をも覆うように設けられている。
ゲート絶縁膜１７の表面には、アルミニウムやポリシリコンなどのゲート配線層が設けられるとともに、当該ゲート配線層をパターニングすることによって、例えば図８に示すように、ゲート電極１４４が設けられている。ゲート電極１４４はトランジスター１２１のゲート電極であり、このゲート電極１４４と同じ階層には、図５に示すように、トランジスター１２２のゲート電極１４５、トランジスター１２３のゲート電極１４６、トランジスター１２４のゲート電極１４８、トランジスター１２５のゲート電極１４７が設けられている。

図８において、ゲート電極１４４またはゲート絶縁膜１７を覆うように第１層間絶縁膜１８が形成されている。第１層間絶縁膜１８の表面には導電性の配線層が成膜されるとともに、当該配線層のパターニングによって中継電極４１が形成されている。この中継電極４１と同層には、図５に示すように、中継電極４２、４３、４４、４５、４６がそれぞれ形成されている。
このうち、中継電極４１は、第１層間絶縁膜１８を開孔するコンタクトホール３１を介してトランジスター１２１のゲート電極１４４に接続されている。また、中継電極４１は、第１層間絶縁膜１８およびゲート絶縁膜１７をそれぞれ開孔するコンタクトホール３２を介してトランジスター１２２およびトランジスター１２３の能動領域１４０に接続されている。
なお、図５において異種の配線層同士が重なる部分において「□」印に「×」印を付した部分がコンタクトホールである。

図５において、中継電極４２の一端は、第１層間絶縁膜１８を開孔するコンタクトホール３３を介してトランジスター１２２の能動領域１４０に接続される一方、中継電極４２の他端は、後述する第２層間絶縁膜１９を開孔するコンタクトホール３４を介してデータ線１４に接続される。
中継電極４３の一端は、第１層間絶縁膜１８およびゲート絶縁膜１７をそれぞれ開孔するコンタクトホール３６を介してトランジスター１２３の能動領域１４０に接続される一方、中継電極４３の他端は、第１層間絶縁膜１８およびゲート絶縁膜１７を開孔するコンタクトホール３５を介してトランジスター１２１の能動領域１４１に接続される。
中継電極４４の一端は、第１層間絶縁膜１８およびゲート絶縁膜１７をそれぞれ開孔するコンタクトホール３７を介してトランジスター１２５の能動領域１４２に接続される一方、中継電極４４の他端は後述する第２層間絶縁膜１９を開孔するコンタクトホール３８を介して、初期化用の電源線１６に接続されている。
中継電極４５の一端は、第１層間絶縁膜１８およびゲート絶縁膜１７をそれぞれ開孔するコンタクトホール３９を介してトランジスター１２４の能動領域１４３に接続される一方、中継電極４５の他端は、第１層間絶縁膜１８およびゲート絶縁膜１７をそれぞれ開孔するコンタクトホール５０を介してトランジスター１２５の能動領域１４２に接続されている。
中継電極４６の一端は、第１層間絶縁膜１８およびゲート絶縁膜１７をそれぞれ開孔するコンタクトホール４０を介してトランジスター１２４の能動領域１４３に接続される一方、中継電極４６の他端は、第１層間絶縁膜１８およびゲート絶縁膜１７をそれぞれ開高うすｒコンタクトホール３５を介してトランジスター１２１の能動領域１４１に接続されている。

また、上述した中継電極４１、４２、４３、４４、４５、４６と同階層には、図５に示すように、走査線１２、制御線１１４、１１５、１１８、中継電極１１６、およびシールド配線１１７が形成されている。
走査線１２は、第１層間絶縁膜１８を開孔するコンタクトホール５１を介してトランジスター１２２のゲート電極１４５に接続されている。
制御線１１８は、第１層間絶縁膜１８を開孔するコンタクトホール５２を介してトランジスター１２３のゲート電極１４６に接続されている。
制御線１１４は、第１層間絶縁膜１８を開孔するコンタクトホール５４を介してトランジスター１２５のゲート電極１４７に接続されている。
制御線１１５は、第１層間絶縁膜１８を開孔するコンタクトホール５３を介してトランジスター１２４のゲート電極１４８に接続されている。
中継電極１１６は、後述する第２層間絶縁膜１９および第３層間絶縁膜１５を開孔するコンタクトホール５７を介して後述する高位側電源線１６０に接続される。

さらに、シールド配線１１７は、平面的に見て、図５に示す画素の右隣の画素における初期化用の電源線１６の下方から、図５に示す画素のデータ線１４（データ線１４は図６に示される）の下方に至る位置まで延設されており、図５に示すように、データ線１４の長手方向の幅も広くなるように形成されている。
図５に示すトランジスター１２１のゲート電極１４４上に示されているシールド配線１１７は、図５に示す画素の左隣の画素のデータ線１４まで延設されている。
シールド配線１１７は、図８に示すように、後述する第２層間絶縁膜を１９開孔するコンタクトホール５５を介して初期化用の電源線１６に接続される。

図８に示すように、中継電極４１、４２、４３、４４、４５、４６および、走査線１２、制御線１１８、１１４、１１５、中継電極１１６、シールド配線１１７または第１層間絶縁膜１８を覆うように第２層間絶縁膜１９が形成されている。第２層間絶縁膜１９の表面には導電性の配線層が成膜されるとともに、当該配線層のパターニングによってデータ線１４および初期化用の電源線１６がそれぞれ形成されている。
図６は、第２層間絶縁膜１９の表面に、データ線１４および初期化用の電源線１６を形成した状態を平面的に見た図である。
図６に示すように、初期化用の電源線１６は、トランジスター１２１およびトランジスター１２４の全面を覆うように形成されるが、初期化用の電源線１６には開口部１７０が形成されており、トランジスター１２１のゲート電極１４４からコンタクトホール３１および中継電極４１に至る接続部の四方を取り囲むように構成されている。
なお、図６には図示を省略しているが、図８および図９に示すように、トランジスター１２１のゲート電極１４４からコンタクトホール３１および中継電極４１に至る接続部の上層位置には、第２層間絶縁膜１９を開孔するコンタクトホール６０を介して、中継電極６１が形成されている。

初期化用の電源線１６は、第２層間絶縁膜１９を開孔するコンタクトホール３８を介して中継電極４４に接続され、中継電極４４を介してトランジスター１２４の能動領域１４２に接続されている。
また、図８に示すように、初期化用の電源線１６は、第２層間絶縁膜１９を開孔するコンタクトホール５５を介してシールド配線１１７に接続されている。

さらに、本実施形態においては、初期化用の電源線１６には、開口部１７１が形成されており、トランジスター１２４の能動領域１４３から上層に接続される接続部の周囲を取り囲むように構成されている。この接続部には、上層において、ＯＬＥＤ１３０の陽極が接続されることになる。

初期化用の電源線１６と同層には、データ線１４が形成されており、データ線１４は、第２層間絶縁膜１９を開孔するコンタクトホール３４を介して中継電極４２に接続されている。
画素ピッチを細かくした場合には、図６に示すように、データ線１４と、トランジスター１２１のゲート電極１４４の上層への接続部とが近づくことになるが、上述したように、この接続部の四方は、初期化用の電源線１６により取り囲まれているので、ゲート電極１４４の上層への接続部が、データ線１４の電位変動に起因するノイズの影響を受けることがなくなる。

図８および図９に示すように、初期化用の電源線１６、データ線１４、および中継電極６１の全面を覆うように、第３層間絶縁層１５が形成される。
第３層間絶縁層１５の表面には、図８および図９に示すように、高電位電源線１６０が形成される。
図７は、第３層間絶縁膜１５の表面に、高電位電源線１６０を形成した状態を平面的に見た図である。
図７示すように、高電位電源線１６０は、画素の全体を覆うように形成されるが、高電位電源線１６０には開口部１７２が形成されており、トランジスター１２１のゲート電極１４４からコンタクトホール３１および中継電極４１、さらには、コンタクトホール６０および中継電極６１に至る接続部の四方を取り囲むように構成されている。
なお、図７には図示を省略しているが、図８および図９に示すように、トランジスター１２１のゲート電極１４４からコンタクトホール３１および中継電極４１、さらには、コンタクトホール６０および中継電極６１に至る接続部の上層位置には、第３層間絶縁膜１５を開孔するコンタクトホール６２を介して、中継電極６３が形成されている。

また、本実施形態においては、高電位電源線１６０には、開口部１７３が形成されており、トランジスター１２４の能動領域１４３から上層に接続される接続部の周囲を取り囲むように構成されている。この接続部には、上層において、ＯＬＥＤ１３０の陽極が接続されることになる。
さらに、高電位電源線１６０は、第２層間絶縁膜１９および第３層間絶縁膜１５を開孔するコンタクトホール５７を介して、中継電極１１６に接続される。この接続ラインによって、トランジスター１２１のソースノードまたはドレインノードに基板電位Ｖｅｌが供給されることになる。

なお、電気光学装置１０としての以降の構造については図示省略するが、初期化用の電源線１６の開口部１７１および高電位電源線１６０の開口部１７３によって、初期化用の電源線１６と高電位電源線１６０に取り囲まれる、トランジスター１２４の能動領域１４３から上層に接続される接続部には、ＯＬＥＤ１３０の陽極が接続され、この陽極に画素回路１１０毎に有機ＥＬ材料からなる発光層が積層されるとともに、各画素回路１１０にわたって共通の透明電極が、陰極を兼ねる共通電極１１８として設けられる。これによって、発光素子１５０は、互いに対向する陽極と陰極とで発光層を挟持したＯＬＥＤになり、陽極から陰極に向かって流れる電流に応じた輝度にて発光して、基板２とは反対方向に向かって観察されることになる（トップエミッション構造）。このほかにも、発光層を大気から遮断するための封止ガラスなどが設けられるが、説明は省略する。

また、トランジスター１２１のゲート電極１４４からコンタクトホール３１および中継電極４１、コンタクトホール６０および中継電極６１、さらには、コンタクトホール６２および中継電極６３に至る接続部の上層には、ゲートノード電極が形成され、このゲートノード電極の下層と高電位電源線１６０の間に、図３に示す保持容量１３２が形成される。ただし、簡略化のために図８および図９における図示は省略する。
以上のように、トランジスター１２１のゲート電極１４４から、上層部のゲートノード電極に至る接続部のうち、データ線１４と同層に形成された中継電極６１は、初期化用の電源線１６の開口部１７０によって、四方を取り囲まれている。また、前記接続部のうち、中継電極６１の上層に形成される中継電極６３は、高電位電源線１６０の開口部１７２によって、高電位電源線１６０四方を取り囲まれている。
従って、データ線１４の電位変動によりノイズが発生しても、初期化用の電源線１６および高電位電源線１６０によって、駆動トランジスターとして機能するトランジスター１２１のゲート電極の接続部へのデータ線１４のノイズの侵入が防止される。その結果、保持容量に蓄積したデータ信号が変化することがなく、駆動トランジスターとして機能するトランジスター１２１を介してＯＬＥＤ１３０に供給される電流も変化することがなく、正確な輝度による表示が行われることになる。
さらに、本実施形態においては、ＯＬＥＤ１３０の陽極との接続部についても、初期化用の電源線１６および高電位電源線１６０によって四方が取り囲まれているので、データ線１４の電位変動によるノイズが、ＯＬＥＤ１３０の陽極に侵入することがなく、正確な輝度による表示がより一層確実に行われることになる。
しかも、本実施形態においては、隣の画素における初期化用の電源線１６に接続されたシールド配線１１７が、当該画素のデータ線１４と交差する位置まで延設されており、この交差部において並行平板容量が形成されている。この並行平板容量により、データ線１４からトランジスター１２１のゲート配線への電界強度が弱まり、寄生容量が大幅に削減されることになる。その結果、データ線１４のノイズがトランジスター１２１のゲート配線に与える影響をより一層抑制することができる。
さらに、シールド配線１１７自体へのノイズ印加が発生するが、次に映像信号を書き込む隣の画素からシールドパターン１１７を延設しているため、自画素の表示品位の影響は無い。また、隣の画素がノイズによる変動を受けても、正規の映像信号が次のタイミングで書き込まれるため、表示品位に影響しない。

＜応用・変形例＞
本発明は、上述した実施形態や応用例などの実施形態等に限定されるものではなく、例えば次に述べるような各種の変形が可能である。また、次に述べる変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

＜制御回路＞
実施形態において、データ信号を供給する制御回路５については電気光学装置１０とは別体としたが、制御回路５についても、走査線駆動回路２０やデマルチプレクサ３０、レベルシフト回路４０とともに、シリコン基板に集積化しても良い。

＜基板＞
実施形態においては、電気光学装置１０をシリコン基板に集積した構成としたが、他の半導体基板に集積した構成しても良い。また、ポリシリコンプロセスを適用してガラス基板等に形成しても良い。いずれにしても、画素回路１１０が微細化して、トランジスター１２１において、ゲート電圧Ｖgsの変化に対しドレイン電流が指数関数的に大きく変化する構成に有効である。

＜制御信号Ｇcmp(i)＞
実施形態等において、ｉ行目でいえば、書込期間において制御信号Ｇcmp(i)をＨレベルとしたが、Ｌレベルとしても良い。すなわち、トランジスター１２３をオンさせることによる閾値補償とノードゲートｇへの書き込みとを並行して実行する構成としても良い。

＜トランジスターのチャネル型＞
上述した実施形態等では、画素回路１１０におけるトランジスター１２１〜１２５をＰチャネル型で統一したが、Ｎチャネル型で統一しても良い。また、Ｐチャネル型およびＮチャネル型を適宜組み合わせても良い。

＜駆動トランジスターのゲート電極の接続部におけるシールド＞
上述した実施形態では、データ線１４と同階層にある中継電極６１、すなわち、駆動トランジスターとして機能するトランジスター１２１のゲート電極１４４から上層への接続部のうち、データ線１４と同階層にある接続部の四方を、初期化用の電源線１６で取り囲むように構成する例について説明したが、本発明はこのような構成に限定されるものではない。接続部を取り囲む配線は、電源の低位側となる電位Ｖctに保たれる配線であってもよい。
これらの配線は、いずれも、走査線駆動回路２０またはデータ線駆動回路３０等で使用する電源配線と比較して低インピーダンスであり、シールド線として用いた場合には、よりシールド効果が向上する。
また、上述した実施形態では、データ線１４と同階層にある接続部の四方を、初期化用の電源線１６で取り囲むだけでなく、トランジスター１２１のゲート電極１４４から上層への接続部のうち、高位側電源線１６０と同階層にある中継電極６３の四方をも高位側電源線１６０で取り囲むように構成したが、初期化用の電源線１６または高位側電源線１６０のいずれか一方で接続部を取り囲むようにしてもよい。
また、上述した実施形態では、トランジスター１２１のゲート電極１４４から上層への接続部の四方を電源配線で取り囲む例について説明したが、本発明はこのような構成に限定されるものではなく、少なくとも三方が取り囲まれていればよい。例えば、図６に示す開口部１７０または開口部１７１、もしくは、図７に示す開口部１７２または開口部１７３と連続するスリットが、初期化用の電源線１６または高位側電源線１６０に形成されていても、トランジスター１２１のゲート電極１４４から上層への接続部の大部分が初期化用の電源線１６または高位側電源線１６０によって取り囲まれていれば、所望のシールド効果が得られる。

＜その他＞
実施形態等では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）など、電流に応じた輝度で発光するものであれば良い。

＜電子機器＞
次に、実施形態等や応用例に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウント・ディスプレイを例に挙げて説明する。

図１０は、ヘッドマウント・ディスプレイの外観を示す図であり、図１１は、その光学的な構成を示す図である。
まず、図１０に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図１１に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図１１において左側となるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右側となるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。

この構成において、ヘッドマウント・ディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌに表示させ、右眼用画像を電気光学装置１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。

なお、電気光学装置１０については、ヘッドマウント・ディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダーにも適用可能である。

１０…電気光学装置、１２…走査線、１４…データ線、１６…初期化用の電源線、２０…走査線駆動回路、３０…データ線駆動回路、３０〜３９…コンタクトホール、４１〜４６…中継電極、５０〜５６…コンタクトホール、６０、６２…コンタクトホール、６２、６３…中継電極、１００…表示部、１１０…画素回路、１１４、１１５…制御線給電線、１１６…給電線、１１７…シールド配線、１１８…制御線、１２１〜１２５…トランジスター、１３０…ＯＬＥＤ、１３２…保持容量、１４０〜１４３…能動領域、１４４〜１４８…ゲート電極、１６０…高位側電源線、１７０〜１７３…開口部、３００…ヘッドマウント・ディスプレイ。

Claims (5)

1. 互いに交差する複数の走査線および複数のデータ線と、
   前記走査線と前記データ線との交差に対応して設けられた複数の画素回路と、
   前記複数の画素回路の各々に対応して設けられ、所定の電位を供給する電源配線とを有し、
   前記複数の画素回路の各々は、発光素子と、前記発光素子に流れる電流を制御する駆動トランジスターとを備え、
   前記駆動トランジスターのゲート電極は、第１中継電極を介して所定のノードに電気的に接続されており、
   前記第１の中継電極は、前記電源線及び前記データ線と同層に形成されており、少なくとも三方が、前記電源配線により取り囲まれており、
   前記電源配線は、前記第１の中継電極と前記データ線との間に前記電源配線が位置するように、前記第１の中継電極を取り囲む、
   ことを特徴とする電気光学装置。
2. 互いに交差する複数の走査線および複数のデータ線と、
   前記走査線と前記データ線との交差に対応して設けられた複数の画素回路と、
   前記複数の画素回路の各々に対応して設けられ、所定の電位を供給する電源配線とを有し、
   前記複数の画素回路の各々は、発光素子と、前記発光素子に流れる電流を制御する駆動トランジスターとを備え、
   前記駆動トランジスターのゲート電極は、第１中継電極を介して所定のノードに電気的に接続されており、
   前記第１の中継電極は、前記電源線及び前記データ線と同層に形成されており、少なくとも三方が、前記電源配線により取り囲まれており、
   前記第１の中継電極は、前記電源配線に形成された開口部により、その四方を取り囲まれている、
   ことを特徴とする電気光学装置。
3. 互いに交差する複数の走査線および複数のデータ線と、
   前記走査線と前記データ線との交差に対応して設けられた複数の画素回路と、
   前記複数の画素回路の各々に対応して設けられ、所定の電位を供給する電源配線とを有し、
   前記複数の画素回路の各々は、発光素子と、前記発光素子に流れる電流を制御する駆動トランジスターとを備え、
   前記駆動トランジスターのゲート電極は、第１中継電極を介して所定のノードに電気的に接続されており、
   前記第１の中継電極は、前記電源線及び前記データ線と同層に形成されており、少なくとも三方が、前記電源配線により取り囲まれており、
   前記第１の中継電極とは異なる層に形成され、前記駆動トランジスターのゲート電極と前記前記所定のノードを電気的に接続する第２の中継電極を有し、
   前記第２の中継電極は、少なくとも三方が、前記第２の中継電極と同層に形成された電源の高電位側の電源配線により取り囲まれている、
   ことを特徴とする電気光学装置。
4. 前記電源配線は、初期化用の電源配線、または、電源の低電位側の電源配線である、
   ことを特徴とする請求項１乃至３の何れか１項に記載の電気光学装置。
5. 請求項１乃至４の何れか１項に記載の電気光学装置を備える
   ことを特徴とする電子機器。

Images