JP6561559B2

JP6561559B2 - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP6561559B2
Application number: JP2015086733A
Authority: JP
Inventors: 多木　俊裕; 俊裕多木
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2015-04-21
Filing date: 2015-04-21
Publication date: 2019-08-21
Anticipated expiration: 2035-04-21
Also published as: JP2016207803A

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。

窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。例えば、窒化物半導体であるＧａＮは、バンドギャップが３．４ｅＶであり、Ｓｉのバンドギャップ１．１ｅＶ、ＧａＡｓのバンドギャップ１．４ｅＶよりも大きい。

このような高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）として、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）がある（例えば、特許文献１）。窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いることができる。尚、ＡｌＧａＮを電子供給層、ＧａＮを電子走行層に用いたＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数差による歪みによりＡｌＧａＮにピエゾ分極等が生じ、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が発生する。

特開２００２−３５９２５６号公報特開２０１３−４１９８６号公報特開２０１３−１９１６３７号公報

ところで、ＡｌＧａＮを電子供給層、ＧａＮを電子走行層に用いたＨＥＭＴにおいては、高電圧を印加して動作させた際に、オン抵抗が増加する電流コラプス現象が発生し問題となる。このような電流コラプス現象は、高電圧を印加した際に、窒化物半導体層の表面等において、２ＤＥＧを形成している電子がトラップされることにより生じるものであり、これにより、２ＤＥＧの密度が低くなり、オン抵抗が増加する。

このため、窒化物半導体を用いた半導体装置において、電流コラプス現象が発生しにくく、高電圧を印加して動作させた際に、オン抵抗の低い半導体装置が求められている。

本実施の形態の一観点によれば、基板の上に半導体により形成された電子走行層と、前記電子走行層の上に半導体により形成された第１の電子供給層と、前記第１の電子供給層の上に半導体により形成された電子発生層と、前記電子発生層の上に半導体により形成された第２の電子供給層と、前記第１の電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極と、を有し、前記電子走行層には、第１の２次元電子ガスが発生し、前記電子発生層には、第２の２次元電子ガスが発生しており、前記電子発生層及び前記第２の電子供給層は、前記ゲート電極と前記ドレイン電極との間に形成されており、前記電子発生層及び前記第２の電子供給層と前記ゲート電極との間、及び、前記電子発生層及び前記第２の電子供給層と前記ドレイン電極との間には、絶縁膜が形成されていることを特徴とする。

開示の半導体装置によれば、窒化物半導体を用いた半導体装置において、電流コラプス現象が発生しにくく、高電圧を印加して動作させた際のオン抵抗を低くすることができる。

半導体装置の構造図第１の実施の形態における半導体装置の構造図第１の実施の形態における半導体装置の製造方法の工程図（１）第１の実施の形態における半導体装置の製造方法の工程図（２）第２の実施の形態における半導体装置の構造図第２の実施の形態における半導体装置の製造方法の工程図（１）第２の実施の形態における半導体装置の製造方法の工程図（２）第３の実施の形態における半導体装置の構造図第３の実施の形態における半導体装置の製造方法の工程図（１）第３の実施の形態における半導体装置の製造方法の工程図（２）第４の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図第４の実施の形態における電源装置の回路図第４の実施の形態における高周波増幅器の構造図

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。

〔第１の実施の形態〕
最初に、図１に基づき窒化物半導体を用いた半導体装置における電流コラプス現象について説明する。図１に示される半導体装置は、基板９１０の上に、バッファ層９１１、電子走行層９２１、電子供給層９２２が積層されている。電子供給層９２２の上には、ゲート電極９４１、ソース電極９４２、ドレイン電極９４３が形成されており、電子供給層９２２の上のゲート電極９４１、ソース電極９４２、ドレイン電極９４３が形成されていない領域には、絶縁膜９５０が形成されている。

基板９１０は、ＳｉＣ基板等が用いられており、絶縁膜９５０はＳｉＮ等により形成されている。電子走行層９２１はＧａＮにより形成されており、電子供給層９２２はＡｌＧａＮにより形成されている。これにより、電子走行層９２１において、電子走行層９２１と電子供給層９２２との界面近傍には、２ＤＥＧ９２１ａが生成される。

図１に示される構造の半導体装置においては、ドレイン電極９４３に高電圧を印加した場合、窒化物半導体層である電子供給層９２２と絶縁膜９５０との界面や電子供給層９２２において電子がトラップされ、２ＤＥＧ９２１ａの電子密度が低くなる。このように２ＤＥＧ９２１ａの電子密度が低くなると、オン抵抗が高くなるが、特に、ゲート電極９４１とドレイン電極９４３との間においては、高電圧が印加されるため、この傾向が顕著となる。

（半導体装置）
次に、第１の実施の形態における半導体装置について、図２に基づき説明する。本実施の形態における半導体装置は、基板１０の上に、バッファ層１１、電子走行層２１、第１の電子供給層２２が積層されている。第１の電子供給層２２の上のゲート電極４１とドレイン電極４３との間となる領域には、電子発生層３１、第２の電子供給層３２が積層されている。また、電子発生層３１及び第２の電子供給層３２を覆うように、電子発生層３１及び第２の電子供給層３２の側面、第２の電子供給層３２の上には、絶縁膜５０が形成されている。

本実施の形態においては、ソース電極４２は第１の電子供給層２２の上に形成されている。ゲート電極４１は、第１の電子供給層２２の上に形成されており、電子発生層３１及び第２の電子供給層３２のゲート電極４１側の側面の絶縁膜５０に接している。ドレイン電極４３は、第１の電子供給層２２の上に形成されており、電子発生層３１及び第２の電子供給層３２のドレイン電極４３側の側面の絶縁膜５０に接している。

従って、電子発生層３１及び第２の電子供給層３２とゲート電極４１との間には、絶縁膜５０が形成され、電子発生層３１及び第２の電子供給層３２とドレイン電極４３との間には、絶縁膜５０が形成される。

基板１０は、ＳｉＣ基板等が用いられており、絶縁膜５０はＳｉＮ等により形成されている。電子走行層２１はＧａＮにより形成されており、第１の電子供給層２２はＡｌＧａＮにより形成されている。これにより、電子走行層２１において、電子走行層２１と第１の電子供給層２２との界面近傍には、第１の２ＤＥＧ２１ａが生成される。また、電子発生層３１はＧａＮにより形成されており、第２の電子供給層３２はＡｌＧａＮにより形成されている。これにより、電子発生層３１において、電子発生層３１と第２の電子供給層３２との界面近傍には、第２の２ＤＥＧ３１ａが生成される。

本実施の形態では、ドレイン電極４３に高電圧が印加され、窒化物半導体層と絶縁膜５０との界面や第１の電子供給層２２において電子がトラップされても、トラップされる電子は、電子発生層３１における第２の２ＤＥＧ３１ａから供給される。従って、ドレイン電極４３に高電圧が印加されても、電子走行層２１における第１の２ＤＥＧ２１ａは殆ど減少することはないため、オン抵抗が増大することはない。従って、本実施の形態における半導体装置においては、電流コラプス現象が抑制される。

尚、本実施の形態における半導体装置においては、絶縁膜５０は、電圧を印加した際のリーク電流を防ぐため、即ち、第２の２ＤＥＧ３１ａ等を介して、ゲート電極４１とドレイン電極４３との間に電流が流れてしまうことを防ぐために設けられている。また、第２の２ＤＥＧ３１ａは、半導体装置の動作には寄与することはない。

（半導体装置の製造方法）
次に、本実施の形態における半導体装置における製造方法について説明する。

最初に、図３（ａ）に示すように、基板１０の上に、窒化物半導体により、バッファ層１１、電子走行層２１、第１の電子供給層２２、電子発生層３１、第２の電子供給層３２をエピタキシャル成長により積層して形成する。本実施の形態においては、バッファ層１１、電子走行層２１、第１の電子供給層２２、電子発生層３１、第２の電子供給層３２は、有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）によルエピタキシャル成長により形成されている。

基板１０はＳｉＣ等の半導体基板により形成されている。バッファ層１１は、ＡｌＮ、ＡｌＧａＮ等により形成されている。電子走行層２１は、厚さが約３μｍのｉ−ＧａＮにより形成されており、第１の電子供給層２２は、厚さが約２０ｎｍのｉ−ＡｌＧａＮにより形成されている。電子発生層３１は、厚さが約１００ｎｍのｉ−ＧａＮにより形成されており、第２の電子供給層３２は、厚さが３０ｎｍのｉ−ＡｌＧａＮにより形成されている。これにより、電子走行層２１において、電子走行層２１と第１の電子供給層２２との界面近傍には、第１の２ＤＥＧ２１ａが生成される。また、電子発生層３１において、電子発生層３１と第２の電子供給層３２との界面近傍には、第２の２ＤＥＧ３１ａが生成される。

次に、図３（ｂ）に示すように、ゲート電極４１とドレイン電極４３との間に形成される電子発生層３１及び第２の電子供給層３２を除き、電子発生層３１及び第２の電子供給層３２を除去する。具体的には、第２の電子供給層３２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１とドレイン電極４３との間となる領域に、不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ（Reactive Ion Etching）等のドライエッチングにより、レジストパターンが形成されていない領域の電子発生層３１及び第２の電子供給層３２を第１の電子供給層２２の表面が露出するまで除去する。これにより、ゲート電極４１とドレイン電極４３との間となる領域に、電子発生層３１及び第２の電子供給層３２が形成される。この後、不図示のレジストパターンは有機溶剤等により除去する。

この後、図示はしないが、素子分離領域を形成してもよい。具体的には、第１の電子供給層２２及び第２の電子供給層３２の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、素子分離領域が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングまたはＡｒ等のイオン注入を行なうことにより、不図示の素子分離領域を形成し、不図示のレジストパターンを有機溶剤等により除去する。

次に、図３（ｃ）に示すように、全面、即ち、第１の電子供給層２２の上、第２の電子供給層３２の上、電子発生層３１及び第２の電子供給層３２の側面を覆うように、絶縁膜５０を形成する。絶縁膜５０は、プラズマＣＶＤ（Chemical Vapor Deposition）により、膜厚が２ｎｍから１０００ｎｍ、例えば、１００ｎｍのＳｉＮ膜を成膜することにより形成する。尚、絶縁膜５０は、ＡＬＤ（Atomic Layer Deposition）、スパッタリング等によりＳｉＮ等を成膜することにより形成してもよい。また、絶縁膜５０は、ＳｉＮ以外にも、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＡｌＮ等により形成してもよい。

次に、図４（ａ）に示すように、電子発生層３１及び第２の電子供給層３２を覆う絶縁膜５０を除き除去する。即ち、第２の電子供給層３２の上、電子発生層３１及び第２の電子供給層３２の側面を除く領域の絶縁膜５０を除去する。具体的には、絶縁膜５０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、第２の電子供給層３２の上、電子発生層３１及び第２の電子供給層３２の側面に形成されている絶縁膜５０を覆う不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域の絶縁膜５０をフッ素系ガスを用いたドライエッチングにより除去する。この後、不図示のレジストパターンを有機溶剤等により除去する。

次に、図４（ｂ）に示すように、ソース電極４２及びドレイン電極４３を形成する。具体的には、第１の電子供給層２２及び絶縁膜５０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉ（チタン）と、膜厚が２００ｎｍのＡｌ（アルミニウム）を真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。

これにより、ソース電極４２は、第１の電子供給層２２の上に形成される。また、ドレイン電極４３は、第１の電子供給層２２の上に形成されるとともに、電子発生層３１及び第２の電子供給層３２のドレイン電極４３側の側面の絶縁膜５０に接して形成される。このように、電子発生層３１及び第２の電子供給層３２とドレイン電極４３との間には、絶縁膜５０が形成される。

次に、図４（ｃ）に示すように、ゲート電極４１を形成する。具体的には、第１の電子供給層２２及び絶縁膜５０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉ（ニッケル）と、膜厚が４００ｎｍのＡｕ（金）を真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりゲート電極４１を形成する。

これにより、ゲート電極４１は、第１の電子供給層２２の上に形成されるとともに、電子発生層３１及び第２の電子供給層３２のゲート電極４１側の側面の絶縁膜５０に接して形成される。このように、電子発生層３１及び第２の電子供給層３２とゲート電極４１との間には、絶縁膜５０が形成される。

以上により、本実施の形態における半導体装置を製造することができる。

〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態における半導体装置について、図５に基づき説明する。本実施の形態における半導体装置は、ゲート電極４１とドレイン電極４３との間の他、ゲート電極４１とソース電極４２との間にも、電子発生層３１及び第２の電子供給層３２が形成されている構造の半導体装置である。

具体的には、本実施の形態における半導体装置は、基板１０の上に、バッファ層１１、電子走行層２１、第１の電子供給層２２が積層されている。第１の電子供給層２２の上のゲート電極４１とドレイン電極４３との間、及び、ゲート電極４１とソース電極４２との間となる領域には、電子発生層３１、第２の電子供給層３２が積層されている。また、電子発生層３１及び第２の電子供給層３２のソース電極４２側の側面を除き、電子発生層３１及び第２の電子供給層３２を覆うように、絶縁膜１５０が形成されている。

従って、ゲート電極４１とドレイン電極４３との間の電子発生層３１及び第２の電子供給層３２においては、電子発生層３１及び第２の電子供給層３２の側面、第２の電子供給層３２の上には、絶縁膜１５０が形成されている。また、ゲート電極４１とソース電極４２との間の電子発生層３１及び第２の電子供給層３２においては、電子発生層３１及び第２の電子供給層３２のゲート電極４１側の側面、第２の電子供給層３２の上の一部には、絶縁膜１５０が形成されている。尚、ゲート電極４１とドレイン電極４３との間の電子発生層３１及び第２の電子供給層３２のソース電極４２側の側面には、絶縁膜１５０は形成されない。

ソース電極４２は、第１の電子供給層２２の上に形成され、ゲート電極４１とソース電極４２との間の電子発生層３１及び第２の電子供給層３２のソース電極４２側の側面に接している。また、ゲート電極４１は、第１の電子供給層２２の上に形成される。ゲート電極４１は、ゲート電極４１とドレイン電極４３との間の電子発生層３１及び第２の電子供給層３２のゲート電極４１側の側面の絶縁膜１５０に接している。更に、ゲート電極４１は、ゲート電極４１とソース電極４２との間の電子発生層３１及び第２の電子供給層３２のゲート電極４１側の側面の絶縁膜１５０に接している。ドレイン電極４３は、第１の電子供給層２２の上に形成され、ゲート電極４１とドレイン電極４３との間の電子発生層３１及び第２の電子供給層３２のドレイン電極４３側の側面の絶縁膜１５０に接している。

このように、ゲート電極４１とソース電極４２との間の電子発生層３１及び第２の電子供給層３２と、ゲート電極４１との間には、絶縁膜１５０が形成される。また、ゲート電極４１とドレイン電極４３との間の電子発生層３１及び第２の電子供給層３２と、ゲート電極４１との間には、絶縁膜１５０が形成される。また、ゲート電極４１とドレイン電極４３との間の電子発生層３１及び第２の電子供給層３２と、ドレイン電極４３との間には、絶縁膜１５０が形成される。

本実施の形態においては、ゲート電極４１とソース電極４２との間にも、電子発生層３１及び第２の電子供給層３２が形成されているため、より一層、オン抵抗を低くすることができる。

最初に、図６（ａ）に示すように、基板１０の上に、窒化物半導体により、バッファ層１１、電子走行層２１、第１の電子供給層２２、電子発生層３１、第２の電子供給層３２をエピタキシャル成長により積層して形成する。本実施の形態においては、バッファ層１１、電子走行層２１、第１の電子供給層２２、電子発生層３１、第２の電子供給層３２は、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。

次に、図６（ｂ）に示すように、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成される領域の電子発生層３１及び第２の電子供給層３２を除去する。これにより、ゲート電極４１とドレイン電極４３との間、及び、ゲート電極４１とソース電極４２との間となる領域には、電子発生層３１及び第２の電子供給層３２が形成される。具体的には、第２の電子供給層３２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンが形成されていない領域の電子発生層３１及び第２の電子供給層３２を第１の電子供給層２２の表面が露出するまで除去する。これにより、ゲート電極４１とドレイン電極４３との間、及び、ゲート電極４１とソース電極４２との間となる領域に、電子発生層３１及び第２の電子供給層３２が形成される。この後、不図示のレジストパターンは有機溶剤等により除去する。

次に、図６（ｃ）に示すように、全面、即ち、第１の電子供給層２２の上、第２の電子供給層３２の上、電子発生層３１及び第２の電子供給層３２の側面を覆うように、絶縁膜１５０を形成する。絶縁膜１５０は、プラズマＣＶＤにより、膜厚が２ｎｍから１０００ｎｍ、例えば、１００ｎｍのＳｉＮ膜を成膜することにより形成する。

次に、図７（ａ）に示すように、電子発生層３１及び第２の電子供給層３２を覆う所望の領域を除く領域の絶縁膜１５０を除去する。具体的には、絶縁膜１５０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁膜１５０が残される領域に、不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域の絶縁膜１５０をフッ素系ガスを用いたドライエッチングにより除去する。これにより、ゲート電極４１とドレイン電極４３との間の電子発生層３１及び第２の電子供給層３２は、絶縁膜１５０に覆われる。また、ゲート電極４１とソース電極４２との間の電子発生層３１及び第２の電子供給層３２は、ソース電極４２側の側面を除き絶縁膜１５０に覆われる。この後、不図示のレジストパターンは有機溶剤等により除去する。

次に、図７（ｂ）に示すように、ソース電極４２及びドレイン電極４３を形成する。具体的には、第１の電子供給層２２及び絶縁膜１５０等の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉ（チタン）と、膜厚が２００ｎｍのＡｌ（アルミニウム）を真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。

これにより、ソース電極４２は、第１の電子供給層２２の上、ゲート電極４１とソース電極４２との間の電子発生層３１及び第２の電子供給層３２のソース電極４２側の側面、第２の電子供給層３２の上の一部に形成される。ドレイン電極４３は、第１の電子供給層２２の上に形成されるとともに、ゲート電極４１とドレイン電極４３との間の電子発生層３１及び第２の電子供給層３２のドレイン電極４３側の側面の絶縁膜１５０に接して形成される。従って、電子発生層３１及び第２の電子供給層３２とドレイン電極４３との間には、絶縁膜１５０が形成される。

次に、図７（ｃ）に示すように、ゲート電極４１を形成する。具体的には、第１の電子供給層２２及び絶縁膜１５０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉ（ニッケル）と、膜厚が４００ｎｍのＡｕ（金）を真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりゲート電極４１を形成する。

これにより、ゲート電極４１は、第１の電子供給層２２の上に形成される。また、ゲート電極４１は、ゲート電極４１とドレイン電極４３との間の電子発生層３１及び第２の電子供給層３２のゲート電極４１側の側面の絶縁膜１５０に接して形成される。また、ゲート電極４１は、ゲート電極４１とソース電極４２との間の電子発生層３１及び第２の電子供給層３２のゲート電極４１側の側面の絶縁膜１５０に接して形成される。

このように、ゲート電極４１とドレイン電極４３との間の電子発生層３１及び第２の電子供給層３２と、ゲート電極４１との間には、絶縁膜１５０が形成される。また、ゲート電極４１とソース電極４２との間の電子発生層３１及び第２の電子供給層３２と、ゲート電極４１との間には、絶縁膜１５０が形成される。

尚、上記以外の内容については、第１の実施の形態と同様である。

〔第３の実施の形態〕
（半導体装置）
次に、第３の実施の形態における半導体装置について、図８に基づき説明する。本実施の形態における半導体装置は、ゲート電極４１と第１の電子供給層２２との間にも、絶縁膜２５０によりゲート絶縁膜が形成されている構造の半導体装置である。

具体的には、本実施の形態における半導体装置は、基板１０の上に、バッファ層１１、電子走行層２１、第１の電子供給層２２が積層されている。第１の電子供給層２２の上のゲート電極４１とドレイン電極４３との間となる領域には、電子発生層３１、第２の電子供給層３２が積層されている。また、電子発生層３１及び第２の電子供給層３２を覆うように、電子発生層３１及び第２の電子供給層３２の側面、第２の電子供給層３２の上には、絶縁膜２５０が形成されており、更に、第１の電子供給層２２とゲート電極４１との間にも形成されている。

本実施の形態においては、ソース電極４２は第１の電子供給層２２の上に形成されている。ゲート電極４１は、第１の電子供給層２２の上の絶縁膜２５０の上に形成されており、電子発生層３１及び第２の電子供給層３２のゲート電極４１側の側面の絶縁膜２５０に接している。ドレイン電極４３は、第１の電子供給層２２の上に形成されており、電子発生層３１及び第２の電子供給層３２のドレイン電極４３側の側面の絶縁膜２５０に接している。

従って、電子発生層３１及び第２の電子供給層３２とゲート電極４１との間には、絶縁膜２５０が形成され、電子発生層３１及び第２の電子供給層３２とドレイン電極４３との間には、絶縁膜２５０が形成される。

最初に、図９（ａ）に示すように、基板１０の上に、窒化物半導体により、バッファ層１１、電子走行層２１、第１の電子供給層２２、電子発生層３１、第２の電子供給層３２をエピタキシャル成長により積層して形成する。本実施の形態においては、バッファ層１１、電子走行層２１、第１の電子供給層２２、電子発生層３１、第２の電子供給層３２は、有機金属気相成長（ＭＯＶＰＥ）によるエピタキシャル成長により形成されている。

次に、図９（ｂ）に示すように、ゲート電極４１とドレイン電極４３との間に形成される電子発生層３１及び第２の電子供給層３２を除き、電子発生層３１及び第２の電子供給層３２を除去する。具体的には、第２の電子供給層３２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１とドレイン電極４３との間となる領域に、不図示のレジストパターンを形成する。この後、塩素系ガスを用いたＲＩＥ等のドライエッチングにより、レジストパターンが形成されていない領域の電子発生層３１及び第２の電子供給層３２を第１の電子供給層２２の表面が露出するまで除去する。これにより、ゲート電極４１とドレイン電極４３との間となる領域に、電子発生層３１及び第２の電子供給層３２が形成される。この後、不図示のレジストパターンは有機溶剤等により除去する。

次に、図９（ｃ）に示すように、全面、即ち、第１の電子供給層２２の上、第２の電子供給層３２の上、電子発生層３１及び第２の電子供給層３２の側面を覆うように、絶縁膜２５０を形成する。絶縁膜２５０は、プラズマＣＶＤにより、膜厚が２ｎｍから１０００ｎｍ、例えば、１００ｎｍのＳｉＮ膜を成膜することにより形成する。

次に、図１０（ａ）に示すように、電子発生層３１及び第２の電子供給層３２を覆う絶縁膜２５０、及び、ゲート電極４１が形成される領域の絶縁膜２５０を除き除去する。即ち、第２の電子供給層３２の上、電子発生層３１及び第２の電子供給層３２の側面、ゲート電極４１が形成される領域の第１の電子供給層２２の上を除く領域の絶縁膜２５０を除去する。具体的には、絶縁膜２５０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、絶縁膜２５０が残される領域に、不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域の絶縁膜２５０をフッ素系ガスを用いたドライエッチングにより除去する。この後、不図示のレジストパターンを有機溶剤等により除去する。

次に、図１０（ｂ）に示すように、ソース電極４２及びドレイン電極４３を形成する。具体的には、第１の電子供給層２２及び絶縁膜２５０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が２０ｎｍのＴｉ（チタン）と、膜厚が２００ｎｍのＡｌ（アルミニウム）を真空蒸着等により積層して成膜することにより、金属積層膜（Ｔｉ／Ａｌ）を形成する。この後、有機溶剤等に浸漬させことにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりソース電極４２及びドレイン電極４３を形成する。この後、窒素雰囲気中において、４００℃〜１０００℃の間の温度、例えば、５５０℃の温度で熱処理を行なうことにより、オーミックコンタクトを確立させる。

これにより、ソース電極４２は、第１の電子供給層２２の上に形成される。また、ドレイン電極４３は、第１の電子供給層２２の上に形成されるとともに、電子発生層３１及び第２の電子供給層３２のドレイン電極４３側の側面の絶縁膜２５０に接するように形成される。従って、電子発生層３１及び第２の電子供給層３２とドレイン電極４３との間には、絶縁膜２５０が形成される。

次に、図１０（ｃ）に示すように、ゲート電極４１を形成する。具体的には、第１の電子供給層２２及び絶縁膜２５０の上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、膜厚が３０ｎｍのＮｉ（ニッケル）と、膜厚が４００ｎｍのＡｕ（金）を真空蒸着等により積層して成膜することにより、金属積層膜（Ｎｉ／Ａｕ）を形成する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上に成膜された金属積層膜をレジストパターンとともに除去し、残存する金属積層膜によりゲート電極４１を形成する。

これにより、ゲート電極４１は、第１の電子供給層２２の上の絶縁膜２５０の上に形成されるとともに、電子発生層３１及び第２の電子供給層３２のゲート電極４１側の側面の絶縁膜２５０に接して形成される。このように、電子発生層３１及び第２の電子供給層３２とゲート電極４１との間には、絶縁膜２５０が形成される。

〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。

本実施の形態における半導体デバイスは、第１から第３の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１１に基づき説明する。尚、図１１は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第３の実施の形態に示されているものとは、異なっている。

最初に、第１から第３の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第３の実施の形態における半導体装置に相当するものである。

次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第３の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第３の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第３の実施の形態における半導体装置のドレイン電極４３と接続されている。

次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。

次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第３の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。

最初に、図１２に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１２に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１２に示す例では３つ）４６８を備えている。図１２に示す例では、第１から第３の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いられている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。

次に、図１３に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１３に示す例では、パワーアンプ４７３は、第１から第３の実施の形態におけるいずれかの半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１３に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に半導体により形成された電子走行層と、
前記電子走行層の上に半導体により形成された第１の電子供給層と、
前記第１の電子供給層の上に半導体により形成された電子発生層と、
前記電子発生層の上に半導体により形成された第２の電子供給層と、
前記第１の電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記電子走行層には、第１の２次元電子ガスが発生し、前記電子発生層には、第２の２次元電子ガスが発生しており、
前記電子発生層及び前記第２の電子供給層は、前記ゲート電極と前記ドレイン電極との間に形成されており、
前記電子発生層及び前記第２の電子供給層と前記ゲート電極との間、及び、前記電子発生層及び前記第２の電子供給層と前記ドレイン電極との間には、絶縁膜が形成されていることを特徴とする半導体装置。
（付記２）
前記電子発生層及び前記第２の電子供給層は、前記ゲート電極と前記ソース電極との間にも形成されており、
前記ゲート電極と前記ソース電極との間に形成されている前記電子発生層及び前記第２の電子供給層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記ソース電極は、前記ゲート電極と前記ソース電極との間に形成されている前記電子発生層及び前記第２の電子供給層と接していることを特徴とする付記２に記載の半導体装置。
（付記４）
前記ゲート電極と前記第１の電子供給層との間には、絶縁膜が形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記電子走行層、前記第１の電子供給層、前記電子発生層、前記第２の電子供給層は、窒化物半導体により形成されていることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記電子走行層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記第１の電子供給層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記電子発生層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記第２の電子供給層は、ＡｌＧａＮを含む材料により形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記絶縁膜は、ＳｉＮ、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＡｌＮのうちのいずれかを含む材料により形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
基板の上に、半導体により電子走行層、第１の電子供給層、電子発生層、第２の電子供給層を順に積層して形成する工程と、
前記電子発生層及び前記第２の電子供給層の一部を除去する工程と、
前記第１の電子供給層の上の前記一部が除去された前記電子発生層及び前記第２の電子供給層を覆う絶縁膜を形成する工程と、
前記第１の電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記電子走行層には、第１の２次元電子ガスが発生し、前記電子発生層には、第２の２次元電子ガスが発生しており、
前記電子発生層及び前記第２の電子供給層は、前記ゲート電極と前記ドレイン電極との間に形成されており、
前記電子発生層及び前記第２の電子供給層と前記ゲート電極との間、及び、前記電子発生層及び前記第２の電子供給層と前記ドレイン電極との間には、絶縁膜が形成されていることを特徴とする半導体装置の製造方法。
（付記１２）
前記電子発生層及び前記第２の電子供給層は、前記ゲート電極と前記ソース電極との間にも形成されており、
前記ゲート電極と前記ソース電極との間に形成されている前記電子発生層及び前記第２の電子供給層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）
前記第１の電子供給層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする付記１１または１２に記載の半導体装置の製造方法。
（付記１４）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１５）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする増幅器。

１０基板
１１バッファ層
２１電子走行層
２１ａ第１の２ＤＥＧ
２２第１の電子供給層
３１電子発生層
３１ａ第２の２ＤＥＧ
３２第２の電子供給層
４１ゲート電極
４２ソース電極
４３ドレイン電極
５０絶縁膜

Claims

基板の上に半導体により形成された電子走行層と、
前記電子走行層の上に半導体により形成された第１の電子供給層と、
前記第１の電子供給層の上に半導体により形成された電子発生層と、
前記電子発生層の上に半導体により形成された第２の電子供給層と、
前記第１の電子供給層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記電子走行層には、第１の２次元電子ガスが発生し、前記電子発生層には、第２の２次元電子ガスが発生しており、
前記電子発生層及び前記第２の電子供給層は、前記ゲート電極と前記ドレイン電極との間に形成されており、
前記電子発生層及び前記第２の電子供給層と前記ゲート電極との間、及び、前記電子発生層及び前記第２の電子供給層と前記ドレイン電極との間には、絶縁膜が形成されていることを特徴とする半導体装置。
前記電子発生層及び前記第２の電子供給層は、前記ゲート電極と前記ソース電極との間にも形成されており、
前記ゲート電極と前記ソース電極との間に形成されている前記電子発生層及び前記第２の電子供給層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする請求項１に記載の半導体装置。
前記ゲート電極と前記第１の電子供給層との間には、絶縁膜が形成されていることを特徴とする請求項１または２に記載の半導体装置。
前記絶縁膜は、前記電子発生層及び前記第２の電子供給層の側面と、前記ドレイン電極との間に設けられており、前記ドレイン電極と接していることを特徴とする請求項１から３のいずれかに記載の半導体装置。
基板の上に、半導体により電子走行層、第１の電子供給層、電子発生層、第２の電子供給層を順に積層して形成する工程と、
前記電子発生層及び前記第２の電子供給層の一部を除去する工程と、
前記第１の電子供給層の上の前記一部が除去された前記電子発生層及び前記第２の電子供給層を覆う絶縁膜を形成する工程と、
前記第１の電子供給層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
を有し、
前記電子走行層には、第１の２次元電子ガスが発生し、前記電子発生層には、第２の２次元電子ガスが発生しており、
前記電子発生層及び前記第２の電子供給層は、前記ゲート電極と前記ドレイン電極との間に形成されており、
前記電子発生層及び前記第２の電子供給層と前記ゲート電極との間、及び、前記電子発生層及び前記第２の電子供給層と前記ドレイン電極との間には、絶縁膜が形成されていることを特徴とする半導体装置の製造方法。
前記電子発生層及び前記第２の電子供給層は、前記ゲート電極と前記ソース電極との間にも形成されており、
前記ゲート電極と前記ソース電極との間に形成されている前記電子発生層及び前記第２の電子供給層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする請求項５に記載の半導体装置の製造方法。
前記第１の電子供給層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする請求項５または６に記載の半導体装置の製造方法。
前記絶縁膜は、前記電子発生層及び前記第２の電子供給層の側面と、前記ドレイン電極との間に設けられており、前記ドレイン電極と接していることを特徴とする請求項５から７のいずれかに記載の半導体装置の製造方法。