JP6822471B2 - 表示モジュール及び表示モジュールの製造方法 - Google Patents

Description

本開示は、表示装置、表示モジュール、表示装置の製造方法、及び表示モジュールの製造方法に関する。

有機材料のエレクトロルミネッセンスを利用した有機ＥＬ素子は、低駆動電圧で高輝度の発光が可能な発光素子として注目されている。有機ＥＬ素子を発光素子として用いた表示装置（有機ＥＬディスプレイ）の製造方法では、画素を構成する有機ＥＬ素子、及び当該画素を駆動するための駆動回路等が形成された第１の基板（例えば、半導体基板）と、第２の基板（例えば、ガラス基板）と、が貼り合わされる。そして、この貼り合わされた第１の基板及び第２の基板がダイシングされ、チップ状に個片化された有機ＥＬディスプレイが作製される。

この際、有機ＥＬ素子が形成される領域（すなわち、画素が形成される画素領域）を封止するために、第１の基板と第２の基板との間の空間であって、チップの外周と当該画素領域との間の空間には、シール材が設けられることが一般的である。当該シール材は、第１の基板と第２の基板とを接着する接着剤としても機能する。

また、有機ＥＬディスプレイでは、第１の基板上に、駆動回路に電位を供給するための電位供給線等の配線も形成される。このような配線は、有機ＥＬディスプレイのチップ面内において、画素領域以外のいわゆる額縁部分に形成される。ここで、当該額縁部分に対応する領域は、本質的に画像の表示には寄与しない領域であるため、チップ面内において当該額縁部分の面積は小さい方が好ましい。額縁部分の面積を縮小することができれば、チップ面積を縮小することができ、１枚のウエハから取得できるチップ数を増加させることができるため、製造コストを低減することができるからである。

そのため、有機ＥＬディスプレイにおいては、額縁部分の面積の縮小化を実現するための技術が多数開発されている。例えば、特許文献１に記載の技術では、有機ＥＬディスプレイにおいて、電位供給線のレイアウトを工夫することにより額縁部分の面積の縮小を図っている。

特開２００９−１８６９８２号公報

ここで、有機ＥＬディスプレイでは、第１の基板上に、外部との間で信号のやり取りを行うためのパッド部（以下、信号電極ともいう）等が設けられる外部入出力部（Ｉ／Ｏ部）も設ける必要がある。例えば、上記特許文献１に記載の技術を含め、一般的な既存の構成では、当該Ｉ／Ｏ部は、シール材よりも外側に設けられている。そして、当該Ｉ／Ｏ部の信号電極と、ＦＰＣ（Flexible Printed Circuits）とが、ワイヤボンディングによって、あるいはＡＣＦ（Anisotropic Conductive Film）を介して接続されることにより、当該ＦＰＣを介して、有機ＥＬディスプレイのチップを外部の電源回路等と電気的に接続することができる。

かかる構成を有する一般的な有機ＥＬディスプレイでは、チップ面積を縮小するためには、当該Ｉ／Ｏ部の面積も縮小する必要がある。しかしながら、上記特許文献１に記載の技術を含め、既存の技術では、このＩ／Ｏ部の面積の縮小化については十分に検討されていない。つまり、既存の技術では、チップ面内においてチップの外縁からシール材の外縁までの領域の面積については、その縮小化が十分に検討されているとは言えず、チップ面積の縮小化が効果的に図れているとは言えない状況にあった。

そこで、本開示では、チップ面積をより縮小することが可能な、新規かつ改良された表示装置、表示モジュール、表示装置の製造方法、及び表示モジュールの製造方法を提案する。

本開示によれば、画像を表示するための複数の画素が配列されてなる画素領域を基板の上面に有し、前記画素に関する信号を外部とやり取りするための装置側信号電極が前記基板の側面に配設されている表示装置と、前記表示装置を格納し、前記装置側信号電極と対向する部位に、前記装置側信号電極と電気的に接続される筐体側信号電極を有するモジュール筐体と、を備える、表示モジュールが提供される。

また、本開示によれば、画像を表示するための複数の画素が配列されてなる画素領域を基板の上面に有し、前記画素に関する信号を外部とやり取りするための装置側信号電極が前記基板の側面に配設されている表示装置を作製する工程と、前記装置側信号電極と電気的に接続される筐体側信号電極を有するモジュール筐体に、前記表示装置を格納する工程と、を含む、表示モジュールの製造方法が提供される。

また、本開示によれば、画像を表示するための複数の画素が配列されてなる画素領域を上面に有する第１の基板と、前記第１の基板の上層に、前記第１の基板と貼り合わすための貼り合わせ材を介して設けられ、前記画素からの出射光に対して透明な第２の基板と、
前記第２の基板の上面に位置し、前記画素に関する信号を外部とやり取りするための信号電極と、を備える、表示装置が提供される。

また、本開示によれば、画像を表示するための複数の画素が配列されてなる画素領域を上面に有する第１の基板と、前記第１の基板の上層に、前記第１の基板と貼り合わすための貼り合わせ材を介して設けられ、前記画素からの出射光に対して透明な第２の基板と、前記第２の基板の上面に位置し、前記画素に関する信号を外部とやり取りするための装置側信号電極と、を有する表示装置と、前記表示装置を格納するモジュール筐体と、を備え、前記モジュール筐体の前記装置側信号電極と対応する部位には、前記装置側信号電極とバンプを介して電気的に接続される筐体側信号電極が存在する、表示モジュールが提供される。

また、本開示によれば、第１の基板の上面に、画像を表示するための複数の画素が配列されてなる画素領域を形成する工程と、前記第１の基板の上面に対して、貼り合わせ材を介して前記画素からの出射光に対して透明な第２の基板を貼り合わせる工程と、を含み、前記第２の基板の上面には、前記画素に関する信号を外部とやり取りするための信号電極が形成される、表示装置の製造方法が提供される。

本開示によれば、表示装置において、画素に関する信号を外部とやり取りするための装置側信号電極が、その基板の側面に配設される。従って、基板の上面に装置側信号電極を設ける領域を確保する必要がないため、チップ面積を低減することが可能になる。

また、本開示によれば、表示装置において、画素に関する信号を外部とやり取りするための装置側信号電極が、画素領域が形成される第１の基板に貼り合わされる第２の基板の上面に配設される。従って、第１の基板の上面に装置側信号電極を設ける領域を確保する必要がないため、チップ面積を低減することが可能になる。

以上説明したように本開示によれば、チップ面積をより縮小することが可能になる。なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、又は上記の効果に代えて、本明細書に示されたいずれかの効果、又は本明細書から把握され得る他の効果が奏されてもよい。

一般的な既存の表示装置の概略構成を示す上面図である。 一般的な既存の表示装置のＩ／Ｏ部周辺の概略構成を示す断面図である。 第１の実施形態に係る表示装置の製造方法について説明するための図である。 第１の実施形態に係る表示装置の製造方法について説明するための図である。 第１の実施形態に係る表示装置の製造方法について説明するための図である。 第１の実施形態に係る表示装置の製造方法について説明するための図である。 第１の実施形態に係る表示装置の製造方法について説明するための図である。 第１の実施形態に係る表示装置の製造方法について説明するための図である。 第１の実施形態に係る表示装置の製造方法について説明するための図である。 第１の実施形態に係る表示装置の製造方法について説明するための図である。 第１の実施形態に係る表示装置の製造方法について説明するための図である。 第１の実施形態に係る表示装置の製造方法について説明するための図である。 図３Ｊに示す個片化された表示装置のテーパ領域を側方（ｘ軸方向）から見た様子を示す図である。 第１の実施形態に係る表示モジュールの概略構成を示す図である。 第１の実施形態の一変形例に係る表示モジュールの概略構成を示す図である。 第１の実施形態の他の変形例に係る表示モジュールの概略構成を示す図である。 第２の実施形態に係る表示装置の概略構成を示す図である。 第３の実施形態に係る表示装置の製造方法について説明するための図である。 第３の実施形態に係る表示装置の製造方法について説明するための図である。 第３の実施形態に係る表示装置の製造方法について説明するための図である。 第３の実施形態に係る表示装置の製造方法について説明するための図である。 第３の実施形態に係る表示装置の製造方法について説明するための図である。 第３の実施形態に係る表示装置の製造方法について説明するための図である。 第３の実施形態に係る表示装置の製造方法について説明するための図である。 第３の実施形態に係る表示装置の製造方法について説明するための図である。 第３の実施形態に係る表示装置の製造方法について説明するための図である。 第３の実施形態に係る表示装置の製造方法について説明するための図である。 第３の実施形態に係る表示装置の製造方法について説明するための図である。 第３の実施形態に係る表示装置の製造方法について説明するための図である。 図９Ｌに示す個片化された表示装置のテーパ領域を側方（ｘ軸方向）から見た様子を示す図である。 第３の実施形態に係る表示モジュールの概略構成を示す図である。 第３の実施形態の一変形例に係る表示モジュールの概略構成を示す図である。 第３の実施形態の他の変形例に係る表示モジュールの概略構成を示す図である。 第４の実施形態に係る表示装置の製造方法について説明するための図である。 第４の実施形態に係る表示装置の製造方法について説明するための図である。 第４の実施形態に係る表示装置の製造方法について説明するための図である。 第４の実施形態に係る表示装置の製造方法について説明するための図である。 第４の実施形態に係る表示装置の製造方法について説明するための図である。 図１４Ｅに示す個片化された表示装置のテーパ領域を側方（ｘ軸方向）から見た様子を示す図である。 第５の実施形態に係る表示装置の製造方法について説明するための図である。 第５の実施形態に係る表示装置の製造方法について説明するための図である。 第５の実施形態に係る表示装置の製造方法について説明するための図である。 第５の実施形態に係る表示装置の製造方法について説明するための図である。 第５の実施形態に係る表示装置の製造方法について説明するための図である。 第５の実施形態に係る表示装置の製造方法について説明するための図である。 第６の実施形態に係る表示装置の概略構成を示す図である。 第７の実施形態に係る表示装置の概略構成を示す図である。 第８の実施形態に係る表示装置の概略構成を示す図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示装置の製造方法について説明するための図である。 第９の実施形態に係る表示モジュールの概略構成を示す図である。 取り出し電極の開口をレーザ加工とドライエッチングとを併用して行う方法について説明するための図である。 取り出し電極の開口をレーザ加工とドライエッチングとを併用して行う方法について説明するための図である。 取り出し電極の開口をレーザ加工とドライエッチングとを併用して行う方法について説明するための図である。 取り出し電極の開口をレーザ加工とドライエッチングとを併用して行う方法について説明するための図である。 は、小径の第２の基板を用いた場合における、取り出し電極の開口に係る加工方法について説明するための図である。 は、小径の第２の基板を用いた場合における、取り出し電極の開口に係る加工方法について説明するための図である。 は、小径の第２の基板を用いた場合における、取り出し電極の開口に係る加工方法について説明するための図である。 第１０の実施形態に係る表示装置の製造方法について説明するための図である。 第１０の実施形態に係る表示装置の製造方法について説明するための図である。 第１０の実施形態に係る表示装置の製造方法について説明するための図である。 第１０の実施形態に係る表示装置の製造方法について説明するための図である。 第１０の実施形態に係る表示装置の製造方法について説明するための図である。 第１０の実施形態に係る表示装置の製造方法について説明するための図である。 第１０の実施形態に係る表示装置の製造方法について説明するための図である。 第１０の実施形態に係る表示装置の製造方法について説明するための図である。 第２の基板に設けられる、貫通孔に導電性材料が埋め込まれて構成されるビアホールの概略構成を示す図である。 第１の基板に設けられる、貫通孔に導電性材料が埋め込まれて構成されるビアホールの概略構成を示す図である。 第１１の実施形態に係る表示装置の製造方法について説明するための図である。 第１１の実施形態に係る表示装置の製造方法について説明するための図である。 第１１の実施形態に係る表示装置の製造方法について説明するための図である。

以下に添付図面を参照しながら、本開示の好適な実施形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

なお、説明は以下の順序で行うものとする。
１．本開示に想到した背景
２．第１〜第４の実施形態
２−１．第１の実施形態
２−１−１．表示装置の構成
２−１−２．表示モジュールの構成
２−１−３．変形例
２−２．第２の実施形態
２−３．第３の実施形態
２−３−１．表示装置の構成
２−３−２．表示モジュールの構成
２−３−３．変形例
２−４．第４の実施形態
３．第５〜第１１の実施形態
３−１．第５の実施形態
３−２．第６の実施形態
３−３．第７の実施形態
３−４．第８の実施形態
３−５．第９の実施形態
３−５−１．表示装置の構成
３−５−２．表示モジュールの構成
３−５−３．変形例
３−５−３−１．レーザ加工とドライエッチングの併用
３−５−３−２．小径の第２の基板を用いる変形例
３−６．第１０の実施形態
３−７．第１１の実施形態
４．補足

なお、以下に説明する各実施形態では、一例として、表示装置が有機ＥＬディスプレイである場合について説明する。ただし、本開示に係る技術はかかる例に限定されず、本開示に係る技術は、２つの基板が貼り合わされて構成される表示装置であれば、他の種類の表示装置に対しても適用可能である。

また、本明細書においては、ウエハから切り出されたいわゆるベアチップの状態のものを表示装置と記載し、表示装置であるチップが筐体内に搭載され（すなわち、パッケージングされ）モジュール化されたものを表示モジュールと記載し、これらを区別することとする。

また、以下に説明する各実施形態では、一例として、フルカラー表示が可能な上面発光型の表示装置について説明する。ただし、本開示に係る技術はかかる例に限定されず、本開示に係る技術は、下面発光型の表示装置や、モノクロ表示の表示装置（すなわち、カラーフィルタ（ＣＦ）が設けられない表示装置）に対しても適用可能である。

また、以下に示す各図面では、説明のため、一部の構成部材の大きさを誇張して表現している場合がある。各図面において図示される各構成部材の相対的な大きさは、必ずしも実際の構成部材間における大小関係を正確に表現するものではない。

（１．本開示に想到した背景）
本開示の好適な実施形態について説明するに先立ち、本開示をより明確なものとするために、本発明者らが、本開示に想到した背景について説明する。

図１及び図２を参照して、一般的な既存の表示装置の構成、特にそのＩ／Ｏ部の構成について説明する。図１は、一般的な既存の表示装置５０の概略構成を示す上面図である。図２は、一般的な既存の表示装置５０のＩ／Ｏ部周辺の概略構成を示す断面図である。

図１及び図２を参照すると、一般的な既存の表示装置５０は、Ｓｉ等の半導体からなる第１の基板５０１と、ガラス等の可視光について透明な材料からなる第２の基板５０３と、が貼り合わされて形成される。

第１の基板５０１上には、画素アレイが設けられる画素領域５３３が形成される。各画素は、発光素子である有機ＥＬ素子５１５、及び当該発光素子を駆動するためのトランジスタ（図示せず）等から構成される。

図２に示すように、有機ＥＬ素子５１５は、第１の基板５０１上に、絶縁膜５０５を介して、アノードとして機能する第１の電極５０７と、有機層５１１と、カソードとして機能する第２の電極５１３と、がこの順に積層されて構成される。より詳細には、第１の電極５０７の上に、当該第１の電極５０７の少なくとも一部を露出するように開口部が設けられる絶縁膜５０９が積層されており、有機層５１１は、当該開口部の底部において露出した第１の電極５０７と接触するように設けられる。このように、有機ＥＬ素子５１５は、絶縁膜５０９の開口部において、第１の電極５０７、有機層５１１及び第２の電極５１３がこの順に積層された構成を有する。絶縁膜５０９は、画素間に設けられ画素の面積を画定する画素定義膜として機能する。更に、有機ＥＬ素子５１５の上に保護膜５１７が積層される。

第２の基板５０３上には、カラーフィルタ層５１９（ＣＦ層５１９）が形成される。図２では詳細な図示を省略しているが、ＣＦ層５１９は、有機ＥＬ素子５１５の各々に対して所定の面積を有する各色（Ｒ、Ｇ、Ｂ）のＣＦが設けられるように、形成される。

この有機ＥＬ素子５１５が形成された第１の基板５０１と、ＣＦ層５１９が形成された第２の基板５０３とが、シール材５２１を介して貼り合わされることにより、表示装置５０が形成される。このように、表示装置５０は、いわゆる対向ＣＦ方式の表示装置である。具体的には、シール材５２１は、チップ面内において画素領域５３３の周囲を取り囲むように、第１の基板５０１と第２の基板５０３との間に介設される。シール材５２１は、第１の基板５０１と第２の基板５０３とを貼り合わせる接着剤として機能するとともに、画素領域５３３を封止する機能を有する。また、シール材５２１によって封止された画素領域５３３を含む空間は、有機ＥＬ素子５１５を構成する有機材料を水分等から保護するために封止樹脂５２３によって充填される。

更に、第１の基板５０１上には、外部との間で信号のやり取りを行うための信号電極５２７等からなるＩ／Ｏ部５２５が設けられる。Ｉ／Ｏ部５２５の信号電極５２７に対して、ＦＰＣ５２９が接続され、当該ＦＰＣ５２９を介して表示装置５０と外部の回路とが電気的に接続されることとなる。図示するように、第２の基板５０３は、第１の基板５０１よりも小さい面積を有するようにその大きさが調整されており、Ｉ／Ｏ部５２５は、ＦＰＣ５２９との接続を考慮して、シール材５２１よりも外側の領域であってその直上に第２の基板５０３が存在しない領域に設けられることが一般的である。

以上、一般的な既存の表示装置５０の概略構成について説明した。ここで、一般的に、ウエハ当たりのチップ取得数を増加させ製造コストを低減させるために、表示装置のチップ面積にはより小さいことが求められている。かかる要請に対して、これまで、既存の表示装置５０においては、そのチップ面積を縮小するための技術が多数提案されている。例えば、上記特許文献１に記載の技術では、シール材５２１の直下に配置される電源供給線のレイアウトを工夫することにより、チップ面積の縮小化を図っている。

ここで、図１及び図２に示すように、チップ面積には、Ｉ／Ｏ部５２５も大きく寄与している。従って、当該Ｉ／Ｏ部５２５の構成を工夫することでもチップ面積を縮小することが可能となると考えられる。しかしながら、これまで、表示装置において、当該Ｉ／Ｏ部５２５の構成に注目することによりチップ面積の縮小化を図ることについては十分に検討されていなかった。

かかる事情に鑑みて、本発明者らは、Ｉ／Ｏ部５２５の構成を工夫することによりチップ面積を縮小する技術について鋭意検討した結果、本開示に想到した。以下、本発明者らが想到した本開示の好適な実施形態について説明する。

（２．第１〜第４の実施形態）
本開示の第１〜第４の実施形態について説明する。上述したように、既存の表示装置５０では、チップ面内においてシール材５２１よりも外側、すなわちチップの外周近傍にＩ／Ｏ部５２５が設けられることが多い。このような構成を採用している理由の１つとして、例えばＡＣＦ接続によりＩ／Ｏ部５２５とＦＰＣ５２９とを接続する際に加えられる熱から、有機ＥＬ素子５１５を保護する必要があることが挙げられる。具体的には、一般的に、有機ＥＬ素子５１５の特性を適切に保つためには、当該有機ＥＬ素子５１５に例えば約１１０℃よりも高い温度を掛けないことが好ましいとされている。これに対して、ＡＣＦ接続では、その接続部には、例えば１６０℃程度の温度が加えられ得る。従って、ＡＣＦ接続時に加えられる熱の影響を小さくするために、Ｉ／Ｏ部５２５は、チップ面内において有機ＥＬ素子５１５、すなわち画素領域５３３から比較的離れた、チップの外周近傍に設けられることが多いのである。このように、表示装置５０においては、Ｉ／Ｏ部５２５におけるＦＰＣ５２９との接続方法に起因して、Ｉ／Ｏ部５２５を画素領域５３３から所定の距離だけ離して設ける必要があるため、チップ面積が増大しているという事情がある。

また、Ｉ／Ｏ部５２５をチップの外周近傍に設けたとしても、そのＡＣＦ接続時に加えられる熱の有機ＥＬ素子５１５への影響を十分に抑制することが困難である場合がある。この場合には、ＡＣＦ接続工程において、画素領域５３３に対して局所的にクーリングが行われている。このようなクーリングの実施は、チップコスト及びプロセスコストの増大化を引き起こしていた。

以上説明したように、既存の表示装置５０では、Ｉ／Ｏ部５２５におけるＦＰＣ５２９との接続方法に起因して、チップ面積の増大化、並びにチップコスト及びプロセスコストの増大化が生じていた。本発明者らは、かかる事情に鑑みて、鋭意検討した結果、Ｉ／Ｏ部５２５の構成を工夫することによりこれらの不都合を解消することができるとの知見を得た。本開示の第１〜第４の実施形態は、かかる知見に基づくものである。

（２−１．第１の実施形態）
（２−１−１．表示装置の構成）
図３Ａ〜図３Ｊを参照して、第１の実施形態に係る表示装置１の製造方法について説明するとともに、表示装置１の構成について説明する。図３Ａ〜図３Ｊは、第１の実施形態に係る表示装置１の製造方法について説明するための図である。図３Ａ〜図３Ｊは、表示装置１の積層方向（上下方向）と平行な断面を、当該表示装置１の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。図３Ａ〜図３Ｉでは、ウエハ内において１つの表示装置１に対応する部分を抜き出して図示している。図３Ｊでは、ダイシングされ個片化された１つの表示装置１の断面を図示している。

ここで、第１の実施形態では、表示装置１は、平面形状が矩形形状であるチップとして構成される。図３Ａ〜図３Ｊでは、当該矩形形状のある辺に平行な断面における断面図を示している。ウエハ状態での断面図を示す図３Ａ〜図３Ｉでは、実際には、図３Ａ〜図３Ｉを参照して説明する構造と同様の構造が、紙面奥行き方向にも連続的に形成されている。

また、以下の説明では、表示装置１における各層の積層方向をｚ軸方向ともいう。また、当該ｚ軸方向と互いに直交する２方向のことを、それぞれ、ｘ軸方向及びｙ軸方向ともいう。更に、ｘ軸方向及びｙ軸方向は、それぞれ、表示装置１のチップの１辺と平行な方向、及び当該１辺と直交する他辺と平行な方向とする。例えば、図３Ａ〜図３Ｊでは、表示装置１のｘ―ｚ平面での断面図を示している。

表示装置１の製造方法では、まず、第１の基板１０１上に、後述する有機ＥＬ素子１１５に関する各種の信号を処理する回路（例えば、駆動回路等）やトランジスタ（いわゆるＴＦＴ（Thin Film Transistor）等）が形成される（図３Ａ）。図３Ａでは、絶縁膜１０５内に形成される配線層１０４を模擬的に図示することにより、これら回路やトランジスタを表現している。これら回路やトランジスタとしては、各種の公知の構成を有するものが用いられてよいため、その構成や形成方法についての具体的な説明を省略する。

第１の基板１０１は、例えばＳｉ基板である。ただし、第１の実施形態はかかる例に限定されず、第１の基板１０１としては、一般的な有機ＥＬディスプレイにおいて発光素子が形成される側の基板として用いられている各種の公知の材料のものを適用することができる。また、絶縁膜１０５の材料は限定されず、絶縁膜１０５は、例えばＳｉＯ_２、ＳｉＯＮ、ＳｉＯ又はＳｉＮ等、一般的な半導体プロセスにおいて用いられている各種の絶縁材料によって形成されてよい。絶縁膜１０５の形成方法としても、例えばＣＶＤ（Chemical Vapor Deposition）法等、一般的な半導体プロセスにおいて絶縁膜の形成に用いられている各種の方法が適用されてよい。

次に、ドライエッチングにより、第１の基板１０１及び絶縁膜１０５の、スクライブライン上又はチップの外周部に対応する領域（すなわち、隣り合う表示装置１同士の間の領域）をエッチングする（図３Ｂ）。当該ドライエッチングでは、図３Ｂに示すように、エッチング領域において、絶縁膜１０５を全て除去するとともに、第１の基板１０１の表面が、チップの外周部に向かうにつれて徐々に第１の基板１０１の厚みが薄くなるようなテーパ形状を有するように、エッチングが行われる。なお、当該ドライエッチングの具体的な方法は限定されず、上記のような第１の基板１０１及び絶縁膜１０５の加工が可能であれば、任意の方法が適用されてよい。例えば、当該ドライエッチングとしては、ＲＩＥ（Reactive Ion Etching）、ＤＲＩＥ（Deep RIE）又はＩＣＰ−ＲＩＥ（Inductive Coupled Plasma-RIE）等を用いることができる。

以降の説明では、エッチングによって得られた第１の基板１０１表面のテーパ形状を有する領域をテーパ領域とも呼称し、それ以外の領域を平坦領域とも呼称する。

次に、絶縁材料を平坦領域及びテーパ領域上に成膜することにより、絶縁膜１０５ａを形成する（図３Ｃ）。この際、絶縁膜１０５ａは、少なくともテーパ領域を覆うように形成され得る。絶縁膜１０５ａは、上述した絶縁膜１０５と同一の材料、同一の方法によって形成され得る。なお、以降の表示装置１の製造方法についての説明では、説明が煩雑になることを避けるため、絶縁膜１０５及び絶縁膜１０５ａを特に区別する必要がない場合には、これらをともに絶縁膜１０５と記載する。また、これに対応して、以降の図３Ｄ〜図３Ｊにおいても、絶縁膜１０５及び絶縁膜１０５ａに対して、これらを総称する符号「１０５」のみを付す。

次に、導電性材料を平坦領域及びテーパ領域上に成膜した後、所定の形状にパターニングすることにより、配線層１０７を形成する（図３Ｄ。図３Ｄではパターニングについては図示を省略している）。配線層１０７には、有機ＥＬ素子１１５においてアノードとして機能する第１の電極１０７ａ、有機ＥＬ素子１１５を駆動するための駆動用配線、有機ＥＬ素子１１５に関する所定の信号を外部との間でやり取りするための信号電極１０７ｂ、及び有機ＥＬ素子１１５に関する所定の信号を信号電極１０７ｂとの間で伝送するための引き出し配線等が形成される。

このうち、第１の電極１０７ａ、駆動用配線及び引き出し配線は、平坦領域のそれぞれ対応する位置に形成される。例えば、第１の電極１０７ａであれば、当該第１の電極１０７ａは、有機ＥＬ素子１１５を構成するものであるから、画素領域において、各画素に対応する位置にそれぞれ形成される。これら第１の電極１０７ａ、駆動用配線及び引き出し配線のレイアウトは一般的なものであってよいため、その詳細な説明は省略する。

一方、信号電極１０７ｂはテーパ領域に形成される。信号電極１０７ｂは、表示装置１の回路構成等に応じて、外部との信号のやり取りに必要な数だけ形成され得る。ここで、第１の実施形態では、信号電極１０７ｂは、矩形形状を有する表示装置１のチップにおける、互いに対向する２組の辺のうち、いずれか１組の辺に対してのみ形成される。図示する構成例であれば、ｘ軸方向と直交する２辺（紙面左右方向の２辺）に対してのみ、信号電極１０７ｂが構成される。

なお、詳細な図示は省略しているが、配線層１０７を形成する前に、絶縁膜１０５にコンタクトホールを設ける工程が行われる。当該コンタクトホールにより、配線層１０７に形成される第１の電極１０７ａ、駆動用配線、信号電極１０７ｂ、及び引き出し配線等が、下層の配線層１０４の対応する配線と電気的に接続される。当該コンタクトホールの形成は、各種の公知の方法によって行われてよいため、その詳細な説明は省略する。

配線層１０７の材料は限定されず、配線層１０７は、例えばＡｌ、ＴｉＮ、ＴｉＯＮ、ＡｌＣｕ又はＡｌＳｉＣｕ等、一般的な半導体プロセスにおいて用いられている各種の配線材料によって形成されてよい。配線層１０７の形成方法としても、一般的な半導体プロセスにおいて配線層の形成に用いられている各種の方法が適用されてよい。例えば、配線層１０７の成膜方法としてはスパッタリング法等を用いることができる。また、例えば、配線層１０７のパターニングは、公知のフォトリソグラフィ技術及びエッチング技術を用いて行うことができる。

次に、絶縁材料を平坦領域及びテーパ領域上に成膜した後、テーパ領域の絶縁材料を除去することにより、平坦領域に絶縁膜１０５ｂを形成する（図３Ｅ）。絶縁膜１０５ｂは、上述した絶縁膜１０５と同一の材料によって形成される。また、絶縁膜１０５ｂは、絶縁材料を、例えばＣＶＤ法等、一般的な半導体プロセスにおいて絶縁膜の形成に用いられている各種の方法によって成膜した後、公知のフォトリソグラフィ技術及びエッチング技術を用いてパターニングすることにより形成することができる。なお、以降の製造方法についての説明では、説明が煩雑になることを避けるため、絶縁膜１０５、絶縁膜１０５ａ及び絶縁膜１０５ｂを特に区別する必要がない場合には、これらをいずれも絶縁膜１０５と記載する。また、これに対応して、以降の図３Ｆ〜図３Ｊにおいても、絶縁膜１０５、絶縁膜１０５ａ及び絶縁膜１０５ｂに対して、これらを総称する符号「１０５」のみを付す。

次に、絶縁膜１０５の第１の電極１０７ａの直上に対応する位置に開口部を形成した後、有機材料を平坦領域及びテーパ領域上に成膜し、テーパ領域の有機材料を除去することにより、平坦領域に有機層１１１を形成する（図３Ｆ）。詳細な図示は省略しているが、このとき、有機層１１１は、平坦領域内において、各画素に対応するように適宜パターニングされる。有機層１１１の材料としては、一般的に有機ＥＬ素子の発光層として用いられている各種の公知の材料を適用することができる。また、有機層１１１の形成方法についても、例えば真空蒸着法等、一般的に有機ＥＬ素子を形成する際に用いられている各種の公知の方法を適用することができる。

次に、導電性材料を平坦領域及びテーパ領域上に成膜した後、テーパ領域の導電性材料を除去することにより、配線層１１３を形成する。この際、配線層１１３は、平坦領域においても適宜パターニングされる。更に、平坦領域及びテーパ領域上に保護膜１１７を形成する（図３Ｇ）。

配線層１１３は、有機ＥＬ素子１１５においてカソードとして機能する第２の電極１１３に対応する。表示装置１は上面発光型の表示装置であるため、第２の電極１１３は、有機ＥＬ素子１１５からの光を好適に透過し得る、透過率の高い材料によって形成され得る。例えば、第２の電極１１３は、ＩＴＯやＩＺＯ等、一般的に有機ＥＬ素子の透明電極として用いられている各種の公知の材料によって形成される。また、第２の電極１１３の形成方法としても、一般的に有機ＥＬ素子の透明電極の形成に用いられている各種の方法が適用されてよい。例えば、第２の電極１１３は、配線層１０７と同様に、スパッタリング法等によって所定の厚さだけ材料を成膜した後に、当該膜を公知のフォトリソグラフィ技術及びエッチング技術によってパターニングすることにより形成することができる。

絶縁膜１０５の開口部において、第１の電極１０７ａ、有機層１１１、及び第２の電極１１３がこの順に積層されることにより、有機ＥＬ素子１１５が形成される。第１の電極１０７ａ上の絶縁膜１０５は、画素間に設けられ画素の面積を画定する画素定義膜として機能する。

保護膜１１７は、平坦領域においては、第２の電極１１３を覆うように設けられる。一方、テーパ領域においては、保護膜１１７は、信号電極１０７ｂを露出させるようにパターニングされる。なお、テーパ領域における保護膜１１７は、パターニングされるのではなく、除去されてもよい。

保護膜１１７の材料は限定されず、保護膜１１７は、例えばＳｉＮ、Ａｌ_２Ｏ_３／ＴｉＯ、又はＳｉＯＮ等、一般的な有機ＥＬディスプレイにおいて保護膜として用いられている各種の材料によって形成されてよい。保護膜１１７の形成方法としても、一般的な有機ＥＬディスプレイにおいて保護膜の形成に用いられている各種の方法が適用されてよい。例えば、保護膜１１７の成膜方法としてはＣＶＤ法等を用いることができる。また、例えば、保護膜１１７のパターニングは、公知のフォトリソグラフィ技術及びエッチング技術を用いて行うことができる。

次に、平坦領域にＣＦ層１１９を形成する（図３Ｈ）。詳細な図示は省略しているが、ＣＦ層１１９は、各画素に設けられる有機ＥＬ素子１１５の各々に対して所定の面積を有する各色（Ｒ、Ｇ、Ｂ）のＣＦが設けられるように、形成される。１つの有機ＥＬ素子１１５と１つのＣＦとの組み合わせにより、１つの画素が形成される。このように、表示装置１は、有機ＥＬ素子１１５が形成される第１の基板１０１上にＣＦ層１１９が形成される、いわゆるオンチップカラーフィルタ（ＯＣＣＦ）方式の表示装置である。ただし、第１の実施形態はかかる例に限定されず、表示装置１は、対向ＣＦ方式の表示装置であってもよい。

ＣＦ層１１９は、例えばレジスト材をフォトリソグラフィ技術で所定の形状に露光、現像することにより、形成され得る。その他、ＣＦ層１１９の材料、形成方法としては、各種の公知の材料、方法が用いられてよい。

次に、貼り合わせ樹脂材１２７を介して、第１の基板１０１の上に第２の基板１０３が貼り合わされる（図３Ｉ）。貼り合わせ樹脂材１２７は、接着剤としての機能を有する樹脂系材料である。貼り合わせ樹脂材１２７の材料は限定されず、各種の公知のものが用いられてよい。なお、本明細書では、当該貼り合わせ樹脂材１２７や、後述する図１６Ｆ等に示すシール材１２１等、第１の基板１０１と第２の基板１０３とを貼り合わせる際に接着剤として機能する部材のことを貼り合わせ材と総称する。

ここで、表示装置１は、上面発光型の表示装置である。従って、貼り合わせ樹脂材１２７及び第２の基板１０３としては、有機ＥＬ素子１１５からの光を好適に透過し得る、透過率の高い材料が用いられる。例えば、第２の基板１０３は石英ガラス基板である。ただし、第１の実施形態はかかる例に限定されず、第２の基板１０３としては、一般的な有機ＥＬディスプレイにおいて光出射側の基板として用いられている各種の公知の材料のものを適用することができる。

最後に、ダイシングを行うことにより、個片化された表示装置１が作製される（図３Ｊ）。なお、ダイシングの際、第２の基板１０３については平坦領域とテーパ領域との境界に当たる位置において切断し、第１の基板１０１については隣り合うチップ間の境界に当たるテーパ領域の外縁において切断される。これにより、表示装置１では、図示するように、テーパ領域に形成される信号電極１０７ｂの直上には第２の基板１０３が存在しないこととなる。つまり、信号電極１０７ｂは、直上方向及び面内方向において露出することとなる。

図４は、図３Ｊに示す個片化された表示装置１のテーパ領域を側方（ｘ軸方向）から見た様子を示す図である。図４に示すように、表示装置１のテーパ領域には、複数の信号電極１０７ｂが配列される。図示する例では、矩形状の信号電極１０７ｂが、同一のピッチでｙ軸方向と平行な方向に並べられている。当該ピッチは、例えば２００〜３００μｍ程度である。ただし、第１の実施形態はかかる例に限定されず、信号電極１０７ｂの形状、配置数及び配置位置等は、表示装置１の回路構成等に応じて、外部との所望の信号のやり取りが可能なように、適宜決定されてよい。

以上、第１の実施形態に係る表示装置１の製造方法について説明した。以上説明した製造方法によって作製されることにより、表示装置１では、そのチップ側面の一部領域に信号電極１０７ｂが配設された構成を有する。以下、この信号電極１０７ｂが配設される領域のことを、電極配設領域とも呼称する。表示装置１であれば、電極配設領域は、上記テーパ領域に対応する。

ここで、上述した表示装置５０のような既存の表示装置では、信号電極５２７はチップ上面に設けられていた。これに対して、表示装置１では、上記のように、電極配設領域がチップの上面ではなく側面に設けられる。従って、表示装置１では、既存の表示装置に比べて、チップ面積を縮小することが可能となる。よって、ウエハ当たりのチップ取得数を増加させることができ、製造コストの低減が実現され得る。

また、表示モジュールの構成について説明する際に後述するように、第１の実施形態では、電極配設領域を上記のように設けることにより、熱を加えるプロセスを経ずに、表示装置１の信号電極１０７ｂとＦＰＣとの接続を取ることが可能である。従って、熱の伝達を考慮して電極配設領域を画素領域から遠ざけて配置する必要がなくなるため、そのチップ面積を更に縮小することが可能になる。

なお、図３Ｋにも示されるように、表示装置１では、電極配設領域が、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に大きくなるテーパ形状を有しているが、本開示に係る技術はかかる例に限定されない。本開示に係る技術では、チップ側面の一部に電極配設領域が設けられればよく、当該電極配設領域の形成位置や形状は任意であってよい。例えば、表示装置の電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に小さくなるテーパ形状を有していてもよい（このような構成を有する表示装置の構成については、下記（２−３．第３の実施形態）で説明する）。あるいは、電極配設領域は、ｚ軸方向と略平行な面を有するように形成されてもよい。

（２−１−２．表示モジュールの構成）
図５を参照して、第１の実施形態に係る表示モジュール３１の構成について説明する。図５は、第１の実施形態に係る表示モジュール３１の概略構成を示す図である。

図５では、表示モジュール３１の分解側面図を示している（表示装置１については、信号電極１０７ｂとモジュール筐体２１との位置関係を明示するために、模擬的に図３Ｊと同様の断面図として図示している）。図５に示すように、表示モジュール３１は、表示装置１がモジュール筐体２１に格納されることにより構成される。

モジュール筐体２１は、筐体本体２０１に対して、表示装置１の信号電極１０７ｂと電気的に接続される信号電極２０３が設けられて構成される。筐体本体２０１は、矩形形状を有する天板と、当該天板の４辺から当該天板と垂直な方向に延設される側壁と、から構成される。また、モジュール筐体２１の天板には、信号電極２０３と電気的に接続され、外部に向かって延設されるＦＰＣ２０５が接続される。

図示するように、表示装置１の表示面である上面が筐体本体２０１の天板の内面と対向する方向で、当該表示装置１が当該筐体本体２０１の下方の開口部から挿入されることにより、表示装置１がモジュール筐体２１の内部に格納される。図５では明示していないが、筐体本体２０１の天板の中央には、表示装置１の画素領域に対応する開口部が設けられており、表示装置１がモジュール筐体２１に格納された際には、当該開口部から表示装置１の画素領域が露出する。

格納された表示装置１は、図示しない留め具等によってモジュール筐体２１に対して固体される。この固定手段は特に限定されず、留め具等の構成も任意であってよい。

信号電極２０３は、筐体本体２０１の側壁のうち、表示装置１のチップの４辺の中で信号電極１０７ｂが配設される辺に対応する側壁の内面に、当該信号電極１０７ｂと対向するように設けられる。以下、区別のため、表示装置１の信号電極１０７ｂのことを装置側信号電極１０７ｂとも記載し、モジュール筐体２１に設けられる信号電極２０３のことを筐体側信号電極２０３とも記載する。図示するように、筐体側信号電極２０３は、板バネ形状を有し、筐体本体２０１の側壁に対して弾性的に変形可能に構成されている。筐体本体２０１の天板には、外部に向かって延設されるＦＰＣ２０５の一端が接続されており、筐体側信号電極２０３と当該ＦＰＣ２０５とは、筐体本体２０１の壁面に設けられる図示しない配線によって電気的に接続されている。

筐体本体２０１の側壁の筐体側信号電極２０３が設けられる部位は、表示装置１の電極配設領域のテーパ形状と略平行な面を有するように構成されている。また、筐体側信号電極２０３の数及び配設位置は、表示装置１の装置側信号電極１０７ｂの数及び配設位置と対応するように調整されている。従って、上記のように表示装置１がモジュール筐体２１に格納されると、装置側信号電極１０７ｂと筐体側信号電極２０３とが接触し、両者が電気的に接続されることとなる。ここで、表示装置１がモジュール筐体２１に格納され固定された場合に、少なくとも板バネ形状の筐体側信号電極２０３が変形し得る程度に、装置側信号電極１０７ｂが筐体側信号電極２０３に対して所定の圧力で押圧され得るように、筐体本体２０１の側壁及び筐体側信号電極２０３の形状が適宜調整されている。これにより、両者の導通を確実に取ることができる。

以上、第１の実施形態に係る表示モジュール３１の構成について説明した。以上説明したように、第１の実施形態によれば、表示装置１がモジュール筐体２１に格納されることにより表示モジュール３１が構成されるが、当該モジュール筐体２１の表示装置１の装置側信号電極１０７ｂと対向する位置には、筐体側信号電極２０３が設けられる。従って、表示装置１をモジュール筐体２１に格納することにより、その格納した際の押圧力によって装置側信号電極１０７ｂと筐体側信号電極２０３とを電気的に接続させ、当該装置側信号電極１０７ｂの信号をＦＰＣ２０５を介して外部に取り出すことが可能になる。このように、第１の実施形態によれば、熱を加えるプロセスを経ることなく、装置側信号電極１０７ｂの信号を外部に取り出すことができるため、チップ面積の更なる縮小化を図ることができる。更に、筐体側信号電極２０３が板バネ形状を有することにより、装置側信号電極１０７ｂと筐体側信号電極２０３との電気的な接続をより確実なものとすることができる。なお、以上説明した構成例では、装置側信号電極１０７ｂが、矩形形状を有する表示装置１のチップの側面のうち、互いに対向する２つの面にのみ形成されており、これに対応して、筐体側信号電極２０３も、筐体本体２０１の側壁のうち、互いに対向する２つの側壁に対して形成されていたが、第１の実施形態はかかる例に限定されない。装置側信号電極１０７ｂは、表示装置１の側面に配設されればよく、その配設位置は任意であってよい。例えば、装置側信号電極１０７ｂは、表示装置１の側面のうち、１つの面にのみ配設されてもよいし、３つの面に配設されてもよいし、又は、４つの面の全てに配設されてもよい。また、この装置側信号電極１０７ｂの配設位置に応じて、モジュール筐体２１における筐体側信号電極２０３の配設位置も適宜変更されてよい。

（２−１−３．変形例）
第１の実施形態の変形例として、上述したモジュール筐体２１の筐体側信号電極２０３の形状が異なる変形例について説明する。なお、本変形例に係る表示モジュールは、筐体側信号電極２０３の形状が異なること以外は、上述した第１の実施形態に係る表示モジュール３１と同様である。従って、以下の本変形例についての説明では、表示モジュール３１と相違する事項について主に説明することとし、重複する事項についてはその詳細な説明を省略する。

図６は、第１の実施形態の一変形例に係る表示モジュール３２の概略構成を示す図である。図６では、表示モジュール３２の分解側面図を示している（表示装置１については、信号電極１０７ｂとモジュール筐体２２との位置関係を明示するために、模擬的に図３Ｊと同様の断面図として図示している）。図６に示すように、表示モジュール３２は、表示装置１がモジュール筐体２２に格納されることにより構成される。

モジュール筐体２２は、筐体本体２０１に対して、筐体側信号電極２０７が設けられて構成される。筐体本体２０１の構成は、図５に示す表示モジュール３１の筐体本体２０１と同様である。

本変形例では、筐体側信号電極２０７は、ボール形状を有する電極として構成される。上述した表示モジュール３１と同様に、表示装置１がモジュール筐体２２に格納されると、装置側信号電極１０７ｂとボール形状を有する筐体側信号電極２０７とが接触し、両者が電気的に接続される。ここで、表示装置１がモジュール筐体２２に格納された場合に、装置側信号電極１０７ｂが筐体側信号電極２０７に対して所定の圧力で押圧され得るように、筐体本体２０１の側壁及び筐体側信号電極２０７の形状が適宜調整されている。これにより、両者の導通を確実に取ることができる。

このように、筐体側信号電極２０７がボール形状を有するように構成される表示モジュール３２であっても、上述した表示モジュール３１と同様の効果を得ることができる、すなわち熱を加えることなく装置側信号電極１０７ｂとＦＰＣ２０５とを接続することが可能になる。なお、筐体側信号電極２０７は、筐体本体２０１の内壁面に対して固定的に設けられてもよいし、筐体本体２０１の内壁面に対して垂直な方向に弾性的に移動可能に構成されてもよい。筐体側信号電極２０７を弾性的に移動可能に構成することにより、装置側信号電極１０７ｂが筐体側信号電極２０７に対して押圧された際に、筐体側信号電極２０７の弾性復元力により、両者の電気的な接続をより確実なものとすることができる。

図７は、第１の実施形態の他の変形例に係る表示モジュール３３の概略構成を示す図である。図７では、表示モジュール３３の分解側面図を示している（表示装置１については、信号電極１０７ｂとモジュール筐体２３との位置関係を明示するために、模擬的に図３Ｊと同様の断面図として図示している）。図７に示すように、表示モジュール３３は、表示装置１がモジュール筐体２３に格納されることにより構成される。

モジュール筐体２３は、筐体本体２０１に対して、筐体側信号電極２０９が設けられて構成される。筐体本体２０１の構成は、図５に示す表示モジュール３１の筐体本体２０１と同様である。

本変形例では、筐体側信号電極２０９は、平板形状を有する電極として構成される。上述した表示モジュール３１と同様に、表示装置１がモジュール筐体２３に格納されると、装置側信号電極１０７ｂと平板形状を有する筐体側信号電極２０９とが接触し、電気的に接続される。ここで、表示装置１がモジュール筐体２３に格納された場合に、装置側信号電極１０７ｂが筐体側信号電極２０９に対して所定の圧力で押圧され、いわゆる加締め状態で両者が接触し得るように、筐体本体２０１の側壁及び筐体側信号電極２０９の形状が適宜調整されている。これにより、両者の導通を確実に取ることができる。

このように、筐体側信号電極２０９が平板形状を有するように構成される表示モジュール３３であっても、上述した表示モジュール３１と同様の効果を得ることができる、すなわち熱を加えることなく装置側信号電極１０７ｂとＦＰＣ２０５とを接続することが可能になる。また、本変形例によれば、筐体側信号電極２０９の形状が簡易であることにより、モジュール筐体２３をより安価に作製することができるため、製造コストをより低減する効果が期待できる。

（２−２．第２の実施形態）
図８を参照して、第２の実施形態に係る表示装置２の構成について説明する。図８は、第２の実施形態に係る表示装置２の概略構成を示す図である。図８では、図３Ａ〜図３Ｊと同様に、表示装置２のｘ−ｚ平面での断面を示している。

図８を参照すると、表示装置２は、図３Ｊに示す第１の実施形態に係る表示装置１に対して、貼り合わせ樹脂材１２７及び第２の基板１０３が設けられないものに対応する。このように、本開示では、第２の基板１０３が設けられない表示装置２が提供されてもよい。

なお、表示装置２について、貼り合わせ樹脂材１２７及び第２の基板１０３が設けられないこと以外の事項は、表示装置１と同様であるため、ここでは表示装置２の構成及び製造方法についての詳細な説明を省略する。例えば、表示装置２の製造方法について、第２の基板１０３を貼り合わせることなくダイシングを行うこと以外は、表示装置１の製造方法と同様である。

また、表示装置２についても、表示装置１と同様に、当該表示装置２をモジュール筐体２１、２２、２３に格納することにより、表示モジュールを構成することが可能である。当該表示モジュールの構成も、表示装置２の構成が異なること以外は、第１の実施形態に係る表示モジュール３１、３２、３３と同様であるため、重複する説明を省略する。

以上、第２の実施形態に係る表示装置２の構成について説明した。以上説明した構成を有する表示装置２であっても、第１の実施形態と同様にチップ面積の縮小化の効果を得ることが可能である。また、第２の実施形態に係る表示モジュールにおいても、第１の実施形態に係る表示モジュール３１、３２、３３と同様に、熱を加えることなく表示装置２をＦＰＣ２０５に接続することが可能になるという効果を得ることができる。

（２−３．第３の実施形態）
（２−３−１．表示装置の構成）
図９Ａ〜図９Ｌを参照して、第３の実施形態に係る表示装置３の製造方法について説明するとともに、表示装置３の構成について説明する。図９Ａ〜図９Ｌは、第３の実施形態に係る表示装置３の製造方法について説明するための図である。図９Ａ〜図９Ｌは、図３Ａ〜図３Ｊと同様に、表示装置３のｘ−ｚ平面での断面を、当該表示装置３の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。図９Ａ〜図９Ｋでは、ウエハ内において１つの表示装置３に対応する部分を抜き出して図示している。図９Ｌでは、ダイシングされ個片化された１つの表示装置３の断面を図示している。

ここで、第３の実施形態に係る表示装置３は、第１の実施形態に係る表示装置１に対して、電極配設領域の構造が変更されたものに対応する。表示装置３について、それ以外の事項は、表示装置１と同様であるため、以下の第３の実施形態についての説明では、第１の実施形態と相違する事項について主に説明することとし、重複する事項についてはその詳細な説明を省略する。

表示装置３の製造方法では、まず、第１の基板１０１上に、後述する有機ＥＬ素子１１５に関する各種の信号を処理する回路（例えば、駆動回路等）やトランジスタ（いわゆるＴＦＴ等）が形成される（図９Ａ）。図９Ａでは、図３Ａと同様に、絶縁膜１０５内に形成される配線層１０４を模擬的に図示することにより、これら回路やトランジスタを表現している。これら回路やトランジスタは、第１の実施形態と同様に形成されてよい。

次に、導電性材料を成膜した後、所定の形状にパターニングすることにより、配線層１０７を形成する（図９Ｂ。図９Ｂでは、パターニングについては図示を省略している）。配線層１０７には、第１の電極１０７ａ、有機ＥＬ素子１１５を駆動するための駆動用配線、及び有機ＥＬ素子１１５に関する所定の信号を後述する信号電極１２９ａとの間で伝送するための引き出し配線等が形成される。なお、詳細な図示は省略しているが、配線層１０７を形成する前に、絶縁膜１０５にコンタクトホールを設ける工程が行われる。当該コンタクトホールにより、配線層１０７に形成される第１の電極１０７ａ、駆動用配線、及び引き出し配線等が、下層の配線層１０４の対応する配線と電気的に接続される。当該コンタクトホールは、第１の実施形態において配線層１０７と下層の配線層１０４とを接続するコンタクトホールと同様のものである。

次に、絶縁材料を成膜することにより、絶縁膜１０５ｃを形成する（図９Ｃ）。絶縁膜１０５ｃは、絶縁膜１０５と同一の材料、同一の方法によって形成される。なお、以降の製造方法についての説明では、説明が煩雑になることを避けるため、絶縁膜１０５及び絶縁膜１０５ｃを特に区別する必要がない場合には、これらをいずれも絶縁膜１０５と記載する。また、これに対応して、以降の図９Ｄ〜図９Ｌにおいても、絶縁膜１０５及び絶縁膜１０５ｃに対して、これらを総称する符号「１０５」のみを付す。

次に、絶縁膜１０５の第１の電極１０７ａの直上に対応する位置に開口部を形成した後、有機材料を成膜することにより、有機層１１１を形成する（図９Ｄ）。詳細な図示は省略しているが、このとき、有機層１１１は、各画素に対応するように適宜パターニングされる。

次に、導電性材料を成膜し、適宜パターニングすることにより、配線層１１３を形成する。更に、第２の電極１１３を覆うように保護膜１１７を形成する（図９Ｅ）。配線層１１３は、有機ＥＬ素子１１５においてカソードとして機能する第２の電極１１３に対応する。絶縁膜１０５の開口部において、第１の電極１０７ａ、有機層１１１、及び第２の電極１１３がこの順に積層されることにより、有機ＥＬ素子１１５が形成される。第１の電極１０７ａ上の絶縁膜１０５は、画素間に設けられ画素の面積を画定する画素定義膜として機能する。

次に、保護膜１１７の上にＣＦ層１１９を形成する（図９Ｆ）。このように、表示装置３も、表示装置１と同様に、ＯＣＣＦ方式の表示装置である。

次に、貼り合わせ樹脂材１２７を介して、第１の基板１０１の上に第２の基板１０３が貼り合わされる（図９Ｇ）。ここで、表示装置３も、表示装置１と同様に、上面発光型の表示装置であるため、貼り合わせ樹脂材１２７及び第２の基板１０３としては、有機ＥＬ素子１１５からの光を好適に透過し得る、透過率の高い材料が用いられる。

次に、ドライエッチングにより、第１の基板１０１の裏面の、スクライブライン上又はチップの外周部に対応する領域（すなわち、隣り合う表示装置３同士の間の領域）をエッチングする（図９Ｈ）。当該ドライエッチングでは、図９Ｈに示すように、エッチング領域において、第１の基板１０１の裏面が、チップの外周部に向かうにつれて徐々に第１の基板１０１の厚みが薄くなるようなテーパ形状を有するように、エッチングが行われる。この際、チップのスクライブライン上又は外周部に対応する領域において、第１の基板１０１が全て除去され、絶縁膜１０５が露出するまで、エッチングを行う。

なお、当該ドライエッチングの具体的な方法は限定されず、上記のような第１の基板１０１の加工が可能であれば、任意の方法が適用されてよい。例えば、当該ドライエッチングとしては、ＲＩＥ、ＤＲＩＥ又はＩＣＰ−ＲＩＥ等を用いることができる。

以降の説明では、第１の基板１０１の裏面において、エッチングによって得られたテーパ形状を有する領域をテーパ領域とも呼称し、それ以外の領域を平坦領域とも呼称する。

次に、絶縁材料を平坦領域及びテーパ領域上に成膜することにより、絶縁膜１０５ｄを形成する（図９Ｉ）。絶縁膜１０５ｄは、上述した絶縁膜１０５と同一の材料、同一の方法によって形成される。なお、以降の製造方法についての説明では、説明が煩雑になることを避けるため、絶縁膜１０５、絶縁膜１０５ｃ及び絶縁膜１０５ｄを特に区別する必要がない場合には、これらをともに絶縁膜１０５と呼称する。また、これに対応して、以降の図９Ｊ〜図９Ｌにおいても、絶縁膜１０５、絶縁膜１０５ｃ及び絶縁膜１０５ｄに対して、これらを総称する符号「１０５」のみを付す。

次に、ドライエッチングにより、チップの外周部に対応する領域（すなわち、隣り合うチップとの間の領域であって、第１の基板１０１が存在しない領域）の絶縁膜１０５を、配線層１０７の裏面が露出するまでエッチングする（図９Ｊ）。当該ドライエッチングの具体的な方法は限定されず、例えば上述したＲＩＥのような各種の公知の方法が適用されてよい。

次に、導電性材料を平坦領域及びテーパ領域上に成膜した後、平坦領域の導電性材料を除去することにより、テーパ領域に配線層１２９を形成する（図９Ｋ）。詳細な図示は省略しているが、このとき、配線層１２９は、テーパ領域において適宜パターニングされる。配線層１２９には、表示装置１と外部との間で各種の信号をやり取りするための信号電極１２９ａが形成される。信号電極１２９ａは、表示装置３の回路構成等に応じて、外部との信号のやり取りに必要な数だけ形成され得る。ここで、第３の実施形態では、信号電極１２９ａは、矩形形状を有する表示装置３のチップにおける、互いに対向する２組の辺のうち、いずれか１組の辺に対してのみ形成される。図示する構成例であれば、ｘ軸方向と直交する２辺（紙面左右方向の２辺）に対してのみ、信号電極１２９ａが構成される。

配線層１２９は、上述した配線層１０７と同一の材料、方法によって形成され得る。ただし、テーパ領域に形成される配線層１２９については、水平方向（ｘ−ｙ平面と平行な方向）から傾斜している面に対してパターニングを行う必要があるため、傾斜面に対応した各種の公知のフォトリソグラフィ技術及びエッチング技術が適宜用いられ得る。なお、以降の製造方法についての説明では、説明が煩雑になることを避けるため、配線層１０７及び配線層１２９を特に区別する必要がない場合には、これらをいずれも配線層１０７と記載する。また、これに対応して、以降の図９Ｌにおいても、配線層１０７及び配線層１２９に対して、これらを総称する符号「１０７」のみを付す。

次に、テーパ領域上に保護膜１１７を形成する。保護膜１１７は、例えばＳｉＮ等の保護膜となる材料を平坦領域及びテーパ領域上に成膜した後、平坦領域上の膜を除去することにより、形成され得る。更に、このとき、保護膜１１７は、テーパ領域において、信号電極１２９ａを露出させるように適宜パターニングされる。最後に、ダイシングを行うことにより、個片化された表示装置３が作製される（図９Ｌ）。

図１０は、図９Ｌに示す個片化された表示装置３のテーパ領域を側方（ｘ軸方向）から見た様子を示す図である。図１０に示すように、表示装置３のテーパ領域には、複数の信号電極１２９ａが配列される。図示する例では、矩形状の信号電極１２９ａが、同一のピッチでｙ軸方向と平行な方向に並べられている。当該ピッチは、例えば２００〜３００μｍ程度である。ただし、第３の実施形態はかかる例に限定されず、信号電極１２９ａの形状、配置数及び配置位置等は、表示装置３の回路構成等に応じて、外部との所望の信号のやり取りが可能なように、適宜決定されてよい。

以上、第３の実施形態に係る表示装置３の製造方法について説明した。以上説明した製造方法によって作製されることにより、表示装置３では、そのチップ側面の一部領域に、信号電極１２９ａが配設される電極配設領域が設けられる。このように、電極配設領域がチップの上面ではなく側面に設けられることにより、表示装置３では、第１の実施形態に係る表示装置１と同様に、チップ面積を縮小させる効果を得ることができる。従って、ウエハ当たりのチップ取得数を増加させることができ、製造コストの低減が実現され得る。

また、第３の実施形態においても、第１の実施形態と同様に、電極配設領域を上記のように設けることにより、熱を加えるプロセスを経ずに、表示装置３の信号電極１２９ａとＦＰＣとの接続を取ることが可能である（詳しくは表示モジュールの構成について説明する際に後述する）。従って、熱の伝達を考慮して電極配設領域を画素領域から遠ざけて配置する必要がなくなるため、そのチップ面積を更に縮小することが可能になる。

（２−３−２．表示モジュールの構成）
図１１を参照して、第３の実施形態に係る表示モジュール３４の構成について説明する。図１１は、第３の実施形態に係る表示モジュール３４の概略構成を示す図である。

図１１では、表示モジュール３４の分解側面図を示している（表示装置３については、信号電極１２９ａとモジュール筐体２４との位置関係を明示するために、模擬的に図４Ｌと同様の断面図として図示している）。図１１に示すように、表示モジュール３４は、表示装置３がモジュール筐体２４に格納されることにより構成される。

モジュール筐体２４は、筐体本体２１１に対して、筐体側信号電極２１３が設けられて構成される。筐体本体２１１は、矩形形状を有する底板と、当該底板の４辺から当該底板と垂直な方向に延設される側壁と、から構成される。また、モジュール筐体２４の底板には、筐体側信号電極２１３と電気的に接続され、外部に向かって延設されるＦＰＣ２０５が接続される。

図示するように、表示装置３の表示面と逆側の面である下面が筐体本体２１１の底板の内面と対向する方向で、当該表示装置３が筐体本体２１１の上方の開口部から挿入されることにより、表示装置３がモジュール筐体２４の内部に格納される。格納された表示装置３は、図示しない留め具等によってモジュール筐体２４に対して固体される。この固定手段は特に限定されず、留め具等の構成も任意であってよい。

筐体側信号電極２１３は、筐体本体２１１の側壁のうち、表示装置３のチップの４辺の中で装置側信号電極１２９ａが配設される辺に対応する側壁の内面に、当該装置側信号電極１２９ａと対向するように設けられる。図５に示す第１の実施形態における筐体側信号電極２０３と同様に、筐体側信号電極２１３は、板バネ形状を有し、筐体本体２１１の側壁に対して弾性的に変形可能に構成されている。筐体本体２１１の底板には、外部に向かって延設されるＦＰＣ２０５の一端が接続されており、筐体側信号電極２１３と当該ＦＰＣ２０５とは、筐体本体２１１の壁面に設けられる図示しない配線によって電気的に接続されている。

筐体本体２１１の側壁の筐体側信号電極２１３が設けられる部位は、表示装置３の電極配設領域のテーパ形状と略平行な面を有するように構成されている。また、筐体側信号電極２１３の数及び配設位置は、表示装置３の装置側信号電極１２９ａの数及び配設位置と対応するように調整されている。従って、上記のように表示装置３がモジュール筐体２４に格納されると、装置側信号電極１２９ａと筐体側信号電極２１３とが接触し、両者が電気的に接続されることとなる。ここで、表示装置３がモジュール筐体２４に格納され固定された場合に、少なくとも板バネ形状の筐体側信号電極２１３が変形し得る程度に、装置側信号電極１２９ａが筐体側信号電極２１３に対して所定の圧力で押圧され得るように、筐体本体２１１の側壁及び筐体側信号電極２１３の形状が適宜調整されている。これにより、両者の導通を確実に取ることができる。

以上、第３の実施形態に係る表示モジュール３４の構成について説明した。以上説明したように、第３の実施形態によれば、表示装置３がモジュール筐体２４に格納されることにより表示モジュール３４が構成されるが、第１の実施形態に係る表示モジュール３１と同様に、当該モジュール筐体２４の表示装置３の装置側信号電極１２９ａと対向する位置には、筐体側信号電極２１３が設けられる。従って、表示装置３をモジュール筐体２４に格納することにより、その格納した際の押圧力によって装置側信号電極１２９ａと筐体側信号電極２１３とを電気的に接続させ、当該装置側信号電極１２９ａの信号をＦＰＣ２０５を介して外部に取り出すことが可能になる。このように、第３の実施形態によれば、熱を加えるプロセスを経ることなく、装置側信号電極１２９ａの信号を外部に取り出すことができるため、チップ面積の更なる縮小化を図ることができる。更に、筐体側信号電極２１３が板バネ形状を有することにより、装置側信号電極１２９ａと筐体側信号電極２１３との電気的な接続をより確実なものとすることができる。なお、第１の実施形態と同様に、第３の実施形態においても、装置側信号電極１２９ａは、表示装置３の側面に配設されればよく、その配設位置は任意であってよい。例えば、装置側信号電極１２９ａは、表示装置３の側面のうち、１つの面にのみ配設されてもよいし、３つの面に配設されてもよいし、又は、４つの面の全てに配設されてもよい。また、この装置側信号電極１２９ａの配設位置に応じて、モジュール筐体２４における筐体側信号電極２１３の配設位置も適宜変更されてよい。

（２−３−３．変形例）
第３の実施形態の変形例として、上述したモジュール筐体２４の筐体側信号電極２１３の形状が異なる変形例について説明する。なお、本変形例に係る表示モジュールは、筐体側信号電極２１３の形状が異なること以外は、上述した第３の実施形態に係る表示モジュール３４と同様である。従って、以下の本変形例についての説明では、表示モジュール３４と相違する事項について主に説明することとし、重複する事項についてはその詳細な説明を省略する。

図１２は、第３の実施形態の一変形例に係る表示モジュール３５の概略構成を示す図である。図１２では、表示モジュール３５の分解側面図を示している（表示装置３については、信号電極１２９ａとモジュール筐体２５との位置関係を明示するために、模擬的に図４Ｌと同様の断面図として図示している）。図１２に示すように、表示モジュール３５は、表示装置３がモジュール筐体２５に格納されることにより構成される。

モジュール筐体２５は、筐体本体２１１に対して、筐体側信号電極２１５が設けられて構成される。筐体本体２１１の構成は、図１１に示す表示モジュール３４の筐体本体２１１と同様である。

本変形例では、筐体側信号電極２１５は、ボール形状を有する電極として構成される。上述した表示モジュール３４と同様に、表示装置３がモジュール筐体２５に格納されると、装置側信号電極１２９ａとボール形状を有する筐体側信号電極２１５とが接触し、両者が電気的に接続される。ここで、表示装置３がモジュール筐体２５に格納された場合に、装置側信号電極１２９ａが筐体側信号電極２１５に対して所定の圧力で押圧され得るように、筐体本体２１１の側壁及び筐体側信号電極２１５の形状が適宜調整されている。これにより、両者の導通を確実に取ることができる。

このように、筐体側信号電極２１５がボール形状を有するように構成される表示モジュール３５であっても、上述した表示モジュール３４と同様の効果を得ることができる、すなわち熱を加えることなく装置側信号電極１２９ａとＦＰＣ２０５とを接続することが可能になる。なお、筐体側信号電極２１５は、筐体本体２１１の内壁面に対して固定的に設けられてもよいし、筐体本体２１１の内壁面に対して垂直な方向に弾性的に移動可能に構成されてもよい。筐体側信号電極２１５を弾性的に移動可能に構成することにより、装置側信号電極１２９ａが筐体側信号電極２１５に対して押圧された際に、筐体側信号電極２１５の弾性復元力により、両者の電気的な接続をより確実なものとすることができる。

図１３は、第３の実施形態の他の変形例に係る表示モジュール３６の概略構成を示す図である。図１３では、表示モジュール３６の分解側面図を示している（表示装置３については、信号電極１２９ａとモジュール筐体２６との位置関係を明示するために、模擬的に図４Ｌと同様の断面図として図示している）。図１３に示すように、表示モジュール３６は、表示装置３がモジュール筐体２６に格納されることにより構成される。

モジュール筐体２６は、筐体本体２１１に対して、筐体側信号電極２１７が設けられて構成される。筐体本体２１１の構成は、図１１に示す表示モジュール３４の筐体本体２１１と同様である。

本変形例では、筐体側信号電極２１７は、平板形状を有する電極として構成される。上述した表示モジュール３４と同様に、表示装置３がモジュール筐体２６に格納されると、装置側信号電極１２９ａと平板形状を有する筐体側信号電極２１７とが接触し、電気的に接続される。ここで、表示装置３がモジュール筐体２６に格納された場合に、装置側信号電極１２９ａが筐体側信号電極２１７に対して所定の圧力で押圧され、いわゆる加締め状態で両者が接触し得るように、筐体本体２１１の側壁及び筐体側信号電極２１７の形状が適宜調整されている。これにより、両者の導通を確実に取ることができる。

このように、筐体側信号電極２１７が平板形状を有するように構成される表示モジュール３６であっても、上述した表示モジュール３４と同様の効果を得ることができる、すなわち熱を加えることなく装置側信号電極１２９ａとＦＰＣ２０５とを接続することが可能になる。また、本変形例によれば、筐体側信号電極２１７の形状が簡易であることにより、モジュール筐体２６をより安価に作製することができるため、製造コストをより低減する効果が期待できる。

（２−４．第４の実施形態）
図１４Ａ〜図１４Ｅを参照して、第４の実施形態に係る表示装置４の製造方法について説明するとともに、表示装置４の構成について説明する。図１４Ａ〜図１４Ｅは、第４の実施形態に係る表示装置４の製造方法について説明するための図である。図１４Ａ〜図１４Ｅは、図３Ａ〜図３Ｊと同様に、表示装置４のｘ−ｚ平面での断面を、当該表示装置４の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。図１４Ａ〜図１４Ｄでは、ウエハ内において１つの表示装置４に対応する部分を抜き出して図示している。図９Ｅでは、ダイシングされ個片化された１つの表示装置４の断面を図示している。

ここで、第４の実施形態に係る表示装置４は、第３の実施形態に係る表示装置３に対して、貼り合わせ樹脂材１２７及び第２の基板１０３が設けられないものに対応する。表示装置４について、それ以外の事項は、表示装置３と同様であるため、以下の第４の実施形態についての説明では、第３の実施形態と相違する事項について主に説明することとし、重複する事項についてはその詳細な説明を省略する。

表示装置４の製造方法において、図９Ｆを参照して説明したＣＦ層１１９を形成するまでの工程は、表示装置３の製造方法と同様である。従って、以下では、ＣＦ層１１９を形成した後の工程から説明する。

表示装置４の製造方法では、ＣＦ層１１９を形成した後、ドライエッチングにより、第１の基板１０１の裏面の、スクライブライン上又はチップの外周部に対応する領域（すなわち、隣り合う表示装置４同士の間の領域）をエッチングする（図１４Ａ）。この工程により、第１の基板１０１の裏面のスクライブライン上又は外周部に対応する領域がテーパ状に加工される。当該工程は、表示装置３の製造方法において図９Ｈを参照して説明した工程と同様である。ただし、このエッチング工程では、図示するように、隣り合うチップ間において第１の基板１０１が存在しない領域が形成されることとなる。また、第３の実施形態とは異なり、第２の基板１０３が設けられない状態でエッチングが行われる。従って、チップが互いに分離することを避けるために、ＣＦ層１１９の上面に別途支持基板を設けた状態で、ウエハを裏返し、エッチングが行われる。当該支持基盤は、ＣＦ層１１９を保護する役割も果たす。

次に、絶縁材料を平坦領域及びテーパ領域上に成膜することにより、絶縁膜１０５ｄを形成する（図１４Ｂ）。この工程は、表示装置３の製造方法において図９Ｉを参照して説明した工程と同様である。なお、以降の製造方法についての説明では、説明が煩雑になることを避けるため、絶縁膜１０５及び絶縁膜１０５ｄを特に区別する必要がない場合には、これらをともに絶縁膜１０５と呼称する。また、これに対応して、以降の図１４Ｃ〜図１４Ｅにおいても、絶縁膜１０５及び絶縁膜１０５ｄに対して、これらを総称する符号「１０５」のみを付す。

次に、ドライエッチングにより、チップの外周部に対応する領域（すなわち、隣り合うチップとの間の領域であって、第１の基板１０１が存在しない領域）の絶縁膜１０５を、配線層１０７の表面が露出するまでエッチングする（図１４Ｃ）。この工程は、表示装置３の製造方法において図９Ｊを参照して説明した工程と同様である。

次に、導電性材料を平坦領域及びテーパ領域上に成膜した後、平坦領域の導電性材料を除去することにより、テーパ領域に配線層１２９を形成する（図１４Ｄ）。詳細な図示は省略しているが、このとき、配線層１２９は、テーパ領域において適宜パターニングされる。配線層１２９には、表示装置１と外部との間で各種の信号をやり取りするための信号電極１２９ａが形成される。この工程は、表示装置３の製造方法において図９Ｋを参照して説明した工程と同様である。

次に、テーパ領域上に保護膜１１７を形成する。このとき、保護膜１１７は、テーパ領域において、信号電極１２９ａを露出させるようにパターニングされる。最後に、ダイシングを行うことにより、個片化された表示装置４が作製される（図１４Ｅ）。この工程は、表示装置３の製造方法において図９Ｌを参照して説明した工程と同様である。

図１５は、図１４Ｅに示す個片化された表示装置４のテーパ領域を側方（ｘ軸方向）から見た様子を示す図である。図１５に示すように、表示装置４のテーパ領域には、複数の信号電極１２９ａが配列される。当該信号電極１２９ａの構成は、図１０に示す表示装置３の信号電極１２９ａと同様である。

以上、第４の実施形態に係る表示装置４の構成について説明した。以上説明した構成を有する表示装置４であっても、第３の実施形態と同様の効果、すなわちチップ面積を縮小させる効果を得ることができる。

なお、表示装置４についても、表示装置３と同様に、当該表示装置４をモジュール筐体２４、２５、２６に格納することにより、表示モジュールを構成することが可能である。当該表示モジュールの構成も、表示装置４の構成が異なること以外は、第３の実施形態に係る表示モジュール３４、３５、３６と同様であるため、重複する説明を省略する。第４の実施形態に係る表示モジュールにおいても、第３の実施形態に係る表示モジュール３４、３５、３６と同様の効果、すなわち熱を加えることなく表示装置２をＦＰＣ２０５に接続することが可能になるという効果を得ることができる。

（３．第５〜第１１の実施形態）
本開示の第５〜第１１の実施形態について説明する。第５〜第１１の実施形態は、以上説明した第１〜第４の実施形態とは異なる構成でＩ／Ｏ部を形成することにより、チップ面積の縮小化を図るものである。

ここで、第５〜第１１の実施形態に係る表示装置の構成は、信号電極の構成が異なること以外は、第１〜第４の実施形態に係る表示装置とほぼ同様の構成を有する。従って、以下の第５〜第１１の実施形態についての説明では、第１〜第４の実施形態と相違する事項について主に説明することとし、重複する事項についてはその詳細な説明を省略する。なお、上記のように、信号電極以外の構成は略同様であることから、以下に示す第５〜第１１の実施形態に係る表示装置の構成を示す各図面（断面図）については、当該信号電極が設けられるチップ外周部近傍の構成のみを抜き出して図示する。また、以下に示す第５〜第１１の実施形態に係る表示装置の構成を示す各図面（断面図）においては、第１の基板１０１上に形成される回路やトランジスタ等を示す配線層１０４の図示を省略している。

（３−１．第５の実施形態）
図１６Ａ〜図１６Ｆを参照して、第５の実施形態に係る表示装置５の製造方法について説明するとともに、表示装置５の構成について説明する。図１６Ａ〜図１６Ｆは、第５の実施形態に係る表示装置５の製造方法について説明するための図である。図１６Ａ〜図１６Ｆは、表示装置５の外周部近傍のｘ−ｚ平面での断面を、当該表示装置５の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。なお、図１６Ａ〜図１６Ｆでは、模擬的にチップ状態での１つの表示装置５の外周部に対応する領域を図示しているが、実際には、図１６Ａ〜図１６Ｆに示す工程はウエハ状態において行われるため、当該外周部の隣には、他の表示装置５のチップが存在し得る。

表示装置５の製造方法において、保護膜１１７を形成するまでの工程は、上述した第３の実施形態に係る表示装置３の製造方法において図９Ａ〜図９Ｅを参照して説明した保護膜１１７を形成するまでの工程と略同様である。従って、以下では、当該保護膜１１７を形成した後の工程から説明する。

図１６Ａは、保護膜１１７が形成されるまでの工程が終了した状態での表示装置５の断面を示している。ここで、表示装置５では、上記表示装置３等と同様に、配線層１０７には、アノードとして機能する第１の電極１０７ａや、有機ＥＬ素子１１５に関する所定の信号を後述する信号電極１３７との間で伝送するための引き出し配線等が形成されている。このとき、表示装置５では、当該配線層１０７の中に、画素に関する所定の信号を外部とやり取りするための取り出し電極１３１が形成される。そして、保護膜１１７は、当該取り出し電極１３１が露出するように形成される。取り出し電極１３１は、図示するように、保護膜１１７の端に当たる位置、すなわちチップの外周近傍に設けられ得る。

取り出し電極１３１は、画素に関する所定の信号に係る配線と電気的に接続される。図示する例では、取り出し電極１３１は、カソードとして機能する第２の電極１１３と電気的に接続されている。つまり、取り出し電極１３１は、カソード電位を外部に取り出すための電極である。図１４Ａでは１つの取り出し電極１３１のみを図示しているが、実際には、画素に関する互いに異なる信号を伝達するための複数の取り出し電極１３１が設けられる。取り出し電極１３１の数は、表示装置５の回路構成等に応じて、表示装置５を適切に駆動し得るように適宜決定される。

取り出し電極１３１を露出させるようにして保護膜１１７を形成したら、次に、一端が取り出し電極１３１と電気的に接続されるとともに他端が保護膜１１７の上まで延伸される、取り出し配線１３３を、取り出し電極１３１のそれぞれに対して形成する（図１６Ｂ）。取り出し配線１３３は、例えばＡｌ、Ｃｕ等の導電性材料を、メタルマスクを用いてスパッタリング法等によって成膜することによって形成される。取り出し配線１３３の材料、及び形成方法はかかる例に限定されず、一般的な半導体プロセスにおいて用いられる各種の公知の材料及び方法が適用されてよい。

一方、第１の基板１０１に対する以上の処理と並行して、第２の基板１０３に対して以下の処理を行う。まず、第２の基板１０３に貫通孔を設け、当該貫通孔の内壁に、第２の基板１０３の上面と下面との間に延設されるように導電性材料を成膜する（図１６Ｃ）。つまり、第２の基板１０３にビアホール１３５を形成する。また、このとき、同時に、第２の基板１０３上に成膜された導電性材料を適宜パターニングすることにより、第２の基板１０３の上面に、ビアホール１３５と電気的に接続される信号電極１３７を形成する。ビアホール１３５及び信号電極１３７は、導電性材料を例えばスパッタリング法等の各種の方法によって成膜した後、公知のフォトリソグラフィ技術及びエッチング技術を用いてパターニングすることにより形成することができる。なお、図示する例では、ビアホール１３５において、貫通孔の内壁にのみ導電性材料が成膜されているが、導電性材料によって当該貫通孔が埋め込まれてもよい。なお、本開示では、後述する実施形態において、第１の基板１０１上の部材に対してもビアホールが設けられることがある。そこで、本明細書では、第２の基板１０３に設けられるビアホール（例えば上述したビアホール１３５等）のことを第１のビアホールと記載することがある。また、第１の基板１０１上の部材に設けられるビアホールのことを第２のビアホールと記載することがある。

ビアホール１３５は、第２の基板１０３を第１の基板１０１に貼り合わせた際に、当該ビアホール１３５の直下に保護膜１１７上の取り出し配線１３３が位置するように、その形成位置が調整されている。つまり、複数の取り出し電極１３１及び取り出し配線１３３に対して、第２の基板１０３に複数のビアホール１３５が形成される。

次に、第２の基板１０３の下面に、ＣＦ層１１９、シール材１２１及び接続電極１３９を形成する（図１６Ｄ）。ＣＦ層１１９は、第１〜第４の実施形態に係る表示装置１〜４のＣＦ層１１９と同様のものであり、第２の基板１０３を第１の基板１０１に貼り合わせた際に、画素領域の直上において、各画素に設けられる有機ＥＬ素子１１５の各々に対して所定の面積を有する各色（Ｒ、Ｇ、Ｂ）のＣＦが設けられるように、形成される。このように、表示装置５は、有機ＥＬ素子１１５が形成される第１の基板１０１と対向する第２の基板１０３上にＣＦ層１１９が形成される、対向ＣＦ方式の表示装置である。ただし、第５の実施形態はかかる例に限定されず、表示装置５は、ＯＣＣＦ方式の表示装置であってもよい。

シール材１２１は、第１の基板１０１と第２の基板１０３とを貼り合わせる接着剤としての機能を有する。シール材１２１は、第２の基板１０３を第１の基板１０１に貼り合わせた際に画素領域を取り囲む位置に設けられる。このように、シール材１２１は、画素領域を封止する機能も有する。図示するように、シール材１２１は、第２の基板１０３のチップ面に対応する領域内においてビアホール１３５よりも内側に設けられる。シール材１２１としては、一般的な有機ＥＬディスプレイにおいてシール材として用いられている各種の公知の材料を適用することができる。なお、シール材１２１は、図１及び図２を参照して説明したシール材５２１に対応するものである。

接続電極１３９は、ビアホール１３５の直下において、ｚ軸方向に延伸するように設けられる。接続電極１３９のｚ軸方向における長さは、第２の基板１０３を第１の基板１０１に貼り合わせた際に、接続電極１３９の下端が保護膜１１７上の取り出し配線１３３と接触し、ビアホール１３５と当該取り出し配線１３３との導通が取れるように調整される。例えば、接続電極１３９は、金スタッドバンプ等の技術によって形成される。

第１の基板１０１及び第２の基板１０３について以上の処理が終了したら、第２の基板１０３を第１の基板１０１に貼り合わせる（図１６Ｅ）。シール材１２１により、第１の基板１０１と第２の基板１０３とが接着される。このとき、ビアホール１３５の直下に保護膜１１７上の取り出し配線１３３が位置し、接続電極１３９によって両者が接続され得るように、面内方向での位置合わせを行った上で、両者が貼り合わされる。

次に、シール材１２１に封止された空間であって、画素領域の直上の空間に、封止樹脂１２３を充填する。当該封止樹脂１２３は、有機ＥＬ素子１１５を水分等から保護するためのものである。封止樹脂１２３としては、一般的な有機ＥＬディスプレイにおいて封止樹脂として用いられている各種の公知の材料を適用することができる。そして、チップサイズにダイシングするとともに、一端が信号電極１３７に電気的に接続され、他端が外部に向かって延伸する信号出力配線１４１を形成することにより、表示装置５が完成する（図１６Ｆ）。信号出力配線１４１は、例えばＡＣＦ等、各種の公知の方法によって形成されてよい。信号出力配線１４１を介して、表示装置５と外部の回路等とが電気的に接続される。

以上、第５の実施形態に係る表示装置５の製造方法について説明した。以上説明したように、表示装置５では、第２の基板１０３上に信号電極１３７が形成される。そして、当該信号電極１３７と第１の基板１０１とを電気的に接続する接続構造として、画素に関する所定の信号に係る配線と電気的に接続された取り出し電極１３１、第２の基板１０３を厚み方向に貫通して設けられるビアホール１３５、取り出し電極１３１と電気的に接続されビアホール１３５の直下まで延設される取り出し配線１３３、及びビアホール１３５と取り出し配線１３３とを電気的に接続する接続電極１３９が設けられる。これらビアホール１３５、取り出し配線１３３及び接続電極１３９を介して第１の基板１０１上の有機ＥＬ素子１１５に関する所定の信号に係る配線と、信号電極１３７とが電気的に接続される。

ここで、図１及び図２を参照して説明したように、一般的な既存の表示装置５０では、信号電極５２７は、ＦＰＣ５２９との接続を考慮して、チップ面内においてシール材５２１よりも外側であって、直上に第２の基板５０３が存在しない領域に設けられていた。従って、この信号電極５２７を設ける領域（すなわち、Ｉ／Ｏ部５２５）を第１の基板１０１上に確保するために、チップ面積が増大化していた。

これに対して、第５の実施形態によれば、上記のように、第２の基板１０３上に信号電極１３７が形成されるため、第１の基板１０１上に当該信号電極１３７を設ける領域（すなわち、Ｉ／Ｏ部）を確保する必要がない。従って、例えば、表示装置５を、表示装置５０のような既存の表示装置と同一のチップ面積で作製する場合には、より広い画素領域を確保することが可能になる。あるいは、例えば、表示装置５を、表示装置５０のような既存の表示装置と同一の面積の画素領域を有するように作製する場合には、チップ面積を縮小することが可能となる。この場合には、ウエハ当たりのチップ取得数を増加させることができ、製造コストの低減を実現することができる。

なお、図１６Ａ〜図１６Ｆを参照して説明した表示装置５の製造方法に係る各処理を実行する具体的なプロセスとしては、有機ＥＬ素子１１５の特性が維持され得るように、比較的低い温度で実行可能なものが好適に選択され得る。例えば、少なくとも有機層１１１を形成した後の各処理は、ウエハの温度が１００℃以下に保たれるように実行されることが好ましい。

（３−２．第６の実施形態）
図１７を参照して、第６の実施形態に係る表示装置６の構成について説明する。図１７は、第６の実施形態に係る表示装置６の概略構成を示す図である。図１７では、図１６Ａ〜図１６Ｆと同様に、表示装置６の外周部近傍のｘ−ｚ平面での断面を示している。

図１７を参照すると、表示装置６は、図１６Ｆに示す第５の実施形態に係る表示装置５に対して、面内方向におけるビアホール１３５、信号電極１３７、接続電極１３９及びシール材１２１が設けられる位置が変更されたものに対応する。具体的には、図示するように、表示装置６では、チップ面内において、ビアホール１３５、信号電極１３７及び接続電極１３９が、シール材１２１よりも内側に設けられる。かかる構成は、貼り合わせ前の第２の基板１０３にビアホール１３５、信号電極１３７、接続電極１３９及びシール材１２１を形成する際に、シール材１２１が、第２の基板１０３のチップ面に対応する領域内においてビアホール１３５よりも外側に設けられるように、これらの位置関係を調整することによって実現され得る。

なお、表示装置６について、このビアホール１３５、信号電極１３７、接続電極１３９及びシール材１２１の配置以外の事項は、表示装置５と同様であるため、ここでは表示装置６の構成及び製造方法についての詳細な説明を省略する。

（３−３．第７の実施形態）
図１８を参照して、第７の実施形態に係る表示装置７の構成について説明する。図１８は、第７の実施形態に係る表示装置７の概略構成を示す図である。図１８では、図１６Ａ〜図１６Ｆと同様に、表示装置７の外周部近傍のｘ−ｚ平面での断面を示している。

図１８を参照すると、表示装置７は、図１６Ｆに示す第５の実施形態に係る表示装置５に対して、取り出し配線１３３が設けられないものに対応する。具体的には、表示装置７では、取り出し配線１３３は設けられず、接続電極１３９が、ビアホール１３５の下面と取り出し電極１３１の上面との間に介設されることにより、取り出し電極１３１と信号電極１３７とが電気的に接続される。かかる構成は、貼り合わせ前の第２の基板１０３にビアホール１３５、信号電極１３７、接続電極１３９及びシール材１２１を形成する際に、ビアホール１３５、信号電極１３７及び接続電極１３９を形成する位置を、第２の基板１０３を第１の基板１０１に貼り合わせた際にこれらが取り出し電極１３１の直上に位置するように調整するとともに、接続電極１３９のｚ軸方向の長さを、第２の基板１０３を第１の基板１０１に貼り合わせた際に当該接続電極１３９の下端が取り出し電極１３１の上面に接触するように調整することにより、実現され得る。

なお、表示装置７について、この取り出し配線１３３が設けられないこと、及びそれに伴いビアホール１３５、信号電極１３７及び接続電極１３９の構成が変更されること以外の事項は、表示装置５と同様であるため、ここでは表示装置７の構成及び製造方法についての詳細な説明を省略する。

（３−４．第８の実施形態）
図１９を参照して、第８の実施形態に係る表示装置８の構成について説明する。図１９は、第８の実施形態に係る表示装置８の概略構成を示す図である。図１９では、図１６Ａ〜図１６Ｆと同様に、表示装置８の外周部近傍のｘ−ｚ平面での断面を示している。

図１９を参照すると、表示装置８は、図１６Ｆに示す第５の実施形態に係る表示装置５に対して、シール材１２１、取り出し配線１３３及び接続電極１３９が設けられないものに対応する。具体的には、表示装置８では、取り出し配線１３３は設けられず、導電性を有するシール材１４３（導電性シール材１４３）が、ビアホール１３５の下面と取り出し電極１３１の上面との間に介設されることにより、第１の基板１０１と第２の基板１０３とが貼り合わされるとともに、取り出し電極１３１と信号電極１３７とが電気的に接続される。つまり、導電性シール材１４３が、表示装置５におけるシール材１２１、取り出し配線１３３及び接続電極１３９の役割を兼ねている。

かかる構成は、貼り合わせ前の第２の基板１０３にビアホール１３５及び信号電極１３７を形成する際に、表示装置５において接続電極１３９及びシール材１２１を形成していた代わりに、ビアホール１３５の下面と接触するように導電性シール材１４３を形成することにより実現され得る。このとき、導電性シール材１４３は、第２の基板１０３を第１の基板１０１に貼り合わせた際に当該導電性シール材１４３の下端が保護膜１１７の上面及び取り出し電極１３１の上面と接触するように調整される。

なお、表示装置８について、このシール材１２１、取り出し配線１３３及び接続電極１３９の代わりに導電性シール材１４３が設けられること以外の事項は、表示装置５と同様であるため、ここでは表示装置８の構成及び製造方法についての詳細な説明を省略する。

（３−５．第９の実施形態）
（３−５−１．表示装置の構成）
図２０Ａ〜図２０Ｍを参照して、第９の実施形態に係る表示装置９の製造方法について説明するとともに、表示装置９の構成について説明する。図２０Ａ〜図２０Ｍは、第９の実施形態に係る表示装置９の製造方法について説明するための図である。図２０Ａ〜図２０Ｍは、図１６Ａ〜図１６Ｆと同様に、表示装置９の外周部近傍のｘ−ｚ平面での断面を、当該表示装置９の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。

表示装置９の製造方法において、保護膜１１７を形成するまでの工程は、上述した第３の実施形態に係る表示装置３の製造方法において図９Ａ〜図９Ｅを参照して説明した保護膜１１７を形成するまでの工程と略同様である。従って、以下では、当該保護膜１１７を形成した後の工程から説明する。

第１の基板１０１において保護膜１１７を形成する工程までが終了したら、当該第１の基板１０１と、下面にＣＦ層１１９及びシール材１２１が形成された第２の基板１０３と、を、当該シール材１２１によって貼り合わせる。更に、シール材１２１に封止された空間であって、画素領域の直上の空間に、封止樹脂１２３を充填する（図２０Ａ）。

ＣＦ層１１９は、第５の実施形態に係る表示装置５のＣＦ層１１９と同様のものであり、第２の基板１０３を第１の基板１０１に貼り合わせた際に、画素領域の直上において、各画素に設けられる有機ＥＬ素子１１５の各々に対して所定の面積を有する各色（Ｒ、Ｇ、Ｂ）のＣＦが設けられるように、形成される。このように、表示装置９は、表示装置５と同様に、対向ＣＦ方式の表示装置である。ただし、第９の実施形態はかかる例に限定されず、表示装置９は、ＯＣＣＦ方式の表示装置であってもよい。

また、シール材１２１は、第５の実施形態に係る表示装置５のシール材１２１と同様のものであり、第２の基板１０３を第１の基板１０１に貼り合わせた際に、画素領域を取り囲むように設けられる。シール材１２１は、第１の基板１０１と第２の基板１０３とを貼り合わせる接着剤として機能するとともに、画素領域を封止する機能も有する。

また、封止樹脂１２３は、第５の実施形態に係る表示装置５の封止樹脂１２３と同様のものであり、有機ＥＬ素子１１５を水分等から保護する機能を有する。

ここで、表示装置９では、上記表示装置５等と同様に、配線層１０７には、アノードとして機能する第１の電極１０７ａや、有機ＥＬ素子１１５に係る所定の信号を後述する信号電極１５７との間で伝送するための引き出し配線等が形成されている。このとき、表示装置９では、当該配線層１０７の中に、画素に関する所定の信号を外部とやり取りするための取り出し電極１４５が形成される。本明細書では、区別のため、上記の第５〜第８の実施形態における取り出し電極１３１を第１の取り出し電極１３１とも記載し、この取り出し電極１４５を第２の取り出し電極１４５とも記載することがある。取り出し電極１４５は、図示するように、第２の基板１０３を第１の基板１０１に貼り合わせた際にシール材１２１の直下に位置するように設けられる。つまり、図２０Ａに示すように、第１の基板１０１と第２の基板１０３とが貼り合わされた状態では、取り出し電極１４５の直上には、保護膜１１７、シール材１２１及び第２の基板１０３が積層されている。

取り出し電極１４５は、上記表示装置５における取り出し電極１３１と同様に、画素に関する所定の信号に係る配線と電気的に接続される。図示する例では、取り出し電極１４５は、カソードとして機能する第２の電極１１３と電気的に接続されている。つまり、取り出し電極１４５は、カソード電位を外部に取り出すための電極である。図２０Ａでは１つの取り出し電極１４５のみを図示しているが、実際には、画素に関する互いに異なる信号を伝達するための複数の取り出し電極１４５が設けられる。取り出し電極１４５の数は、表示装置９の回路構成等に応じて、表示装置９を適切に駆動し得るように適宜決定される。

第１の基板１０１と第２の基板１０３とを貼り合わせたら、次に、取り出し電極１４５の直上に、保護膜１１７、シール材１２１及び第２の基板１０３をｚ軸方向に貫通し、取り出し電極１４５の表面まで達する貫通孔１４７を形成する（図２０Ｂ）。当該貫通孔１４７を形成する処理は、例えばレーザによって行われる。なお、例えば、貫通孔１４７の直径は１００〜１５０μｍ程度であり、貫通孔１４７の深さ（すなわち、保護膜１１７、シール材１２１及び第２の基板１０３の厚みの合計）は３００〜７００μｍ程度である。具体的には、保護膜１１７及びシール材１２１の厚みは、それぞれ３〜５μｍ程度であり、第２の基板１０３の厚みは３００〜７００μｍ程度である。

次に、貫通孔１４７の内壁に、第２の基板１０３の上面と取り出し電極１４５との間に延設されるように導電性材料を成膜する。つまり、保護膜１１７、シール材１２１及び第２の基板１０３に、第２の基板１０３の上面から取り出し電極１４５の下面まで至るビアホール１５５を形成する。また、このとき、同時に、第２の基板１０３上に成膜された導電性材料を適宜パターニングすることにより、ビアホール１５５と電気的に接続される信号電極１５７を形成する。以下、図２０Ｃ〜図２０Ｇを参照して、このビアホール１５５及び信号電極１５７の形成処理の詳細について説明する。

ビアホール１５５及び信号電極１５７の形成処理では、まず、第２の基板１０３の上面及び貫通孔１４７の内壁に、公知の成膜技術を用いて、バリアメタル及びＣｕシード層（以下、バリアメタル／シード層１４９と総称する）を成膜する（図２０Ｃ）。バリアメタルとしては、例えばＴｉ等、一般的にＣｕ配線形成時にバリアメタルとして用いられるものが適用される。

次に、第２の基板１０３上の、貫通孔１４７及び当該貫通孔１４７の周囲の所定の面積の領域（後にビアホール１５５及び信号電極１５７が形成される領域）以外の領域に、公知のフォトリソグラフィ技術を用いてレジストマスク１５１を形成する（図２０Ｄ）。

次に、めっき法により、Ｃｕを成膜する（図２０Ｅ）。このとき、レジストマスク１５１が設けられない部位にのみ、バリアメタル／シード層１４９の上にＣｕ膜１５３が形成される。すなわち、貫通孔１４７の内壁、及び第２の基板１０３上の当該貫通孔１４７の周囲の所定の面積の領域に、Ｃｕ膜１５３が形成される。

次に、アッシングにより、レジストマスク１５１を除去する（図２０Ｆ）。

次に、ドライエッチングにより、レジストマスク１５１の下に存在していた、第２の基板１０３上に露出しているバリアメタル／シード層１４９を除去する（図２０Ｇ）。以上の処理により、貫通孔１４７の内壁にＣｕ膜１５３が形成され、ビアホール１５５が形成される。また、同時に、第２の基板１０３の上面に、ビアホール１５５と電気的に接続されるＣｕ膜１５３からなる信号電極１５７が形成される。

なお、ここでは、一例として、導電性材料としてＣｕを用いる場合におけるビアホール１５５及び信号電極１５７の形成処理について説明したが、第９の実施形態はかかる例に限定されない。ビアホール１５５及び信号電極１５７を構成する導電性材料、及びその形成方法としては、各種の公知の材料及び方法が用いられてよい。

ビアホール１５５及び信号電極１５７を形成したら、次に、当該信号電極１５７上にバンプ１６５を形成する。後述するように、表示装置９をモジュール化し表示モジュール３７を作製する際には、当該バンプ１６５を介して、信号電極１５７と、モジュール筐体２７に設けられる信号電極２２１とが電気的に接続される。以下、図２０Ｈ〜図２０Ｍを参照して、このバンプ１６５の形成処理の詳細について説明する。

バンプ１６５の形成処理では、まず、第２の基板１０３の上面、信号電極１５７の上面及びビアホール１５５の内壁に、公知の成膜技術を用いてアンダーバリアメタル層１６１を成膜する（図２０Ｈ）。アンダーバリアメタルとしては、一般的にバンプの形成時に用いられている各種の公知の材料を適用することができる。

次に、信号電極１５７の上面の所定の面積の領域（後にバンプ１６５が形成される領域）以外の領域に、公知のフォトリソグラフィ技術を用いてレジストマスク１６３を形成する（図２０Ｉ）。

次に、めっき法によりバンプ１６５を形成する（図２０Ｊ）。バンプ１６５の材料は、例えばＳｎ、Ａｇ及びＣｕの合金等、一般的にバンプの材料として用いられる各種の公知のものであってよい。このとき、レジストマスク１５１が設けられない部位にのみ、バンプ１６５が形成される。すなわち、信号電極１５７の上面の所定の面積の領域に、バンプ１６５が形成される。

次に、アッシングにより、レジストマスク１６３を除去する（図２０Ｋ）。

次に、ドライエッチングにより、レジストマスク１６３の下に存在していた、第２の基板１０３上及びビアホール１５５の内壁上に露出しているアンダーバリアメタル層１６１を除去する（図２０Ｌ）。

次に、リフローを行い、バンプ１６５内のガス出しを行うとともに、当該バンプ１６５を一旦溶融させて球状にする。以上の処理により、信号電極１５７上にバンプ１６５が形成される。そして、チップサイズにダイシングすることにより、表示装置９が完成する。

なお、バンプ１６５の形成処理は以上説明した方法に限定されず、バンプ１６５は、各種の公知の方法によって形成されてよい。例えば、バンプ１６５は、金スタッドバンプ技術によって形成されてもよい。金スタッドバンプ技術を用いる場合には、ボンダーにより信号電極１５７上にバンプが形成され得る。

以上、第９の実施形態に係る表示装置９の製造方法について説明した。以上説明したように、表示装置９では、第２の基板１０３上に信号電極１５７が形成される。そして、当該信号電極１５７と第１の基板１０１とを電気的に接続する接続構造として、シール材１２１の直下に位置し、第１の基板１０１上の有機ＥＬ素子１１５に関する信号を取り出すための取り出し電極１４５と、第２の基板１０３、シール材１２１及び保護膜１１７を貫通して取り出し電極１４５に達するように設けられるビアホール１５５と、が設けられる。当該ビアホール１５５を介して、取り出し電極１４５と信号電極１５７とが電気的に接続される。

このように、表示装置９では、チップ面内においてシール材１２１の直上に当たる位置に信号電極１５７が設けられる。従って、上述した第５の実施形態に係る表示装置５と同様に、第１の基板１０１上に当該信号電極１５７を設ける領域（すなわち、Ｉ／Ｏ部）を確保する必要がない。従って、例えば、表示装置９を、表示装置５０のような既存の表示装置と同一のチップ面積で作製する場合には、より広い画素領域を確保することが可能になる。あるいは、例えば、表示装置９を、表示装置５０のような既存の表示装置と同一の面積の画素領域を有するように作製する場合には、チップ面積を縮小化することが可能となる。この場合には、ウエハ当たりのチップ取得数を増加させることができ、製造コストの低減を実現することができる。

なお、図２０Ａ〜図２０Ｍを参照して説明した表示装置９の製造方法に係る各処理を実行する具体的なプロセスとしては、有機ＥＬ素子１１５の特性が維持され得るように、比較的低い温度で実行可能なものが好適に選択され得る。例えば、少なくとも有機層１１１を形成した後の各処理は、ウエハの温度が１００℃以下に保たれるように実行されることが好ましい。例えば、上述したようにバンプ１６５を金スタッドバンプ技術によって形成することにより、このようなプロセスの低温化の要請に応えることができる。

（３−５−２．表示モジュールの構成）
図２１を参照して、第９の実施形態に係る表示モジュール３７の構成について説明する。図２１は、第９の実施形態に係る表示モジュール３７の概略構成を示す図である。

図２１では、表示モジュール３７の断面図を示している。図２１に示すように、表示モジュール３７は、表示装置９がモジュール筐体２７に格納されることにより構成される。

モジュール筐体２７は、筐体本体２１９に対して、表示装置９の信号電極１５７と電気的に接続される信号電極２２１が設けられて構成される。筐体本体２１９は、略直方体形状を有する。また、モジュール筐体２７の底板には、信号電極２２１と電気的に接続され、外部に向かって延設されるＦＰＣ２０５が接続される。

図示するように、表示装置９の表示面である上面が筐体本体２１９の天板の内面と対向する方向で、当該表示装置９が当該モジュール筐体２７の内部に格納される。具体的には、例えば、筐体本体２１９は、その底板と、側壁及び天板と、が分離可能に構成されており、当該底板の上に表示装置９を固定的に載置し、その後、当該底板に側壁及び天板を取り付けることにより、表示装置９がモジュール筐体２７の内部に格納される。当該底板への表示装置９の固定方法は限定されず、各種の公知の方法が採用されてよい。図２１に示すように、筐体本体２１９の天板の中央には、表示装置９の画素領域に対応する開口部が設けられており、表示装置９がモジュール筐体２７に格納された際には、当該開口部から表示装置９の画素領域が露出する。

また、筐体本体２１９の天板の内面の、当該開口部が設けられない領域において、表示装置９のバンプ１６５と対向する位置には、信号電極２２１が配設される。以下、区別のため、表示装置９の信号電極１５７のことを装置側信号電極１５７とも呼称し、モジュール筐体２７に設けられる信号電極２２１のことを筐体側信号電極２２１とも呼称する。筐体側信号電極２２１上には、バンプ２２３が設けられており、表示装置９をモジュール筐体２７に格納する際には、バンプ１６５、２２３をフリップチップボンディングし、装置側信号電極１５７と筐体側信号電極２２１とを電気的に接続させる。筐体本体２１９の壁面には、筐体側信号電極２２１とＦＰＣ２０５とを電気的に接続する配線２２５が形成されており、これにより、バンプ１６５、２２３のフリップチップボンディング及び配線２２５により、装置側信号電極１５７とＦＰＣ２０５とが電気的に接続される。

ここで、表示装置９のチップ面内において、装置側信号電極１５７は、必ずしも均等に分散して配設される訳ではない。従って、上記のようにバンプ１６５、２２３をフリップチップボンディングした際に、当該バンプ１６５、２２３の接続部位が、表示モジュール３７における水平面内において一部の領域に集中してしまう場合がある。このように水平面内においてバンプ１６５、２２３の接続部位が偏った分布を有していると、モジュール筐体２７に対する表示装置９の平行度を保つことが困難になり、表示モジュール３７の信頼性を損なう恐れがある。従って、表示モジュール３７では、必要に応じて、モジュール筐体２７に対する表示装置９の平行度を保つために、表示装置９にダミーのバンプ２２７が形成され、モジュール筐体２７にダミーのバンプ２３１が形成されてもよい。ダミーのバンプ２２７、２３１は、実際に導通を取るバンプ１６５、２２３も含めたバンプ１６５、２２３、２２７、２３１の分布が水平面内において略均一になるように適宜設けられ得る。表示装置９をモジュール筐体２７に格納した際に、これらダミーのバンプ２２７、２３１もフリップチップボンディングすることにより、モジュール筐体２７に対する表示装置９の傾きを抑制することができ、高い信頼性を有する表示モジュール３７を実現することができる。

（３−５−３．変形例）
上述した製造方法では、信号電極１５７と取り出し電極１４５とを接続するビアホール１５５の形成処理において、第２の基板１０３、シール材１２１及び保護膜１１７に貫通孔１４７を形成する際に（すなわち、取り出し電極１４５を開口する際に）、当該貫通孔１４７をレーザによって一括して形成していた。ただし、第９の実施形態はかかる例に限定されない。ここでは、第９の実施形態の変形例として、取り出し電極１４５の開口が異なる方法によって行われる場合について説明する。

（３−５−３−１．レーザ加工とドライエッチングの併用）
一般的に、異なる材料に対する貫通孔の形成をレーザで一括加工する場合、レーザの条件を精密にコントロールする必要があるため、その制御が困難となる。その点で、加工技術としては、ドライエッチングの方が制御性に優れていると言える。一方、ドライエッチングでの加工速度はそのエッチングレートに依存しているため、高速化は困難である。つまり、加工速度の点ではレーザ加工の方が優れていると言える。

このように、レーザ加工とドライエッチングには、加工精度及び加工速度について互いに一長一短がある。そこで、第９の実施形態の一変形例として、レーザ加工とドライエッチングを併用して貫通孔１４７を形成する。具体的には、本変形例では、比較的厚い加工対象である第２の基板１０３については、加工速度の速いレーザ加工によって加工を行う。一方、取り出し電極１４５と接触している保護膜１１７については、当該取り出し電極１４５の表面へのダメージを極力抑えるために、制御性の高いドライエッチングによって加工を行う。

以下、図２２Ａ〜図２２Ｄを参照して、このような、取り出し電極１４５の開口をレーザ加工とドライエッチングとを併用して行う方法についてより詳細に説明する。図２２Ａ〜図２２Ｄは、取り出し電極１４５の開口をレーザ加工とドライエッチングとを併用して行う方法について説明するための図である。図２２Ａ〜図２２Ｄは、図２０Ａ〜図２０Ｍと同様に、本変形例に係る表示装置の外周部近傍のｘ−ｚ平面での断面を、取り出し電極１４５の開口に係る加工方法における工程順に概略的に図示したものであり、当該加工方法におけるプロセスフローを表すものである。

本変形例に係る取り出し電極１４５の開口に係る加工方法では、まず、上述した図２０Ａに示す状態（すなわち、第１の基板１０１と第２の基板１０３とが貼り合わされた状態）において、レーザ加工により第２の基板１０３に貫通孔を形成する（図２２Ａ）。例えば、上述したように、第２の基板１０３の厚みは約３００〜７００μｍであるのに対して、シール材１２１及び保護膜１１７の厚みは、いずれも約３〜５μｍである。従って、比較的厚みの大きい第２の基板１０３に対する貫通孔の加工をレーザ加工によって行うことにより、より短い加工時間で当該貫通孔を形成することが可能になる。

次に、レーザ加工によりシール材１２１に貫通孔を形成する（図２２Ｂ）。なお、図示する例では、第２の基板１０３及びシール材１２１に対する貫通孔の加工を段階的に行っているが、これらの加工は一括で行われてもよい。あるいは、シール材１２１の加工はドライエッチングによって行われてもよい。

次に、第２の基板１０３及びシール材１２１に設けられた貫通孔の底部のみが加工されるようにレジストマスク１６７を設けた上で、ドライエッチングにより、保護膜１１７に、取り出し電極１４５に達する貫通孔を形成する（図２２Ｃ）。そして、アッシングによりレジストマスク１６７を除去することにより、貫通孔１４７が形成される、すなわち取り出し電極１４５が開口される（図２２Ｄ）。

ここで、例えば、保護膜１１７及び取り出し電極１４５は、それぞれ、ＳｉＮやＡｌ等、半導体プロセスにおいて広く用いられている材料によって形成され得る。このような半導体プロセスにおいて広く用いられている材料については、過去の多くの知見に基づいて、そのドライエッチング時のエッチングレート等の調整を高精度に制御可能である。また、保護膜１１７及び取り出し電極１４５の材料として、それぞれＳｉＮ及びＡｌが用いられる場合であれば、その選択比も十分に確保可能である。従って、保護膜１１７に対する貫通孔の加工をドライエッチングによって行うことにより、取り出し電極１４５の表面へのダメージをより抑えつつ、当該貫通孔を形成することが可能になる。

（３−５−３−２．小径の第２の基板を用いる変形例）
上述したように、第９の実施形態に係る表示装置９では、第２の基板１０３の厚みが、シール材１２１及び保護膜１１７の厚みに比べて非常に大きい。従って、貫通孔１４７の形成処理のＴＡＴは、第２の基板１０３に対する加工時間が律速している。そこで、第９の実施形態の他の変形例として、上述した表示装置９よりも小径の第２の基板を用いる。具体的には、本変形例では、取り出し電極１４５の少なくとも一部領域の直上に第２の基板が存在しない程度に小径の第２の基板を用いる。これにより、取り出し電極１４５を開口する際に、当該第２の基板に対しては加工を施す必要がなく、シール材１２１及び保護膜１１７のみ加工すればよいことになる。従って、取り出し電極１４５の開口処理の加工時間をより短くすることができる。

以下、図２３Ａ〜図２３Ｃを参照して、このような、小径の第２の基板を用いた場合における、取り出し電極１４５の開口に係る加工方法についてより詳細に説明する。図２３Ａ〜図２３Ｃは、小径の第２の基板を用いた場合における、取り出し電極１４５の開口に係る加工方法について説明するための図である。図２３Ａ〜図２３Ｃは、図２０Ａ〜図２０Ｍと同様に、本変形例に係る表示装置の外周部近傍のｘ−ｚ平面での断面を、取り出し電極１４５の開口に係る加工方法における工程順に概略的に図示したものであり、当加工該方法におけるプロセスフローを表すものである。

図２３Ａは、取り出し電極１４５の開口を行う前であって、第１の基板１０１と、第２の基板１０３ａとが貼り合わされた状態を示している。第２の基板１０３ａは、上述した表示装置９の第２の基板１０３よりも小径の基板であり、その径は、その外縁が取り出し電極１４５の直上に位置し得るように調整されている。つまり、取り出し電極１４５の少なくとも一部領域の直上には、第２の基板１０３ａが存在していない。

本変形例に係る取り出し電極１４５の開口に係る加工方法では、図２３Ａに示す状態において、まず、シール材１２１上の一部領域（貫通孔１４７ａを設けたい領域）のみが加工されるように、公知のフォトリソグラフィ技術を用いてレジストマスク１６９を設ける（図２３Ｂ）。

そして、ドライエッチングにより、シール材１２１及び保護膜１１７をエッチングし、取り出し電極１４５の表面を露出させる（図２３Ｃ）。これにより、取り出し電極１４５が開口される。開口された取り出し電極１４５に対して、例えば図２０Ｃ〜図２０Ｇを参照して説明したＣｕ層の形成処理等を行うことにより、第２の基板１０３、シール材１２１及び保護膜１１７の縁部に沿って、第２の基板１０３の上面から取り出し電極１４５までの間に延設される導電性材料からなる膜（すなわち配線）が形成される。当該配線によって、第２の基板１０３の上面に設けられる信号電極１３７と取り出し電極１４５とが電気的に接続される。

以上説明した加工方法によれば、第２の基板１０３ａを加工する必要がないため、より短い加工時間で取り出し電極１４５の開口を行うことができる。なお、以上説明した加工方法では、シール材１２１及び保護膜１１７をいずれもドライエッチングにより加工していたが、例えば、シール材１２１はレーザ加工によって加工し、保護膜１１７はドライエッチングによって加工してもよい。

（３−６．第１０の実施形態）
図２４Ａ〜図２４Ｈを参照して、第１０の実施形態に係る表示装置１０の製造方法について説明するとともに、表示装置１０の構成について説明する。図２４Ａ〜図２４Ｈは、第１０の実施形態に係る表示装置１０の製造方法について説明するための図である。図２４Ａ〜図２４Ｈは、図２０Ａ〜図２０Ｍと同様に、表示装置１０の外周部近傍のｘ−ｚ平面での断面を、当該表示装置１０の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。

ここで、第１０の実施形態に係る表示装置１０においても、シール材１２１の直下に取り出し電極１４５が設けられるとともに、第２の基板１０３の上面に信号電極１５７が設けられ、第２の基板１０３、シール材１２１及び保護膜１１７を貫通するビアホールによってこれら取り出し電極１４５及び信号電極１５７が電気的に接続される接続構造を有する点は、上述した第９の実施形態に係る表示装置９と同様である。表示装置１０では、当該接続構造の形成方法が、表示装置９とは異なる。

具体的には、表示装置１０の製造方法では、まず、第１の基板１０１と貼り合わせる前の第２の基板１０３の下面にＣＦ層１１９を形成する（図２４Ａ）。

次に、第２の基板１０３に貫通孔を設ける（図２４Ｂ）。当該貫通孔は、例えばレーザ加工又はドリル加工等、各種の公知の方法によって形成される。

次に、当該貫通孔の内壁に、第２の基板１０３の上面と下面との間に延設されるように導電性材料からなる導電性膜１７０を形成する（図２４Ｃ）。つまり、第２の基板１０３にビアホール１７１を形成する。当該導電性材料の成膜は、例えばセミアディティブ法等、各種の公知の方法によって行われてよい。また、ビアホール１７１は、第２の基板１０３を第１の基板１０１に貼り合わせた際に当該ビアホール１７１が取り出し電極１４５の直上（より厳密には、後述する第１の基板１０１に設けられるビアホール１７３の直上）に位置するように、形成される。更に、この際、第２の基板１０３の上面に、ビアホール１７１と電気的に接続される信号電極１５７を形成しておく。

一方、第２の基板１０３に対する以上の処理と並行して、第１の基板１０１に対して以下の処理を行う。まず、保護膜１１７を形成する工程までが行われた第１の基板１０１上に、シール材１２１を形成する（図２４Ｄ）。シール材１２１は、第２の基板１０３を第１の基板１０１に貼り合わせた際に画素領域を取り囲む位置に設けられる。なお、第１の基板１０１において保護膜１１７を形成するまでの工程は、上述した第３の実施形態に係る表示装置３の製造方法において図９Ａ〜図９Ｅを参照して説明した保護膜１１７を形成するまでの工程と略同様である。

次に、シール材１２１及び保護膜１１７に、取り出し電極１４５まで達する貫通孔を設ける（図２４Ｅ）。当該貫通孔は、例えばレーザ加工又はドライエッチング等、各種の公知の方法によって形成される。

次に、上記貫通孔の内壁に、シール材１２１の上面と取り出し電極１４５との間に延設されるように導電性材料からなる導電性膜１７２を形成する（図２４Ｆ）。つまり、シール材１２１及び保護膜１１７に、取り出し電極１４５まで達するビアホール１７３を形成する。当該導電性材料の成膜は、例えばスパッタリング法や、図２０Ｃ〜図２０Ｇを参照して説明した銅配線形成のプロセス等、各種の公知の方法によって行われてよい。

第１の基板１０１及び第２の基板１０３について以上の処理が終了したら、第２の基板１０３を第１の基板１０１に貼り合わせる（図２４Ｇ）。シール材１２１により、第１の基板１０１と第２の基板１０３とが接着される。このとき、第２の基板１０３に設けられるビアホール１７１の下面と、第１の基板１０１に設けられるビアホール１７３の上面と、が電気的に接続されるように、面内方向での位置合わせを行った上で、両者が貼り合わされる。これにより、第２の基板１０３の上面の信号電極１５７と第１の基板１０１の取り出し電極１４５とを電気的に接続するビアホール１７５が形成される。

そして、シール材１２１の内部の空間に封止樹脂１２３を充填した後、図２０Ｈ〜図２０Ｍを参照して説明した方法と同様の方法により、信号電極１５７の上面にバンプ１６５を形成する。そして、チップサイズにダイシングすることにより、表示装置１０が完成する（図２４Ｈ）。なお、封止樹脂１２３は、第１の基板１０１と第２の基板１０３とを貼り合わせた後に充填されなくてもよく、例えば、第１の基板１０１上の対応する位置に封止樹脂１２３を形成してから両者を貼り合わせてもよい。

以上、第１０の実施形態に係る表示装置１０の製造方法について説明した。以上説明したように、第１０の実施形態では、第１の基板１０１及び第２の基板１０３にそれぞれビアホール１７３、１７１を形成した後、両者を貼り合わせることにより、表示装置１０が作製される。当該方法によれば、第１の基板１０１及び第２の基板１０３について、それぞれ別々にビアホール１７３、１７１を形成する処理が行われるため、第１の基板１０１及び第２の基板１０３における被加工材の材料等を考慮して、当該被加工材のそれぞれに適した方法でビアホール１７３、１７１を形成することができる。従って、第９の実施形態のように両者を貼り合わせてから一括してビアホール１５５を形成する場合に比べて、より効率的にビアホール１７５を形成することが可能になる。

なお、表示装置１０についても、表示装置９と同様に、当該表示装置１０をモジュール筐体２７に格納することにより、表示モジュールを構成することが可能である。当該表示モジュールの構成は、表示装置１０の構成が異なること以外は、第９の実施形態に係る表示モジュール３７と同様であるため、重複する説明を省略する。

なお、図示した製造方法では、ビアホール１７３、１７１は、貫通孔の内壁に導電性材料が成膜されることによって形成されていたが、第１０の実施形態はかかる例に限定されない。ビアホール１７３、１７１は、貫通孔の内部に導電性材料が埋め込まれることによって形成されてもよい。図２５は、このような、第２の基板１０３に設けられる、貫通孔に導電性材料が埋め込まれて構成されるビアホール１７３ａの概略構成を示す図である。また、図２６は、第１の基板１０１に設けられる、貫通孔に導電性材料が埋め込まれて構成されるビアホール１７１ａの概略構成を示す図である。

（３−７．第１１の実施形態）
図２７Ａ〜図２７Ｃを参照して、第１１の実施形態に係る表示装置１１の製造方法について説明するとともに、表示装置１１の構成について説明する。図２７Ａ〜図２７Ｃは、第１１の実施形態に係る表示装置１１の製造方法について説明するための図である。図２７Ａ〜図２７Ｃは、図２０Ａ〜図２０Ｍと同様に、表示装置１１の外周部近傍のｘ−ｚ平面での断面を、当該表示装置１１の製造方法における工程順に概略的に図示したものであり、当該製造方法におけるプロセスフローを表すものである。

ここで、第１１の実施形態に係る表示装置１１においても、シール材１２１の直下に取り出し電極１４５が設けられるとともに、第２の基板１０３の上面に信号電極１５７が設けられ、第２の基板１０３、シール材１２１及び保護膜１１７を貫通するビアホールによってこれら取り出し電極１４５及び信号電極１５７が電気的に接続される接続構造を有する点は、上述した第９の実施形態に係る表示装置９と同様である。表示装置１１では、当該接続構造の形成方法が、表示装置９とは異なる。

具体的には、表示装置１１の製造方法では、まず、第１の基板１０１と貼り合わせる前の第２の基板１０３の下面にＣＦ層１１９を形成するとともに、貫通孔を設ける。当該処理は、上記第１０の実施形態において、図２４Ａ及び図２４Ｂを参照して説明した処理と同様であるため、詳細な説明は省略する。なお、当該貫通孔は、第２の基板１０３を第１の基板１０１に貼り合わせた際に当該貫通孔が取り出し電極１４５の直上に位置するように、形成される。また、第２の基板１０３に対する当該処理と並行して、保護膜１１７を形成する工程までが行われた第１の基板１０１上に、シール材１２１を形成する。当該処理も、上記第１０の実施形態において、図２４Ｄを参照して説明した処理と同様であるため、詳細な説明は省略する。

第１の基板１０１及び第２の基板１０３について以上の処理が終了したら、第２の基板１０３を第１の基板１０１に貼り合わせる。シール材１２１により、第１の基板１０１と第２の基板１０３とが接着される。更に、シール材１２１の内部の空間に封止樹脂１２３を充填する（図２７Ａ）。

次に、第２の基板１０３に設けられた貫通孔の底部において、シール材１２１及び保護膜１１７に、取り出し電極１４５まで達する貫通孔を形成する（図２７Ｂ）。当該処理は、例えばレーザ加工又はドライエッチング等、各種の公知の方法によって行われる。当該処理により、図示するように、第２の基板１０３の上面から取り出し電極１４５まで達する貫通孔１７７が形成されることとなる。

以降の処理は、第９の実施形態に係る表示装置９の製造方法と同様である。すなわち、図２０Ｃ〜図２０Ｇを参照して説明した方法と同様の方法により、第２の基板１０３の上面及び貫通孔１７７の内壁に対して金属膜を成膜し、信号電極１５７及びビアホール１５５を形成する。更に、図２０Ｈ〜図２０Ｍを参照して説明した方法と同様の方法により、信号電極１５７の上面にバンプ１６５を形成する。そして、チップサイズにダイシングすることにより、表示装置１１が完成する（図２７Ｃ）。

以上、第１１の実施形態に係る表示装置１１の製造方法について説明した。以上説明したように、第１１の実施形態では、第２の基板１０３に貫通孔を形成した後、第１の基板１０１と第２の基板１０３とを貼り合わせる。その後、第１の基板１０１のシール材１２１及び保護膜１１７に貫通孔を形成し、第２の基板１０３に設けられた貫通孔と、当該シール材１２１及び保護膜１１７に設けられた貫通孔とに、一括して導電性材料を成膜することにより、ビアホール１５５が形成される。上述したように、ビアホール１５５を形成するための開口部の形成処理のＴＡＴは、第２の基板１０３に対する加工時間が律速している。これに対して、第１１の実施形態によれば、第１の基板１０１と第２の基板１０３とを貼り合わせる前に、第２の基板１０３に対する貫通孔の形成処理が行われる。従って、第２の基板１０３に対する貫通孔の形成処理を独立した工程として行うことができるため、第２の基板１０３の材料等を考慮して、最も適した方法で当該貫通孔を形成することができる。つまり、最も加工時間が掛かる第２の基板１０３に対する貫通孔の形成処理を、より効率的に行うことが可能となるため、第９の実施形態のように両者を貼り合わせてから一括してビアホール１５５を形成する場合に比べて、より効率的にビアホール１５５を形成することが可能になる。

なお、表示装置１１についても、表示装置９と同様に、当該表示装置１１をモジュール筐体２７に格納することにより、表示モジュールを構成することが可能である。当該表示モジュールの構成は、表示装置１１の構成が異なること以外は、第９の実施形態に係る表示モジュール３７と同様であるため、重複する説明を省略する。

（４．補足）
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

例えば、以上説明した、各実施形態に係る表示装置が有し得る各構成、及び各変形例に係る表示装置が有し得る各構成は、可能な範囲で互いに組み合わせて適用することが可能である。

また、例えば、以上では、本開示の一例として、表示装置が有機ＥＬディスプレイである実施形態について説明したが、本開示はかかる例に限定されない。本開示に係る技術の対象となる表示装置は、２つの基板が貼り合わされて構成される表示装置であれば、各種の表示装置であってよい。これらの他の表示装置においても、上述した各実施形態及び各変形例と同様にそのＩ／Ｏ部を形成することにより、上述した各実施形態及び各変形例と同様の効果（すなわち、チップ面積をより縮小する効果）を得ることが可能になる。

また、本明細書に記載された効果は、あくまで説明的又は例示的なものであって限定的なものではない。つまり、本開示に係る技術は、上記の効果とともに、又は上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏し得る。

なお、以下のような構成も本開示の技術的範囲に属する。
（１）
画像を表示するための複数の画素が配列されてなる画素領域を基板の上面に有し、前記画素に関する信号を外部とやり取りするための装置側信号電極が前記基板の側面に配設されている表示装置と、
前記表示装置を格納し、前記装置側信号電極と対向する部位に、前記装置側信号電極と電気的に接続される筐体側信号電極を有するモジュール筐体と、
を備える、表示モジュール。
（２）
前記基板の側面のうち前記装置側信号電極が配設される電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に変化するテーパ形状を有する、
前記（１）に記載の表示モジュール。
（３）
前記基板の前記電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に大きくなる順テーパ形状を有する、
前記（２）に記載の表示モジュール。
（４）
前記基板の前記電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に小さくなる逆テーパ形状を有する、
前記（２）に記載の表示モジュール。
（５）
前記モジュール筐体の、前記筐体側信号電極が配設される部位は、前記基板の側面のうち前記装置側信号電極が配設される電極配設領域と略平行な面を有する、
前記（１）〜（４）のいずれか１項に記載の表示モジュール。
（６）
前記筐体側信号電極は板バネ形状を有する、
前記（５）に記載の表示モジュール。
（７）
前記筐体側信号電極はボール形状を有する、
前記（５）に記載の表示モジュール。
（８）
ボール形状を有する前記筐体側信号電極は、前記モジュール筐体の内壁面に対して垂直な方向に弾性的に移動可能である、
前記（７）に記載の表示モジュール。
（９）
前記筐体側信号電極は平面形状を有する、
前記（５）に記載の表示モジュール。
（１０）
画像を表示するための複数の画素が配列されてなる画素領域を基板の上面に有し、前記画素に関する信号を外部とやり取りするための装置側信号電極が前記基板の側面に配設されている表示装置を作製する工程と、
前記装置側信号電極と電気的に接続される筐体側信号電極を有するモジュール筐体に、前記表示装置を格納する工程と、
を含む、表示モジュールの製造方法。
（１１）
前記表示装置を作製する工程において、前記装置側信号電極を作製する工程は、
ウエハ状態の前記基板において、１つの前記表示装置に対応する領域の外周部に対応する領域をテーパ形状に加工する工程と、
前記基板の前記テーパ形状を有する領域に前記装置側信号電極に対応する配線パターンを形成する工程と、
を含む、
前記（１０）に記載の表示モジュールの製造方法。
（１２）
前記基板に形成される前記テーパ形状は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に大きくなる順テーパ形状である、
前記（１１）に記載の表示モジュールの製造方法。
（１３）
前記基板に形成される前記テーパ形状は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に小さくなる逆テーパ形状である、
前記（１１）に記載の表示モジュールの製造方法。
（１４）
前記モジュール筐体に前記表示装置を格納する工程では、前記筐体側信号電極に対して前記装置側信号電極が押圧されるように、前記モジュール筐体に前記表示装置が格納される、
前記（１０）〜（１３）のいずれか１項に記載の表示モジュールの製造方法。

また、以下のような構成も本開示の技術的範囲に属する。
（１）
画像を表示するための複数の画素が配列されてなる画素領域を上面に有する第１の基板と、
前記第１の基板の上層に、前記第１の基板と貼り合わすための貼り合わせ材を介して設けられ、前記画素からの出射光に対して透明な第２の基板と、
前記第２の基板の上面に位置し、前記画素に関する信号を外部とやり取りするための信号電極と、
を備える、表示装置。
（２）
前記信号電極と前記第１の基板とを電気的に接続する接続構造は、前記第２の基板を厚み方向に貫通して設けられる第１のビアホールを有する、
前記（１）に記載の表示装置。
（３）
前記接続構造は、
前記第１の基板上において、前記画素に関する所定の信号に係る配線と電気的に接続され、前記第１のビアホールの直下まで延設される取り出し配線と、
前記第１のビアホールの下面と前記取り出し配線とを電気的に接続する接続電極と、
を有する、
前記（２）に記載の表示装置。
（４）
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止するシール材であり、
前記接続電極は、面内方向において前記シール材の外側に位置する、
前記（３）に記載の表示装置。
（５）
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止するシール材であり、
前記接続電極は、面内方向において前記シール材の内側に位置する、
前記（３）に記載の表示装置。
（６）
前記画素の各々は、第１の電極、発光層及び第２の電極が、この順に積層されて構成される発光素子を有し、
前記接続構造は、
前記第１の電極と同一の層において、前記第１のビアホールの直下に対応する位置に表面が露出した状態で設けられ、前記画素に関する所定の信号に係る配線と電気的に接続された第１の取り出し電極と、
前記第１のビアホールの下面と前記第１の取り出し電極とを電気的に接続する接続電極と、
を有する、
前記（２）に記載の表示装置。
（７）
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止する、導電性を有するシール材であり、
前記接続構造は、前記導電性を有するシール材によって、前記第１のビアホールの下面と前記第１の基板とが電気的に接続されることによって構成される、
前記（２）に記載の表示装置。
（８）
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止するシール材であり、
前記接続構造は、
前記第１の基板上において、前記シール材の直下に位置し、前記画素に関する所定の信号に係る配線と電気的に接続される第２の取り出し電極と、
少なくとも前記シール材を厚み方向に貫通して前記第２の取り出し電極に達するように設けられ、前記第１のビアホールの直下に位置する第２のビアホールと、
を有する、
前記（２）に記載の表示装置。
（９）
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止するシール材であり、
前記信号電極と前記第１の基板とを電気的に接続する接続構造は、
前記第１の基板上において、一部領域が前記シール材の直下に位置し、他の領域が前記シール材から露出している、前記画素に関する所定の信号に係る配線と電気的に接続される第２の取り出し電極と、
少なくとも前記第２の基板の縁部及び前記シール材の縁部に沿って、前記第２の基板の上面と前記第２の取り出し電極との間に延設される配線と、
を有する、
前記（１）に記載の表示装置。
（１０）
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止するシール材であり、
前記画素領域の上方に位置する空間であって、前記シール材の内側に対応する空間は、封止樹脂によって充填されている、
前記（１）〜（９）のいずれか１項に記載の表示装置。
（１１）
画像を表示するための複数の画素が配列されてなる画素領域を上面に有する第１の基板と、
前記第１の基板の上層に、前記第１の基板と貼り合わすための貼り合わせ材を介して設けられ、前記画素からの出射光に対して透明な第２の基板と、
前記第２の基板の上面に位置し、前記画素に関する信号を外部とやり取りするための装置側信号電極と、
を有する表示装置と、
前記表示装置を格納するモジュール筐体と、
を備え、
前記モジュール筐体の前記装置側信号電極と対応する部位には、前記装置側信号電極とバンプを介して電気的に接続される筐体側信号電極が存在する、
表示モジュール。
（１２）
第１の基板の上面に、画像を表示するための複数の画素が配列されてなる画素領域を形成する工程と、
前記第１の基板の上面に対して、貼り合わせ材を介して前記画素からの出射光に対して透明な第２の基板を貼り合わせる工程と、
を含み、
前記第２の基板の上面には、前記画素に関する信号を外部とやり取りするための信号電極が形成される、
表示装置の製造方法。
（１３）
前記信号電極と前記第１の基板とを電気的に接続する接続構造は、前記第２の基板を厚み方向に貫通して設けられる第１のビアホールを有し、
前記第１のビアホール及び前記信号電極を形成する工程は、前記第１の基板に前記第２の基板を貼り合わせる前に行われ、
前記第２の基板に貫通孔を形成する工程と、
前記第２の基板に設けられた貫通孔内の少なくとも側壁に、前記第２の基板の上面と下面との間に延設されるように導電性材料を成膜する工程と、
導電性材料からなる膜を所定の形状にパターニングすることにより、前記貫通孔内に成膜された導電性材料と電気的に接続された前記信号電極を形成する工程と、
を含む、
前記（１２）に記載の表示装置の製造方法。
（１４）
前記貼り合わせ材は、面内方向において前記画素領域を取り囲むように位置し、前記画素領域を封止するシール材であり、
前記信号電極と前記第１の基板とを電気的に接続する接続構造は、
前記第２の基板を厚み方向に貫通して設けられる第１のビアホールと、
前記第１の基板上において前記シール材の直下に位置し、前記画素に関する所定の信号に係る配線と電気的に接続される第２の取り出し電極と、
前記第１のビアホールの直下において少なくとも前記シール材を厚み方向に貫通して前記第２の取り出し電極に達するように設けられる第２のビアホールと、を有する、
前記（１２）に記載の表示装置の製造方法。
（１５）
前記第１のビアホール及び前記第２のビアホールを形成する工程は、前記第１の基板に前記第２の基板を貼り合わせた後に行われ、
前記第２の基板、及び前記第１の基板上の前記シール材を含む積層構造に前記第２の取り出し電極まで達するに貫通孔を形成する工程と、
前記第２の基板、及び前記第１の基板上の前記シール材を含む積層構造に設けられた前記貫通孔内の少なくとも側壁に、前記第２の基板の上面から前記第２の取り出し電極までの間に延設されるように導電性材料を成膜する工程と、
を含む、
前記（１４）に記載の表示装置の製造方法。
（１６）
前記第２の基板、及び前記第１の基板上の前記シール材を含む積層構造に貫通孔を形成する工程では、前記貫通孔は、レーザによって一括して形成される、
前記（１５）に記載の表示装置の製造方法。
（１７）
前記第２の基板、及び前記第１の基板上の前記シール材を含む積層構造に貫通孔を形成する工程では、前記第２の基板における前記貫通孔はレーザによって形成され、前記シール材を含む積層構造における前記貫通孔はドライエッチングによって形成される、
前記（１５）に記載の表示装置の製造方法。
（１８）
前記第１のビアホール及び前記第２のビアホールを形成する工程は、前記第１の基板に前記第２の基板を貼り合わせる前に行われ、
前記第２の基板に貫通孔を形成する工程と、
前記第２の基板の貫通孔内の少なくとも側壁に、前記第２の基板の上面から下面までの間に延設されるように導電性材料を成膜する工程と、
前記第１の基板上の前記シール材を含む積層構造に前記第２の取り出し電極まで達する貫通孔を形成する工程と、
前記シール材を含む積層構造の貫通孔内の少なくとも側壁に、前記シール材の上面から前記第２の取り出し電極までの間に延設されるように導電性材料を成膜する工程と、
を含み、
前記接続構造は、前記第１のビアホールの下面と前記第２のビアホールの上面とが互いに接触するように、前記第１のビアホールが形成された第２の基板を、前記第２のビアホールが形成された第１の基板に貼り合わせることによって形成される、
前記（１４）に記載の表示装置の製造方法。
（１９）
前記第２の基板における前記貫通孔はレーザ又はドリルによって形成され、前記第１の基板上の前記シール材を含む積層構造における前記貫通孔はレーザ又はドライエッチングによって形成される、
前記（１８）に記載の表示装置の製造方法。
（２０）
前記第１のビアホール及び前記第２のビアホールを形成する工程は、
前記第１の基板に前記第２の基板を貼り合わせる前に、前記第２の基板に貫通孔を形成する工程と、
前記第１の基板と前記第２の基板とを貼り合わせる工程と、
前記第１の基板上の前記シール材を含む積層構造の、前記第２の基板の貫通孔の底部に対応する部位に、前記第２の取り出し電極まで達する貫通孔を形成する工程と、
前記第２の基板、及び前記第１の基板上の前記シール材を含む積層構造の貫通孔内の少なくとも側壁に、前記第２の基板の上面から前記第２の取り出し電極までの間に延設されるように金属材料を成膜する工程と、
を含む、
前記（１４）に記載の表示装置の製造方法。

１、２、３、４、５、６、７、８、９、１０、１１ 表示装置
２１、２２、２３、２４、２５、２６、２７ モジュール筐体
３１、３２、３３、３４、３５、３６、３７ 表示モジュール
１０１ 第１の基板
１０３ 第２の基板
１０４ 配線層
１０５ 絶縁膜
１０７ 配線層
１０７ａ 第１の電極
１０７ｂ、１２９ａ、１３７ 信号電極（装置側信号電極）
１１１ 有機層
１１３ 第２の電極（配線層）
１１５ 有機ＥＬ素子
１１７ 保護膜
１１９ ＣＦ層
１２１ シール材
１２３ 封止樹脂
１２７ 貼り合わせ樹脂材
１２９ 配線層
１３１、１４５ 取り出し電極
１３３ 取り出し配線
１３５ ビアホール
１３９ 接続電極
１４１ 信号出力配線
１４３ 導電性シール材
１４７ 貫通孔
１５５ ビアホール
１６５、２２３、２２７、２３１ バンプ
１７５ ビアホール
２０１、２１１、２１９ 筐体本体
２０３、２０７、２０９、２１３、２１５、２１７、２２１ 信号電極（筐体側信号電極）
２０５ ＦＰＣ

Claims (9)

1. 画像を表示するための複数の画素が配列されてなる画素領域を基板の上面に有し、前記画素に関する信号を外部とやり取りするための装置側信号電極が前記基板の側面に配設されている表示装置と、
   前記表示装置を格納し、前記装置側信号電極と対向する部位に、前記装置側信号電極と電気的に接続される筐体側信号電極を有するモジュール筐体と、
   を備える、表示モジュール。
2. 前記基板の側面のうち前記装置側信号電極が配設される電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に変化するテーパ形状を有する、
   請求項１に記載の表示モジュール。
3. 前記基板の前記電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に大きくなる順テーパ形状を有する、
   請求項２に記載の表示モジュール。
4. 前記基板の前記電極配設領域は、上面から下面に向かうにつれて前記基板の面内方向と平行な断面の面積が徐々に小さくなる逆テーパ形状を有する、
   請求項２に記載の表示モジュール。
5. 前記モジュール筐体の、前記筐体側信号電極が配設される部位は、前記基板の側面のうち前記装置側信号電極が配設される電極配設領域と略平行な面を有する、
   請求項２に記載の表示モジュール。
6. 前記筐体側信号電極は板バネ形状を有する、
   請求項５に記載の表示モジュール。
7. 画像を表示するための複数の画素が配列されてなる画素領域を基板の上面に有し、前記画素に関する信号を外部とやり取りするための装置側信号電極が前記基板の側面に配設されている表示装置を作製する工程と、
   前記装置側信号電極と電気的に接続される筐体側信号電極を有するモジュール筐体に、前記表示装置を格納する工程と、
   を含む、表示モジュールの製造方法。
8. 前記表示装置を作製する工程において、前記装置側信号電極を作製する工程は、
   ウエハ状態の前記基板において、１つの前記表示装置に対応する領域の外周部に対応する領域をテーパ形状に加工する工程と、
   前記基板の前記テーパ形状を有する領域に前記装置側信号電極に対応する配線パターンを形成する工程と、
   を含む、
   請求項７に記載の表示モジュールの製造方法。
9. 前記モジュール筐体に前記表示装置を格納する工程では、前記筐体側信号電極に対して前記装置側信号電極が押圧されるように、前記モジュール筐体に前記表示装置が格納される、
   請求項７に記載の表示モジュールの製造方法。

Images