JP6879073B2

JP6879073B2 - パルストランス

Info

Publication number: JP6879073B2
Application number: JP2017123037A
Authority: JP
Inventors: 圭介河原; 祐御子神; せつ土田; 友成　寿緒; 寿緒友成
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2017-06-23
Filing date: 2017-06-23
Publication date: 2021-06-02
Anticipated expiration: 2037-06-23
Also published as: CN109119228A; CN109119228B; US11133130B2; JP2019009254A; US20180374632A1

Description

本発明はパルストランスに関し、特に、ドラムコアと板状コアを用いた表面実装型のパルストランスに関する。

ドラムコアと板状コアを用いた表面実装型のパルストランスとして、特許文献１に記載されたパルストランスが知られている。パルストランスの平面サイズは必要な諸特性に応じて設計されるが、１次側と２次側との間の絶縁耐圧を確保するためには、３ｍｍ角未満の平面サイズとすることは困難である。このため、一般的なパルストランスは、長さが３ｍｍ〜５ｍｍ、幅が３ｍｍ〜４ｍｍ程度のサイズに設計されることが多い。

従来は、このような平面サイズにおいて十分な磁気特性を確保できるよう、ドラムコアの形状が設計されていた。具体的には、巻芯部の長さを確保すべく鍔部の厚みがある程度薄く設計される一方、巻芯部における磁気抵抗を低減すべく巻芯部の断面積が最大化されていた。

特開２０１０−１０９２６７号公報

パルストランスに求められる諸特性の一つとして、インサーションロス（挿入損失）がある。しかしながら、多くの場合、インサーションロスとインダクタンスはトレードオフの関係にあるため、従来のドラムコアの形状では、インダクタンスをある程度確保しつつ、インサーションロスを低減することは困難であった。

したがって、本発明は、インダクタンスをある程度確保しつつ、パルストランスのインサーションロスを低減することを目的とする。

パルストランスのインサーションロスを低減するためには、巻芯部を細くすることによってワイヤ長を短縮すればよい。しかしながら、巻芯部を細くすると巻芯部の磁気抵抗が増加するため、インダクタンスが低下してしまう。しかしながら、本発明者らが多数の実証実験を重ねた結果、巻芯部の断面積とインサーションロス及びインダクタンスは単純に比例するのではなく、巻芯部の断面積が鍔部と板状コアの対向面積との関係で所定の範囲内であれば、インダクタンスをある程度確保しつつ、インサーションロスを低減できることが明らかとなった。

本発明はこのような技術的知見に基づき成されたものであって、本発明によるパルストランスは、巻芯部と、前記巻芯部の軸方向における一端に設けられた第１の鍔部と、前記巻芯部の前記軸方向における他端に設けられた第２の鍔部とを有するドラムコアと、前記巻芯部に巻回された複数のワイヤと、前記第１の鍔部の前記軸方向と平行な第１の表面及び前記第２の鍔部の前記軸方向と平行な第２の表面と対向するよう、前記ドラムコアに固定された板状コアと、を備え、前記巻芯部の前記軸方向と直交する断面の面積をＳ１とし、前記板状コアと前記第１又は第２の表面の対向面積をＳ２とした場合、Ｓ１／Ｓ２の値が０．１９以上、０．４７未満であることを特徴とする。

一般的なパルストランスにおけるＳ１／Ｓ２の値が０．５以上であるのに対し、本発明によるパルストランスはＳ１／Ｓ２の値が０．４７未満に設定されていることから、ワイヤ長の短縮効果により、一般的なパルストランスよりもインサーションロスを低減することが可能となる。しかも、Ｓ１／Ｓ２の値が０．１９以上に設定されていることから、インダクタンスの低下を例えば２０％以下に抑えることが可能となる。

本発明において、Ｓ１／Ｓ２の値は０．３８以下であっても構わない。これによれば、一般的なパルストランスよりもインサーションロスを例えば５％以上低減することが可能となる。

本発明において、Ｓ１／Ｓ２の値は０．２１以上であっても構わない。これによれば、一般的なパルストランスよりも鍔部の厚みを厚く設計することによって、インダクタンスの低下を防止することができる。また、巻芯部が細い場合、鍔部の厚みが厚いと巻芯部が折れやすくなるが、Ｓ１／Ｓ２の値が０．２１以上であれば、巻芯部の破損を防止することも可能となる。

本発明において、ドラムコアは、軸方向における長さが３ｍｍ以上、５ｍｍ以下であり、軸方向と交差し、且つ、第１及び第２の平面と平行な第１の方向における幅が３ｍｍ以上、４ｍｍ以下であっても構わない。本発明は、このような小型のパルストランスへの適用が好適である。

本発明において、Ｓ１の値が０．８５ｍｍ^２以上、１．４３ｍｍ^２未満であっても構わない。上記の平面サイズを有する小型のパルストランスにおいては、通常、Ｓ１の値が１．７ｍｍ^２程度であるのに対し、Ｓ１の値を上記の範囲に設計すれば、インダクタンスをある程度確保しつつ、インサーションロスを低減することが可能となる。

本発明によるパルストランスは、第１の鍔部に形成された一対の１次側信号端子及び２次側センタータップと、第２の鍔部に形成された一対の２次側信号端子及び１次側センタータップと、をさらに備え、複数のワイヤの一端は、それぞれ一対の１次側信号端子及び２次側センタータップのいずれかに接続され、複数のワイヤの他端は、それぞれ一対の２次側信号端子及び１次側センタータップのいずれかに接続されても構わない。このような構成を有するパルストランスにおいては、同じ鍔部に１次側端子と２次側端子が混在するため、耐圧を確保するためには鍔部にある程度の幅が必要である。本発明は、このような構成を有するパルストランスに適用することも可能である。

本発明において、巻芯部は、第１の方向における幅よりも、軸方向及び第１の方向と交差する第２の方向における高さの方が大きくても構わない。これによれば、製造時や実装時において巻芯部が破損しにくくなる。

このように、本発明によれば、インダクタンスをある程度確保しつつ、パルストランスのインサーションロスを低減することが可能となる。

図１は、本発明の第１の実施形態によるパルストランス１０Ａの外観を示す略斜視図である。図２は、パルストランス１０Ａの平面図である。図３は、パルストランス１０Ａの等価回路図である。図４は、面積Ｓ１を説明するための模式図である。図５は、面積Ｓ２を説明するための模式図である。図６は、Ｓ１／Ｓ２の値とインサーションロスとの関係を説明するための模式的なグラフである。図７は、Ｓ１／Ｓ２の値とインダクタンスとの関係を説明するための模式的なグラフである。図８は、Ｓ１／Ｓ２の値を低減させる第１の方法を説明するための模式図である。図９は、Ｓ１／Ｓ２の値を低減させる第２の方法を説明するための模式図である。図１０は、Ｓ１／Ｓ２の値を低減させる第３の方法を説明するための模式図である。図１１は、Ｓ１／Ｓ２の値を低減させる第４の方法を説明するための模式図である。図１２は、本発明の第２の実施形態によるパルストランス１０Ｂの外観を示す略斜視図である。図１３は、サンプルＡ１〜Ａ１２に対するシミュレーション結果を示す表である。図１４は、Ｓ１／Ｓ２の値とインサーションロス及びインダクタンスとの関係を示すグラフである。図１５は、サンプルＢ１〜Ｂ１２に対するシミュレーション結果を示す表である。図１６は、サンプルＣ１〜Ｃ１２に対するシミュレーション結果を示す表である。

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

図１は、本発明の第１の実施形態によるパルストランス１０Ａの外観を示す略斜視図である。また、図２は、パルストランス１０Ａの平面図である。

図１及び図２に示すように、本実施形態によるパルストランス１０Ａは、ドラムコア２０と、板状コア３０と、６つの端子電極４１〜４６と、４本のワイヤＷ１〜Ｗ４とを備えている。

ドラムコア２０は、巻芯部２３と、巻芯部２３の軸方向（ｘ方向）における一端に設けられた第１の鍔部２１と、巻芯部２３の軸方向における他端に設けられた第２の鍔部２２によって構成されている。ドラムコア２０はフェライトなどの高透磁率材料からなるブロックであり、鍔部２１，２２及び巻芯部２３が一体化された構成を有している。巻芯部２３のｙｚ断面（軸方向と直交する断面）は矩形であるが、バレル研磨により角部が面取りされている。尚、巻芯部２３の断面が矩形である点は必須でなく、他の形状、例えば、六角形や八角形など、矩形以外の多角形であっても構わない。また、巻芯部２３の一部が湾曲面であっても構わない。

第１の鍔部２１は、巻芯部２３に接続される内側面２１ｉと、内側面２１ｉの反対側に位置する外側面２１ｏと、実装時に基板と対向する底面２１ｂと、底面２１ｂの反対側に位置する表面２１ｔを有している。内側面２１ｉ及び外側面２１ｏはいずれもｙｚ面を構成し、底面２１ｂ及び表面２１ｔはｘｙ面を構成する。同様に、第２の鍔部２２は、巻芯部２３に接続される内側面２２ｉと、内側面２２ｉの反対側に位置する外側面２２ｏと、実装時に基板と対向する底面２２ｂと、底面２２ｂの反対側に位置する表面２２ｔを有している。内側面２２ｉ及び外側面２２ｏはいずれもｙｚ面を構成し、底面２２ｂ及び表面２２ｔはｘｙ面を構成する。本実施形態では、第１の鍔部２１の底面２１ｂと内側面２１ｉの間が面取りされた傾斜面２１ｓを構成している。同様に、第２の鍔部２２の底面２２ｂと内側面２２ｉの間が面取りされた傾斜面２２ｓを構成している。

第１の鍔部２１の表面２１ｔ及び第２の鍔部２２の表面２２ｔには、板状コア３０が接着されている。板状コア３０は、フェライトなどの高透磁率材料からなる板状体であり、ドラムコア２０とともに閉磁路を構成する。板状コア３０は、ドラムコア２０と同じ材料からなるものであっても構わない。板状コア３０は、接着剤によってドラムコア２０に直接固定されていても構わないし、接着剤によってワイヤＷ１〜Ｗ４と板状コア３０を接着することによって、板状コア３０をドラムコア２０に間接的に固定しても構わない。

図１及び図２に示すように、第１の鍔部２１には３つの端子電極４１〜４３が設けられている。端子電極４１〜４３はｙ方向にこの順に配列されており、いずれも底面２１ｂと外側面２１ｏを覆うＬ字型形状を有している。第１の端子電極４１には第１のワイヤＷ１の一端が接続され、第２の端子電極４２には第２のワイヤＷ２の一端が接続され、第３の端子電極４３には第３及び第４のワイヤＷ３，Ｗ４の一端が共通に接続される。

同様に、第２の鍔部２２には３つの端子電極４４〜４６が設けられている。端子電極４４〜４６はｙ方向にこの順に配列されており、いずれも底面２２ｂと外側面２２ｏを覆うＬ字型形状を有している。第４の端子電極４４には第１及び第２のワイヤＷ１，Ｗ２の他端が共通に接続され、第５の端子電極４５には第４のワイヤＷ４の他端が接続され、第６の端子電極４６には第３のワイヤＷ３の他端が接続される。

端子電極４１〜４６は、ドラムコア２０に接着される端子金具であっても構わないし、導体ペーストなどを用いてドラムコア２０に直接形成されたものであっても構わない。

ここで、第１及び第３のワイヤＷ１，Ｗ３と第２及び第４のワイヤＷ２，Ｗ４は、互いに逆方向に巻回されている。これにより、図３に示す回路図の通り、第１及び第２の端子電極４１，４２を一対の１次側信号端子とし、第５及び第６の端子電極４５，４６を一対の２次側信号端子とし、第４の端子電極４４を１次側センタータップとし、第３の端子電極４３を２次側センタータップとするパルストランスが構成される。但し、１次側と２次側の区別は便宜上のものであり、両者は逆であっても構わない。

１次側信号端子を構成する第１及び第２の端子電極４１，４２は、一対の差動信号が入力又は出力される端子である。第１及び第２の端子電極４１，４２と第１及び第２のワイヤＷ１，Ｗ２の接続関係は、図１〜図３に示す接続関係に限定されず、逆であっても構わない。同様に、２次側信号端子を構成する第５及び第６の端子電極４５，４６は、一対の差動信号が入力又は出力される端子である。第５及び第６の端子電極４５，４６と第３及び第４のワイヤＷ３，Ｗ４の接続関係は、図１〜図３に示す接続関係に限定されず、逆であっても構わない。

ドラムコア２０の平面サイズについては特に限定されないが、同じ鍔部に１次側端子と２次側端子が混在することから、少なくともｙ方向における幅については所定値未満に小型化することは困難である。具体的には、１次側端子と２次側端子のｙ方向における距離、つまり、端子電極４２，４３間の距離や、端子電極４４，４５間の距離については、耐圧確保の観点から約１．５ｍｍ程度の距離が必要であり、これを踏まえるとドラムコア２０のｙ方向における幅を３ｍｍ未満に小型化することは困難である。その一方で、電子部品にはできる限りの小型化が求められていることから、ドラムコア２０のｙ方向における幅については、３ｍｍ以上、４ｍｍ以下とすることが好ましい。

また、ドラムコア２０のｘ方向における長さについては、回路基板上における実装効率などを考慮すれば、ドラムコア２０のｙ方向における幅と同等またはやや大きいサイズであることが望ましい。したがって、ドラムコア２０のｘ方向における幅については、３ｍｍ以上、５ｍｍ以下とすることが好ましい。一例として、ドラムコア２０のｘ方向における長さを４．５ｍｍとし、ドラムコア２０のｙ方向における幅を３．２ｍｍとすることができる。別の例として、ドラムコア２０のｘ方向における長さを３．２ｍｍとし、ドラムコア２０のｙ方向における幅を３．２ｍｍとすることができる。

以下、パルストランス１０Ａを構成するドラムコア２０の形状についてより詳細に説明する。

本実施形態において使用するドラムコア２０の形状は、以下に説明する所定の特徴を有している。まず、図４に示すように、巻芯部２３のｙｚ断面、つまり、軸方向であるｘ方向と直交する断面の面積をＳ１と定義する。面積Ｓ１は、巻芯部２３のｙｚ断面が実質的に矩形である場合、ｙ方向における幅Ｓ１ｙとｚ方向における高さＳ１ｚの積によって算出することができる。尚、巻芯部２３の断面積が軸方向に一定ではない場合、例えば、鍔部近傍において断面積が若干大きくなる場合や、巻芯部の表面に凹部や凸部が存在する場合などにおいては、軸方向における断面積の平均値を面積Ｓ１とする。

さらに、図５に示すように、第１又は第２の鍔部２１，２２の表面２１ｔ，２２ｔと板状コア３０の対向面積をＳ２と定義する。面積Ｓ２は、第１及び第２の鍔部２１，２２の表面２１ｔ，２２ｔのｘｙ形状が実質的に矩形である場合、ｙ方向における幅Ｓ２ｙとｘ方向における厚みＳ２ｘの積によって算出することができる。尚、第１の鍔部２１の表面２１ｔと第２の鍔部２２の表面２２ｔに面積差がある場合には、両者の平均値を面積Ｓ２とする。

図６は、Ｓ１／Ｓ２の値とインサーションロスとの関係を説明するための模式的なグラフである。尚、図６の縦軸は、０ｄＢと表記された部分がインサーションロスの無い状態であり、それよりも下方に位置するほどインサーションロスが増大する（つまり、インサーションロスによって信号成分が低減する）ことを意味する。

図６に示すように、Ｓ１／Ｓ２の値は、小さくなればなるほどインサーションロスが低減することが分かる。これは、面積Ｓ１を減少させると、巻芯部２３が細くなる分、ワイヤＷ１〜Ｗ４の全長が短くなるためである。しかしながら、Ｓ１／Ｓ２の値とインサーションロスとの関係は直線的ではなく、Ｓ１／Ｓ２の値を減少させても、図６に示す値Ａまでの範囲ではインサーションロスの低減効果はほとんど認めらない。そして、Ｓ１／Ｓ２を値Ａ未満に設定すると、インサーションロスが有意に低減する。したがって、インサーションロスを有意に低減させるためには、Ｓ１／Ｓ２を値Ａ未満に設定する必要がある。

値Ａの具体的な数値は、ドラムコア２０の平面サイズなどに基づいて若干変動するが、一般的な平面サイズであれば、０．４以上、０．５未満の範囲に収束する。特に、ドラムコア２０のｘ方向における長さが３ｍｍ以上、５ｍｍ以下であり、ｙ方向における幅が３ｍｍ以上、４ｍｍ以下であれば、値Ａは０．４７程度となる。これに対し、一般的なパルストランスにおいては、巻芯部２３のｙ方向における幅Ｓ１ｙが鍔部２１，２２のｙ方向における幅Ｓ２ｙの約半分程度であり、且つ、巻芯部２３のｚ方向における高さＳ１ｚが鍔部２１，２２のｘ方向における厚みＳ２ｘと同程度またはやや大きいサイズである。このため、一般的なパルストランスにおけるＳ１／Ｓ２の値は、０．５〜０．６程度の範囲である。

図７は、Ｓ１／Ｓ２の値とインダクタンスとの関係を説明するための模式的なグラフである。図７に示すように、Ｓ１／Ｓ２の値は、小さくなればなるほどインダクタンスが減少することが分かる。これは、面積Ｓ１を減少させると、巻芯部２３が細くなる分、巻芯部２３の磁気抵抗が増加するためである。しかしながら、Ｓ１／Ｓ２の値とインダクタンスとの関係は直線的ではなく、Ｓ１／Ｓ２の値を減少させても、図７に示す値Ａの近傍ではＳ１／Ｓ２の変化に対するインダクタンスの変化は緩やかである。尚、図７に示す値Ａは、図６に示す値Ａと同じである。そして、Ｓ１／Ｓ２が値Ａから離れて低下するにつれてインダクタンスの減少が徐々に顕著となり、値Ｂに達すると値Ａにおけるインダクタンスよりも１０％低下し、値Ｃに達すると値Ａにおけるインダクタンスよりも２０％低下する。

インダクタンスの低下は、ワイヤＷ１〜Ｗ４のターン数を増やすことで補うことができるが、ワイヤＷ１〜Ｗ４のターン数を増やすとインサーションロスが増大してしまう。このため、多少のインダクタンスの低下は許容できても、２０％を超えるインダクタンスの低下は許容困難である。さらには、Ｓ１／Ｓ２が値Ｃを超えて小さくなると、Ｓ１／Ｓ２の変化に対するインダクタンスの変化が大きくなり、製造ばらつきによるインダクタンスの変化が顕著となる。これらの点を考慮すれば、Ｓ１／Ｓ２を値Ｃ以上に設定する必要がある。

値Ｃの具体的な数値は、ドラムコア２０の平面サイズなどに基づいて若干変動するが、一般的な平面サイズであれば、０．１５以上、０．２０未満の範囲に収束する。特に、ドラムコア２０のｘ方向における長さが３ｍｍ以上、５ｍｍ以下、ｙ方向における幅が３ｍｍ以上、４ｍｍ以下であり、鍔部２１，２２のｘ方向における厚みが０．９ｍｍ程度であれば、値Ｃは０．１９程度となる。

Ｓ１／Ｓ２の値を低減させる方法としては、図８に示すように、ドラムコア２０の巻芯部２３のｙｚ断面（つまり面積Ｓ１）を縮小する方法が最も効果的である。これによれば、面積Ｓ２を変更することなく、Ｓ１／Ｓ２の値を低減させることが可能となる。但し、面積Ｓ１を縮小すると、巻芯部２３における磁気抵抗が増加するため、図７を用いて説明したようにインダクタンスが低下する。これを補う必要がある場合には、面積Ｓ１を縮小するのに加え、図９に示すように面積Ｓ２を拡大することによって当該部分における磁気抵抗を低下させても構わない。図９に示す例では、ドラムコア２０のｘ方向における全体の長さを変えることなく、巻芯部２３のｘ方向における長さを短くすることによって、鍔部２１，２２のｘ方向における厚みＳ２ｘを拡大している。この方法によれば、パルストランス１０Ａの平面サイズを変更せずに面積Ｓ２を拡大することができる。

或いは、図１０に示すように、巻芯部２３のｘ方向における長さを変えることなく、鍔部２１，２２のｘ方向における厚みＳ２ｘを増大させることによって、面積Ｓ２を拡大しても構わない。この方法によれば、巻芯部２３のｘ方向における長さが維持されるため、ワイヤＷ１〜Ｗ４のターン数が多いために巻芯部２３の長さがある程度必要な場合に有効である。その他、鍔部２１，２２のｙ方向における幅Ｓ２ｙを拡大することによって面積Ｓ２を拡大する方法も挙げられる。

また、面積Ｓ１を縮小する方法として、図１１に示すように、巻芯部２３を全体的に細くするのではなく、ｙ方向における幅Ｓ１ｙを選択的に細くすることによって、巻芯部２３のｙｚ断面を正方向に近い形状としても構わない。これによれば、巻芯部２３を細くすることによる機械的強度の低下が抑えられるため、巻芯部２３を細くしても巻芯部２３の破損が生じにくくなる。巻芯部２３を細くすることによる破損は、ワイヤＷ１〜Ｗ４の継線時や回路基板への実装時など、ｚ方向からの力が加わった場合に生じることが多い。このため、巻芯部２３のｙ方向における幅Ｓ１ｙよりもｚ方向における高さＳ１ｚを大きくすれば、ｚ方向からの力による巻芯部２３の破損をより効果的に防止することが可能となる。

以上説明したように、本実施形態によるパルストランス１０Ａは、Ｓ１／Ｓ２の値が一般的なパルストランスと比べて大幅に小さい値Ａ未満に設定されていることから、インサーションロスを低減することが可能となる。しかも、Ｓ１／Ｓ２を値Ｃ以上に設定していることから、インダクタンスの減少が最小限に抑えられるとともに、機械的強度を確保することが可能となる。

図１２は、本発明の第２の実施形態によるパルストランス１０Ｂの外観を示す略斜視図である。

図１２に示すように、本実施形態によるパルストランス１０Ｂは、端子電極４３が２つの端子電極４３Ａ，４３Ｂに分かれており、端子電極４４が２つの端子電極４４Ａ，４４Ｂに分かれている点において、第１の実施形態によるパルストランス１０Ａと相違している。その他の構成は、第１の実施形態によるパルストランス１０Ａと同一であることから、同一の要素には同一の符号を付し、重複する説明は省略する。

本実施形態においては、第３及び第４のワイヤＷ３，Ｗ４の一端がそれぞれ端子電極４３Ａ，４３Ｂに接続され、第２及び第１のワイヤＷ２，Ｗ１の他端がそれぞれ端子電極４４Ａ，４４Ｂに接続される。

端子電極４３Ａ，４３Ｂは２次側センタータップを構成し、パルストランス１０Ｂが実装される回路基板上で短絡される。また、端子電極４４Ａ，４４Ｂは１次側センタータップを構成し、パルストランス１０Ｂが実装される回路基板上で短絡される。これにより、第１の実施形態によるパルストランス１０Ａと同一の回路構成を得ることが可能となる。尚、端子電極４３Ａ，４３ＢとワイヤＷ３，Ｗ４の接続関係は逆であっても構わない。同様に、端子電極４４Ａ，４４ＢとワイヤＷ２，Ｗ１の接続関係は逆であっても構わない。

本実施形態が例示するように、本発明において、第１及び第２の鍔部２１，２２に形成する端子電極の数がそれぞれ３つであることは必須でなく、４つであっても構わない。

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

図１に示したパルストランス１０Ａと同様の構成を有するサンプルＡ１〜Ａ１２のパルストランスを想定し、インダクタンス及びインサーションロス（ＩＬ）の値をシミュレーションした。ワイヤ１本あたりの巻回数は、各サンプルＡ１〜Ａ１２とも１４ターン、２０ターン、２５ターン、３０ターン及び３２ターンの５種類とした。

サンプルＡ１〜Ａ１２のパルストランスは、いずれも、ドラムコアのｘ方向における長さが４．５ｍｍ、ｙ方向における幅が３．３４ｍｍ、ｚ方向における高さが１．５８ｍｍであり、板状コアのｘ方向における長さが４．５ｍｍ、ｙ方向における幅が３．３４ｍｍ、ｚ方向における高さが１．０７ｍｍである。また、鍔部のｘ方向における厚みＳ２ｘはいずれも０．９ｍｍである。したがって、サンプルＡ１〜Ａ１２ともに面積Ｓ２は３．００６ｍｍ^２（＝０．９ｍｍ×３．３４ｍｍ）である。

ここで、サンプルＡ１においては、巻芯部のｙ方向における幅Ｓ１ｙを１．６ｍｍ、ｚ方向における高さＳ１ｚを１．０７ｍｍとした。つまり、サンプルＡ１における面積Ｓ１は、１．７１２ｍｍ^２（＝１．６ｍｍ×１．０７ｍｍ）であり、Ｓ１／Ｓ２の値は約０．５７（小数点３桁を四捨五入、以下同様）である。このようなサンプルＡ１は、一般的なパルストランスの形状及びサイズを有している。これに対し、サンプルＡ２〜Ａ１２は、サンプルＡ１よりも巻芯部の断面積（Ｓ１）を縮小したサンプルである。尚、巻芯部の縮小は、ｙ方向及びｚ方向に均等に行った。したがって、サンプルＡ１〜Ａ１２における巻芯部の断面形状は互いに相似形である。

シミュレーション結果を図１３に示す。尚、図１３に示す「Ｓ１比率」は、サンプルＡ１に対する巻芯部の面積比率を示している。また、図１３に示す「ＩＬ」は、ワイヤのターン数が１４ターンであるサンプルにおけるインサーションロスの値を示している。さらに、図１３に示す「ＩＬ比率」は、サンプルＡ１に対するインサーションロスの比率を示している。

図１４は、Ｓ１／Ｓ２の値とインサーションロス及びインダクタンスとの関係を示すグラフであり、図１３に示す値をプロットしたものである。図１４に示すように、インサーションロスはＳ１／Ｓ２の値が小さくなるほど低減するが、サンプルＡ１（Ｓ１／Ｓ２＝０．５７）とサンプルＡ２（Ｓ１／Ｓ２＝０．４７）の間にはほとんど差がないことが分かる。

これに対し、Ｓ１／Ｓ２の値が０．４７を下回ると、インサーションロスが有意に低減することが分かる。ここで、サンプルＡ２におけるＳ１の値は約１．４３ｍｍ^２であることから、ドラムコアの平面サイズがサンプルＡ１〜Ａ１２と同等である場合、インサーションロスを有意に低減させるためには、Ｓ１の値を約１．４３ｍｍ^２未満とすればよい。

そして、サンプルＡ４（Ｓ１／Ｓ２＝０．３８）ではインサーションロスがサンプルＡ１と比べて約５％低下し、サンプルＡ５（Ｓ１／Ｓ２＝０．２８）ではインサーションロスがサンプルＡ１と比べて約１０％低下する。したがって、一般的なパルストランスよりもインサーションロスを５％以上低減させるためには、Ｓ１／Ｓ２の値を０．３８以下とし、１０％以上低減させるためには、Ｓ１／Ｓ２の値を０．２８以下とすればよい。

一方、インダクタンスについては、いずれのターン数においてもＳ１／Ｓ２の値が小さくなるほど低下するが、その傾向は直線的ではなく、インサーションロスが変化し始めるＳ１／Ｓ２＝０．４７の近傍ではグラフの傾きがなだらかであり、Ｓ１／Ｓ２の値が低下するにつれてグラフの傾きが大きくなる。そして、インサーションロスの低下が始まるサンプルＡ２（Ｓ１／Ｓ２＝０．４７）と比べると、サンプルＡ５（Ｓ１／Ｓ２＝０．２８）においてはインダクタンスの低下が１０％以下に抑えられ、サンプルＡ６（Ｓ１／Ｓ２＝０．１９）においてはインダクタンスの低下が２０％以下に抑えられる。したがって、上限に相当するサンプルＡ２に対するインダクタンスの低下を１０％以下に抑えるためには、Ｓ１／Ｓ２の値を０．２８以上とし、２０％以下に抑えるためには、Ｓ１／Ｓ２の値を０．１９以上とすればよい。ここで、サンプルＡ５におけるＳ１の値は約０．８５６ｍｍ^２であり、サンプルＡ６におけるＳ１の値は約０．５７１ｍｍ^２であることから、ドラムコアの平面サイズがサンプルＡ１〜Ａ１２と同等である場合、インダクタンスの低下を１０％以下に抑えるためにはＳ１の値を約０．８５ｍｍ^２以上とし、２０％以下に抑えるためにはＳ１の値を約０．５７ｍｍ^２以上とすればよい。

また、Ｓ１／Ｓ２の値を極端に小さくするとドラムコアの機械的強度が不足し、巻芯部が破損しやすくなる。このため、Ｓ１／Ｓ２の値が０．１５以下であるサンプルＡ７〜Ａ１２は実用的ではないと言える。

次に、鍔部のｘ方向における厚みＳ２ｘをいずれも１．２ｍｍとした他は、サンプルＡ１〜Ａ１２と同じ構成を有するサンプルＢ１〜Ｂ１２を想定し、シミュレーションを行った。したがって、サンプルＢ１〜Ｂ１２ともに面積Ｓ２は４．００８ｍｍ^２（＝１．２ｍｍ×３．３４ｍｍ）である。ドラムコアの平面サイズはサンプルＡ１〜Ａ１２と同じであり、したがって鍔部の厚みを増加させた分、巻芯部を短くしている。ワイヤ１本あたりの巻回数については、各サンプルＢ１〜Ｂ１２とも２０ターン及び３２ターンの２種類とした。

シミュレーションの結果を図１５に示す。図１５に示すとおり、サンプルＢ１〜Ｂ１２のインダクタンス値は、それぞれ対応するサンプルＡ１〜Ａ１２よりも高い値が得られている。特に、サンプルＢ１〜Ｂ５においては、サンプルＡ１よりも高いインダクタンスを得ることができる。サンプルＢ５におけるＳ１／Ｓ２の値は０．２１である。一方、サンプルＢ６〜Ｂ１２においてはＳ１／Ｓ２の値が０．１５以下であり、機械的強度を考慮すれば実用的ではないと言える。

次に、鍔部のｘ方向における厚みＳ２ｘをいずれも１．５ｍｍとした他は、サンプルＡ１〜Ａ１２と同じ構成を有するサンプルＣ１〜Ｃ１２を想定し、シミュレーションを行った。したがって、サンプルＣ１〜Ｃ１２ともに面積Ｓ２は５．０１ｍｍ^２（＝１．５ｍｍ×３．３４ｍｍ）である。ドラムコアの平面サイズはサンプルＡ１〜Ａ１２と同じであり、したがって鍔部の厚みを増加させた分、巻芯部を短くしている。ワイヤ１本あたりの巻回数については、各サンプルＣ１〜Ｃ１２とも２０ターン及び３２ターンの２種類とした。

シミュレーションの結果を図１６に示す。図１６に示すとおり、サンプルＣ１〜Ｃ１２のインダクタンス値は、それぞれ対応するサンプルＢ１〜Ｂ１２よりもさらに高い値が得られている。特に、サンプルＣ１〜Ｃ６においては、サンプルＡ１よりも高いインダクタンスを得ることができる。しかしながら、サンプルＣ６〜Ｃ１２においてはＳ１／Ｓ２の値が０．１５以下であり、機械的強度を考慮すれば実用的ではないと言える。

１０Ａ，１０Ｂパルストランス
２０ドラムコア
２１，２２鍔部
２１ｂ，２２ｂ底面
２１ｉ，２２ｉ内側面
２１ｏ，２２ｏ外側面
２１ｓ，２１ｓ傾斜面
２１ｔ，２２ｔ表面
２３巻芯部
３０板状コア
４１〜４６，４３Ａ，４３Ｂ，４４Ａ，４４Ｂ端子電極
Ｗ１〜Ｗ４ワイヤ

Claims

巻芯部と、前記巻芯部の軸方向における一端に設けられた第１の鍔部と、前記巻芯部の前記軸方向における他端に設けられた第２の鍔部とを有するドラムコアと、
前記巻芯部に巻回された複数のワイヤと、
前記第１の鍔部の前記軸方向と平行な第１の表面及び前記第２の鍔部の前記軸方向と平行な第２の表面と対向するよう、前記ドラムコアに固定された板状コアと、を備え、
前記巻芯部の前記軸方向と直交する断面の面積をＳ１とし、前記板状コアと前記第１又は第２の表面の対向面積をＳ２とした場合、Ｓ１／Ｓ２の値が０．１９以上、０．４７未満であることを特徴とするパルストランス。
前記Ｓ１／Ｓ２の値が０．３８以下であることを特徴とする請求項１に記載のパルストランス。
前記Ｓ１／Ｓ２の値が０．２１以上であることを特徴とする請求項１又は２に記載のパルストランス。
前記ドラムコアは、前記軸方向における長さが３ｍｍ以上、５ｍｍ以下であり、前記軸方向と交差し、且つ、前記第１及び第２の平面と平行な第１の方向における幅が３ｍｍ以上、４ｍｍ以下であることを特徴とする請求項１乃至３のいずれか一項に記載のパルストランス。
前記Ｓ１の値が０．８５ｍｍ^２以上、１．４３ｍｍ^２未満であることを特徴とする請求項４に記載のパルストランス。
前記第１の鍔部に形成された一対の１次側信号端子及び２次側センタータップと、
前記第２の鍔部に形成された一対の２次側信号端子及び１次側センタータップと、をさらに備え、
前記複数のワイヤの一端は、それぞれ前記一対の１次側信号端子及び前記２次側センタータップのいずれかに接続され、
前記複数のワイヤの他端は、それぞれ前記一対の２次側信号端子及び前記１次側センタータップのいずれかに接続されることを特徴とする請求項４又は５に記載のパルストランス。
前記巻芯部は、前記第１及び第２の平面と平行な第１の方向における幅よりも、前記軸方向及び前記第１の方向と交差する第２の方向における高さの方が大きいことを特徴とする請求項１乃至６のいずれか一項に記載のパルストランス。