JP7520501B2 - 半導体素子の分析システム及び方法 - Google Patents

半導体素子の分析システム及び方法 Download PDF

Info

Publication number
JP7520501B2
JP7520501B2 JP2019224666A JP2019224666A JP7520501B2 JP 7520501 B2 JP7520501 B2 JP 7520501B2 JP 2019224666 A JP2019224666 A JP 2019224666A JP 2019224666 A JP2019224666 A JP 2019224666A JP 7520501 B2 JP7520501 B2 JP 7520501B2
Authority
JP
Japan
Prior art keywords
wafer
etching
dimensional
analysis
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019224666A
Other languages
English (en)
Other versions
JP2021019179A (ja
Inventor
ジンヒ ハン
ビョンホ イ
チャンファン イ
チュンミン イ
ソンミン マ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2021019179A publication Critical patent/JP2021019179A/ja
Application granted granted Critical
Publication of JP7520501B2 publication Critical patent/JP7520501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0616—Monitoring of warpages, curvatures, damages, defects or the like
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/002—Measuring arrangements characterised by the use of optical techniques for measuring two or more coordinates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B15/00—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
    • G01B15/04—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons for measuring contours or curvatures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0406—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0418—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0418—Apparatus for fluid treatment for etching
    • H10P72/0421—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0402—Apparatus for fluid treatment
    • H10P72/0418—Apparatus for fluid treatment for etching
    • H10P72/0422—Apparatus for fluid treatment for etching for wet etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0428—Apparatus for mechanical treatment or grinding or cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0452—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers
    • H10P72/0454—Apparatus for manufacturing or treating in a plurality of work-stations characterised by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0468—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H10P72/0471—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)

Description

本発明は、半導体素子の分析システム及び方法に関し、特に半導体素子の構造分析システム及び方法に関する。
ＩＴ技術の急速な発展に伴い、現代人は持続的に多くの情報を取り扱っており、今後の情報量においても飛躍的な増加が予想される。情報使用者はより多くの情報がより速く処理されるような技術の開発を要求しており、現在の半導体製造技術は制限された領域により多くの情報を格納して処理するために、数十ｎｍ以下のサイズを持つ３次元の幾何学的構造が形成されるように転換及び発展しつつある。このような３次元の幾何学的構造を持つパターンは、その深層部に多様な欠陥要素を内在する恐れがあり、このような深層部の不良は２次元の情報が取得可能な一般の半導体計測/検査装備としては不良発見の信頼性が低い。
本発明は、多様な不良が正確に検出できる半導体素子の分析システム及び方法を提供する。
本発明の一実施例に係る半導体素子の分析システムは、分析対象が存在する深さまで、ウェーハの表面の全面を同一のエッチング速度でエッチングする全面エッチングモジュール；エッチングされた前記ウェーハの表面で２次元構造の分析情報を取得する分析モジュール；及び、前記分析モジュールで獲得した前記２次元情報を時系列的に積層及び処理して３次元イメージを再構成するコンピュータ装置を含む。
前記全面エッチングモジュールは、前記ウェーハの表面の全面にイオンビームを照射するミリング装置、ＣＭＰ(Chemical mechanical polishing)装置、乾式エッチング装置及び湿式エッチング装置から選択される一つが用いられる。
前記分析モジュールは、２次元情報取得が可能な光、電子ビーム、Ｘ線を使用する全ての計測、検査、分析装備を含むことができる。一例として、分析モジュールは、ＳＥＭ(Scanning Electron Microscope)装置、ＰＥＥＭ(Photo Electron Emission Microscopy)装置、ＥＤＸ(Energy Dispersive X-ray analysis)装置、ＸＰＳ(X-rays Photoelectron Spectroscopy)、ＳＰＭ(Scanning Probe Microscopy)、ＡＦＭ(Atomic Force Microscopy)及びＳＴＭ(Scanning Tunneling Microscopy)のようにプローブ(probe)を用いた計測/分析装置、ラマン分光器(Raman spectroscopy)、ＴＣＡＤ(Technology Computer Aided Design)又は素子内のオプティック(optic)又は電子(electron)の挙動(behavior)を計算及び演算するシミュレーション技法及び光学計測/検査装備(Optical Metrology/Inspection tool)の少なくとも一つが用いられる。
前記コンピュータ装置は、前記分析モジュールから提供される前記２次元イメージをエッチング深さ及び(Ｘ、Ｙ)座標形態で位置を区分し、前記エッチング深さ及び前記(Ｘ、Ｙ)座標に基づいて、前記２次元イメージを時系列的に積層して前記３次元イメージを生成する制御器を含む。また、コンピュータ装置は、前記制御器により区分された２次元イメージを格納する格納ユニットを含むことができる。
また、本発明の一実施例に係る半導体素子の分析方法は、ウェーハの表面の全体を同一のエッチング速度で設定のエッチングターゲット深さだけ繰り返しエッチングして、前記ウェーハの次の表面を露出させるステップ；前記エッチングターゲット深さだけ繰り返しエッチングされた前記ウェーハの表面の２次元構造情報を各々獲得するステップ；及び、繰り返し獲得した前記２次元構造情報を時系列的に積層及び処理して３次元イメージを生成するステップを含む。
前記２次元構造情報を繰り返し獲得するステップは、前記ウェーハの表面の２次元物理構造情報を獲得するステップ、及び、前記ウェーハの表面の２次元電気構造情報を獲得するステップを含む。
本発明の実施例に係る半導体素子の分析システムは、ウェーハ全面に対して一定深さだけ同一のエッチング速度でエッチングした後、エッチングされたウェーハの表面の２次元イメージを測定する。また、半導体素子の分析システムは、前記測定された２次元イメージを時系列的に積層して３次元イメージを生成する。これにより、本発明の実施例に係る分析システムは、２次元イメージを集合して得られた３次元イメージにより、高集積３Ｄ素子で発生し得る３次元物理/電気的な構造不良及び内部不良の分析に対する高い信頼性が提供できる。
本発明の一実施例に係る半導体素子の分析システムを示すブロック図である。 本発明の一実施例に係る全面エッチングモジュールの断面図である。 本発明の一実施例に係るコンピュータ装置の細部構造を示すブロック図である。 本発明の一実施例に係る半導体素子の分析システムの動作を説明するためのフローチャートである。 本発明の一実施例に係るウェーハのエッチング面を示す断面図である。 図５のウェーハエッチング面の２次元イメージを示す図である。 本発明の一実施例に係る図６の２次元イメージから生成された３次元イメージを示す図である。 本発明の他の実施例に係る分析モジュールを示すブロック図である。 図８の分析モジュールを用いて半導体素子の分析方法を説明するための図である。 図８の分析モジュールを用いて半導体素子の分析方法を説明するための図である。 本発明の他の実施例に係る半導体素子の分析システムを示す概略ブロック図である。
本発明の利点や特徴、並びにそれらを達成する方法は、添付図面に基づいて詳細に後述する実施例により明確になる。しかしながら、本発明は、以下で開示している実施例に限定されず、互いに異なる多様な形態で具現可能である。但し、本実施例は、本発明の開示が完全になるようにし、本発明の属する技術分野における通常の知識を有した者に発明の範囲を完全に認知させるために提供されるものであり、本発明は請求の範囲によって定義されるだけである。図において、層及び領域のサイズ及び相対的なサイズは、説明の明確性を期するために誇張されたものである。明細書の全般にわたって同一の参照符号は同一の構成要素を示す。
図１は、本発明の一実施例に係る半導体素子の分析システムを示すブロック図である。
図１に示すように、本実施例の半導体素子の分析システム１００は、２次元情報検査装置１１０、コンピュータ装置１５０及びクリーニングモジュール１８０を含むことができる。前記２次元情報検査装置１１０は、全面エッチングモジュール１２０及び分析モジュール１３０を含むことができる。
全面エッチングモジュール１２０は、同一のエッチング速度でウェーハの全面を一定厚さ(深さ)だけエッチングできる装置であり得る。前記全面エッチングモジュール１２０としては、例えば、３００ｍｍの大尺寸ウェーハの全面がエッチングできるイオンビームエッチングによるミリング(ion beam milling)装置、ＣＭＰ(Chemical Mechanical Polishing)装置、乾式エッチング装置又は湿式エッチング装置が用いられる。その中で、イオンビームミリング方式は、イオンビームの照射によって半導体ウェーハの全面の物質層をスパッタリング(sputtering)技法で除去する方式である。また、本実施例のイオンビームミリング方式は、ウェーハの全面に対してイオンビームを均一に照射してウェーハの表面を一定厚さだけ除去できる。一方、前記ＣＭＰは、研磨パッド(図示せず)を用いてウェーハの表面を一定厚さだけ除去する方式である。
前記エッチングターゲット厚さ(エッチングターゲット深さ)は、検査位置等を考慮して任意に設定されることができる。このとき、エッチングターゲット厚さは、エッチング深さ分解能(etching depth resolution)を考慮して１０ｎｍ以下に設定されることができる。
本実施例において、全面エッチングモジュール１２０は、多様な物質からなるウェーハ上の結果物を一定ターゲット深さ(厚さ)だけ同一のエッチング速度(例えば、物質別ウェーハの全面のエッチング率が全部“１”)でエッチングすることが重要である。全面エッチングモジュール１２０としてイオンビームエッチングによるミリング装置が採用される場合、前記ミリング装置は、少なくとも一つのイオンビームソースを含み、ウェーハの表面の結果物を同一のエッチング速度で除去できる。
分析モジュール１３０は、前記全面エッチングモジュール１２０を用いてエッチングされたウェーハの表面の２次元構造情報を獲得するための装置であり得る。例えば、分析モジュール１３０は、ウェーハ(ｗ)の表面から放出されるイオン及び電子により、エッチングされたウェーハの全面の２次元イメージが獲得できる。本発明の一実施例に係る分析モジュール１３０は、２次元情報取得が可能な光、電子ビーム又はＸ－レイを使用する全ての計測、検査及び分析装備がここに含まれることができる。一例として、ＳＥＭ(Scanning Electron Microscope)装置、ＰＥＥＭ(Photo Electron Emission Microscopy)装置、ＥＤＸ(Energy Dispersive X-ray analysis)装置、ＸＰＳ(X-rays Photoelectron Spectroscopy)、ＳＰＭ(Scanning Probe Microscopy)、ＡＦＭ(Atomic Force Microscopy)及びＳＴＭ(Scanning Tunneling Microscopy)のようにプローブ(probe)を用いた計測/分析装置、ラマン分光器(Raman spectroscopy)、光学計測/検査装備(Optical Metrology/Inspection tool)、ＴＣＡＤ(Technology Computer Aided Design)又は素子内のオプティック(optic)又は電子(electron)の挙動(behavior)を計算及び演算するシミュレーション技法又は各種検査(inspection)装置がここに用いられる。さらに、分析モジュール１３０は、質量分析器及び/又はＯＥＳ(Optical Emission Spectroscopy)を備えることができる。前記質量分析器及び/又はＯＥＳは、前記ウェーハ(ｗ)のエッチング時に発生するエッチング副産物の量が測定できる。前記質量分析器及び/又はＯＥＳは、測定された前記エッチング副産物の量を前記コンピュータ装置１５０に提供できる。前記コンピュータ装置１５０は、前記全面エッチングモジュール１２０のターゲット深さが制御でき、さらにエッチング副産物の物性が分析できる。
図２は、本発明の一実施例に係る全面エッチングモジュールの断面図である。
図２に示すように、本実施例の全面エッチングモジュール１２０は、例えば、イオンビームエッチングを用いたミリング装置であり得る。以下、全面エッチングモジュール及びイオンビームエッチングを用いたミリング装置は、同一の符号１２０として説明する。
ミリング装置１２０は、分析するウェーハ(ｗ)が支持されるステージ１１１を含むことができる。ウェーハ(ｗ)は、半導体基板１０１及び前記半導体基板１０１上に形成される複数の物質からなる回路層１０２を含むことができる。
また、前記ミリング装置１２０は、ウェーハ(ｗ)の全体面積に対してイオンビーム(ＢＥＡＭ)を照射するイオンビーム照射部１１５を含むことができる。前記イオンビーム照射部１１５は、ステージ１１１上に配置されることができ、前記ウェーハ(ｗ)の口径よりも大きい口径を有するように構成されることができる。また、イオンビーム照射部１１５は、ウェーハの表面、例えば、前記回路層１０２の表面を前記半導体基板１０１の表面に対して垂直する方向に一定厚さだけ均一にエッチングできるようにイオンビーム(ＢＥＡＭ)が照射できる。このとき、イオンビーム(ＢＥＡＭ)は、前記ウェーハ(ｗ)の表面に対して多様な方向に入射できる。
また、本実施例におけるミリング装置１２０は、集束イオンビーム(Focused ion beam：ＦＩＢ)素子によってＦＩＢを集束したり、クラスターイオンビーム(cluster ion beam：ＣＩＢ)素子によってＣＩＢを前記ウェーハ(ｗ)上に照射したりできる。前記ＦＩＢ方式及びＣＩＢ方式も、ウェーハ(ｗ)の全面に対してイオンビームが照射されなければならず、これにより、ウェーハ(ｗ)の回路層１０２の全体が一定厚さでエッチングされなければならない。
一例として、前記ミリング装置１２０は、Ａｒイオンをエッチングイオンとして用いられる。
また、前述したように、ミリング装置１２０としてＦＩＢ又はＣＩＢを用いる場合、低融点及び低い反応性を持つ金属をエッチングイオンとして用いられる。前記ソースとしてはＡｌ、Ａｓ、Ａｕ、Ｂｅ、Ｂｉ、Ｃｓ、Ｃｕ、Ｇａ、Ｇｅ、Ｆｅ、Ｉｎ、Ｌｉ、Ｎｉ、Ｐｂ、Ｐｄ、Ｐｒ、Ｐｔ又はＺｎが用いられる。一例として、前記ミリング装置１２０は、固体状態のＧａソースを加熱してＧａ＋イオン形態に変化させ、Ｇａ＋イオンを所定の加速電圧で加速させて照射できる。例えば、ミリング装置１２０内に具備されたイオンビーム照射部は、約３０ｋｅＶ以上の加速電圧を持つイオンビームを発生させることができる。前記ミリング装置１２０によりイオンビームが照射されると、ウェーハ(ｗ)の表面からイオン及び電子などが放出されることができる。イオンビームミリング速度及びイオンビーム深さ分解能は、イオンビーム電流及びイオンビームの入射角度により制御できる。
一方、全面エッチングモジュール１２０がＦＩＢ又はＣＩＢ装置からなる場合、分析モジュール１３０が前記全面エッチングモジュール１２０内に備えられる。分析モジュール１３０は、ウェーハ(ｗ)から放出されたイオン及び電子が検出できるようにウェーハ(ｗ)上に位置できる。前記ＳＥＭ装置１３０は、ウェーハ(ｗ)の表面から放出されるイオン及び電子により、前記ウェーハ(ｗ)の表面の２次元イメージが獲得できる。
さらに、図１を参照すれば、コンピュータ装置１５０は、前記分析モジュール１３０から得られた２次元情報(イメージ)を積層及び処理して３次元イメージが獲得できる。
図３は、本発明の一実施例に係るコンピュータ装置の細部構造を示すブロック図である。
図３に示すように、本実施例のコンピュータ装置１５０は、制御器１５２、格納ユニット１５４、入出力ユニット１５６及びインターフェースユニット１５８を含むことができる。
前記制御器１５２は、前記分析モジュール１３０から獲得された２次元イメージ(Ｉ)に基づいて多様な工程モニターリングデータが算出できる。このような算出作業は、所望の工程モニターリングデータの算出のために設計されたアルゴリズムによって駆動できる。本実施例の制御器１５２は、分析モジュール１３０から獲得された２次元イメージを時間順に積層/合成して、３次元イメージデータが生成できる。
格納ユニット１５４は、例えば、非揮発性記憶媒体を含むことができる。一例として、格納ユニット１５４は、ハードディスク及び/又は非揮発性半導体記憶素子（例えば、フラッシュメモリ素子、相変化記憶素子及び/又は磁気記憶素子等）を含むことができる。格納ユニット１５４は、前記分析モジュール１３０から獲得された２次元イメージ及び前記コンピュータ装置１５０で処理されたイメージデータ(例えば、各種パラメータ及び３次元イメージ)が格納できる。
入出力ユニット１５６は、キーボード(keyboard)、キーパッド(keypad)及び/又はディスプレイ装置(display device)を含むことができる。
２次元情報検査装置１１０から獲得されたイメージデータは、インターフェースユニット１５８によってコンピュータ装置１５０に伝達されることができる。また、コンピュータ装置１５０で処理されたデータは、インターフェースユニット１５８によって２次元情報検査装置１１０又は他の外部装置(一例として、データサーバやＡＰＣサーバ)に伝達されることもできる。インターフェースユニット１５８は、有線要素、無線要素及び/又はＵＳＢ(universal serial bus)ポート等を含むことができる。制御器１５２、格納ユニット１５４、入出力ユニット１５６及びインターフェースユニット１５８は、データバス(data bus)を介して互いに結合されることができる。
さらに、図１を参照すれば、前記クリーニングモジュール１８０は、一定深さだけ一括エッチングされたウェーハ(ｗ)の表面がクリーニングできる。クリーニングモジュール１８０は、湿式クリーニング装置又は乾式クリーニング装置が用いられる。
図４は、本発明の一実施例に係る半導体素子の分析システムの動作を説明するためのフローチャートである。図５は、本発明の一実施例に係るウェーハのエッチング面を示す断面図である。図６は、図５のウェーハエッチング面の２次元情報を示す図である。図７は、本発明の一実施例に係る図６の２次元情報から生成された３次元イメージを示す図である。本実施例では、全面エッチングモジュール１２０がミリング装置である場合を一例として説明する。また、本実施例のウェーハ(ｗ)は、複数のコンタクトプラグＣＴ１～ＣＴ３が具備された状態を例として説明する。
図４及び図５に示すように、検査するウェーハ(ｗ)が２次元情報検査装置１１０内に提供される。全面エッチングモジュール１２０は、前記ウェーハ(ｗ)の全体の表面に向けて、イオンビームを一定エッチングターゲット深さで均一に照射する(Ｓ１)。例えば、先に、図５のＡ－Ａ'の表面を1次ターゲット深さとしてイオンビームが照射される。イオンビームの照射によりウェーハ(ｗ)の表面が一定深さだけスパッタリングエッチングできる。このとき、前記イオンビームによりウェーハ(ｗ)がエッチングされる間、前記分析モジュール１３０内に含まれた質量分析器又はＯＥＳ(Optical Emission Spectroscopy)によりエッチング副産物の量及び種類が測定され、前記エッチング副産物の量によって深さが制御できる。
分析モジュール１３０を用いて、ウェーハ(ｗ)の表面から放出されるイオン及び電子等の成分を測定して、エッチングされたウェーハ(ｗ)の表面の２次元イメージを獲得する(Ｓ２)。イオンビームのミリング後、ＳＥＭ装置、ＰＥＥＭ装置、プローブを用いた装置等のように多様な分析モジュール１３０を用いて、図６に示すように、エッチングされたウェーハ(ｗ)の表面の２次元イメージを測定する。
次に、前記ウェーハ(ｗ)の表面を図５のＢ－Ｂ'の表面をターゲット深さとしてイオンビームを照射するステップ、エッチングされたウェーハ(ｗ)のＢ－Ｂ'の表面の２次元イメージを検出するステップ、前記ウェーハ(ｗ)の表面を図５のＣ－Ｃ'の表面をターゲット深さとしてイオンビームを照射するステップ、及びエッチングされたウェーハ(ｗ)のＣ－Ｃ'の表面の２次元イメージを検出するステップを繰り返し遂行できる。本実施例では、説明の便宜のために、Ａ－Ａ'、Ｂ－Ｂ'及びＣ－Ｃ'の表面をエッチングターゲット深さとして設定しただけで、より狭かったりより大きい間隔でターゲット深さが調整できる。２次元イメージを検出するステップ(Ｓ２)と、ウェーハの表面をエッチングするステップ(Ｓ１)との間にウェーハの表面をクリーニングするステップをさらに含むことができる。
理論的には、Ａ－Ａ'の表面の２次元イメージと、Ｂ－Ｂ'の表面の２次元イメージと、Ｃ－Ｃ'の表面の２次元イメージとが同一であるべきである。しかしながら、工程進行上、特に高集積３Ｄ素子の場合、コンタクトプラグＣＴ１～ＣＴ３のサイズ及び形状が不均一になり、コンタクトプラグＣＴ１～ＣＴ３内にボイド(void)不良(ｖ)が発生し得る。前記測定された２次元イメージは、測定の位置によって、内部不良及び形状不良が検出されることができるが、そうでないこともできる。さらに、前記２次元イメージ情報だけでは、高集積の半導体装置の３次元パターンの形状を予測し難い。
本実施例によれば、前記コンピュータ装置１５０の制御器１５２を用いて、分析モジュール１３０で測定された２次元情報、例えば、２次元イメージを積層及び処理して３次元イメージデータが獲得できる(Ｓ３、図６参照)。前記制御器１５２は、前記分析モジュール１３０で測定された２次元情報をエッチング深さによってＸ－Ｙ方向に区分して格納ユニット１５４に提供できる。より詳しくは、制御器１５２は、ウェーハの全面の２次元イメージを(Ｘ、Ｙ)座標形態に区分して格納ユニット１５４に提供できる。また、制御器１５２は、エッチング深さ順に２次元情報データを区分して格納ユニット１５４に提供できる。図３には示さないが、制御器１５２内に別途のノイズ処理装置を備え、前記２次元イメージのノイズ成分をフィルターリングできる。
また、本実施例の制御器１５２は、エッチングターゲット深さによる２次元イメージのＸ－Ｙ成分(又はＸ－Ｙ座標)をアライン(align)して、前記２次元イメージを積層させることで、３次元輪郭イメージが抽出できる。これにより、ウェーハ(ｗ)の断層イメージを通して、ウェーハ上に形成された３次元構造物の細部形態が予測できる。
一例として、図６のＢ－Ｂ'の表面における第３のコンタクトプラグＣＴ３の断面イメージは、Ａ－Ａ'の表面及び/又はＣ－Ｃ'の表面における第３のコンタクトプラグＣＴ３の断面積よりも相対的に小さく、一方側に偏っている。このような形態が検出された場合、図７に示すように、第３のコンタクトプラグＣＴ３Ｉの３次元イメージは、中心深さ(例えばＢ－Ｂ'線に位置する部分)の直径が不均一な構造で復元される。これにより、コンピュータ装置１５０は、第３のコンタクトプラグＣＴ３Ｉに形状不良、即ち物理的欠陥が発生したことが検出でき、さらに、第３のコンタクトプラグＣＴ３Ｉのサイズ、コンタクトプラグＣＴ１Ｉ～ＣＴ３Ｉ間の距離、コンタクトプラグＣＴ１Ｉ～ＣＴ３Ｉの抵抗及びその外に予測される工程パラメータが異なるように算出できる。
一例として、図６に示すように、Ｃ－Ｃ'の表面における第２のコンタクトプラグＣＴ２の断面イメージがリング(ring)形態で検出されると、第２のコンタクトプラグＣＴ２のＣ－Ｃ'の表面周囲にボイドが発生したことを確認でき、３次元的イメージも該当部分が異なる色相又は透明度で表示されることができる。本実施例のコンピュータ装置１５０の制御器１５２は、抽出された３次元輪郭イメージを回転及び変形(拡大又は縮小)させることができる。これにより、使用者が３次元輪郭イメージの形状及び内部欠陥が容易に判断できる。
本実施例のコンピュータ装置１５０の制御器１５２は、エッチング厚さ及びＸ－Ｙ方向(座標)によってウェーハ(ｗ)結果物の全体の２次元イメージを全部格納している。これにより、前記入出力ユニット１５６からＲＯＩ(Region Of Interest)のエッチング深さ及び(Ｘ、Ｙ)座標が入力される場合、該ＲＯＩの該イメージを出力、回転及び変形させて使用者に提供できる。
図８は、本発明の他の実施例に係る分析モジュールを示すブロック図である。図９及び図１０は、図８の分析モジュールを用いて半導体素子の分析方法を説明するための図である。
図８に示すように、本実施例の分析モジュール１３０は、第１の分析ユニット１３５ａ及び第２の分析ユニット１３５ｂを含むことができる。第１の分析ユニット１３５ａは、例えば、エッチングされた表面の物理的イメージを検出する装置、例えば、ＳＥＭ装置を含むことができる。第２の分析ユニット１３５ｂは、例えば、エッチングされた表面の電気的特性を示す装置、例えば、ＰＥＥＭ装置又はＥＤＸ(Energy Dispersive X-ray analysis)装置を含むことができる。ＰＥＥＭ装置のような第２の分析ユニット１３５ｂは、不純物の濃度分布のような電気的特性が図式化できる。
図８の分析モジュールを用いて半導体素子の分析方法については、図９及び図１０を参照して詳細に説明する。
まず、前記ウェーハ結果物(＜ｗ０＞)を用意する。前記ウェーハ結果物(＜ｗ０＞)は、ＭＯＳトランジスタが形成されたウェーハ基板１０構造物であり得る。前記ＭＯＳトランジスタは、公知のように、ウェーハ基板１０上に形成されるゲート構造物、ソース２０ｓ及びドレイン２０ｄを含むことができる。前記ゲート構造物は積層されたゲート絶縁膜１２、ゲート１５及びハードマスク膜１７を含むことができる。前記ゲート構造物は、前記ゲート絶縁膜１２、ゲート１５及びハードマスク膜１７の側壁に位置するスペーサー１９をさらに含むことができる。前記ソース２０ｓ及びドレイン２０ｄは、前記ゲート構造物の両側のウェーハ基板１０内に形成されることができる。前記ウェーハ結果物(＜ｗ０＞)は、前記ＭＯＳトランジスタをカバーする層間絶縁膜２２及びコンタクト部２５ａ、２５ｂ、２５ｃをさらに含むことができる。前記コンタクト部２５ａ、２５ｂ、２５ｃは、前記層間絶縁膜２２内に位置し、ゲート１５、ソース２０ｓ及びドレイン２０ｄと各々コンタクトされることができる。
第１の分析ユニット１３５ａにより、前記ウェーハ結果物(＜ｗ０＞)の上部表面のイメージＩ０が測定される。前述したように、第１の分析ユニット１３５ａは物理的イメージを検出する装置であるので、前記イメージＩ０は層間絶縁膜２２及びコンタクト部２５ａ、２５ｂ、２５ｃが表示できる。前記イメージＩ０によってコンタクト部２５ａ、２５ｂ、２５ｃの形状及び位置のような物理的情報が確認できる。
次に、全面エッチングモジュール１２０を用いて、ウェーハ(ｗ)を第１のターゲット深さ(ｄａ)だけエッチングして、ウェーハ(ｗ)の第１の表面ａ－a'を露出させる。前記第１のターゲット深さ(ｄａ)は、例えば、前記ウェーハ結果物(＜ｗ０＞)の表面からハードマスク膜１７の表面までの深さであり得る。その後、第１の分析ユニット１３５ａにより露出されたウェーハ(ｗ)の第１の表面ａ－a'の物理的イメージＩａが測定される。前記ウェーハ(ｗ)の第１の表面ａ－a'の物理的イメージＩａは、互いに異なる物性を持つ層間絶縁膜２２、コンタクト部２５ａ、２５ｂ、２５ｃ及びハードマスク膜１７の形状及び位置が表示できる。
前記全面エッチングモジュール１２０を用いて、ウェーハ(ｗ)を第２のターゲット深さ(ｄｂ)だけエッチングして、ウェーハ(ｗ)の第２の表面ｂ－ｂ'を露出させる。前記第２のターゲット深さ(ｄｂ)は、前記ゲート１５の所定部分を露出させることができる深さであり得る。その後、第１の分析ユニット１３５ａにより露出されたウェーハ(ｗ)の第２の表面ｂ－ｂ'の物理的イメージＩｂが測定される。前記ウェーハ(ｗ)の第２の表面ｂ－ｂ'の物理的イメージＩｂは、互いに異なる物性を持つ層間絶縁膜２２、コンタクト部２５ｂ、２５ｃ、ゲート１５及び側壁スペーサー１９の形状及び位置が表示できる。
前記全面エッチングモジュール１２０を用いて、ウェーハ(ｗ)を第３のターゲット深さ(ｄｃ)だけエッチングして、ウェーハ(ｗ)の第３の表面ｃ－ｃ'を露出させる。前記第３のターゲット深さ(ｄｃ)は、前記ウェーハ基板１０の表面を露出させることができる深さであり得る。第１及び第２の分析ユニット１３５ａ、１３５ｂにより、ウェーハ(ｗ)の第３の表面ｃ－ｃ'の物理的イメージＩｃ及び電気的イメージＩＥｃを測定する。前記第１の分析ユニット１３５ａによって測定された２次元物理的イメージＩｃは、物性が異なるウェーハ基板１０、ソース２０ｓ及びドレイン２０ｄの形状及び位置が表示できる。一方、第２の分析ユニット１３５ｂによって測定された２次元電気的イメージＩＥｃは、ソース２０ｓ及びドレイン２０ｄの位置は勿論、不純物の濃度分布まで表示できる。前記２次元電気的イメージＩＥｃによれば、前記ソース２０ｓ及びドレイン２０ｄは、ガウス分布によって端部に行くほど不純物濃度が低くなることが観察できる。
前記全面エッチングモジュール１２０を用いて、ウェーハ(ｗ)を第４のターゲット深さ(ｄｄ)だけエッチングして、ウェーハ(ｗ)の第４の表面ｄ－ｄ'を露出させる。前記第４のターゲット深さ(ｄｄ)は、例えば、ソース２０ｓ及びドレイン２０ｄの底面を露出させることができる深さであり得る。第１及び第２の分析ユニット１３５ａ、１３５ｂにより、ウェーハ(ｗ)の第４の表面ｄ－ｄ'の物理的イメージＩｄ及び電気的イメージＩＥｄを測定する。前記第１の分析ユニット１３５ａによって測定された２次元物理的イメージＩｄは、ソース２０ｓ及びドレイン２０ｄとウェーハ基板１０との物性差による形状及び位置が表示できる。前記ソース２０ｓ及びドレイン２０ｄは不純物領域であるため、ガウス分布によって下部に行くほどドーピング濃度が減少し、その線幅も減少する。これにより、ウェーハ(ｗ)の第４の表面ｄ－ｄ'で露出されるソース２０ｓ及びドレイン２０ｄの線幅は、ウェーハ(ｗ)の第３の表面ｃ－ｃ'で露出されるソース２０ｓ及びドレイン２０ｄの線幅よりも小さい。一方、第２の分析ユニット１３５ｂによって測定された２次元電気的イメージＩＥｄは、ソース２０ｓ及びドレイン２０ｄの濃度分布が表示できる。前記イメージＩＥｄにより、ウェーハ(ｗ)の第４の表面ｄ－ｄ'で露出されるソース２０ｓ及びドレイン２０ｄの不純物濃度が、ウェーハ(ｗ)の第３の表面ｃ－ｃ'で露出されるソース２０ｓ及びドレイン２０ｄの不純物濃度よりも低いことが観察できる。
コンピュータ装置１５０、特に、コンピュータ装置１５０の制御器１５２は、分析モジュール１３０から得られた前記２次元イメージＩ０、Ｉａ、Ｉｂ、Ｉｃ、Ｉｄ、ＩＥｃ、ＩＥｄを集合する。次に、前記制御器１５２は、前記２次元イメージを時系列的に積層して、図１０に示すように、実際素子(ａ)に対応する３次元構造物イメージ(ｂ)が生成できる。また、本実施例では、第１の分析ユニット１３５ａによって得られた２次元物理的イメージＩ０、Ｉａ、Ｉｂ、Ｉｃ、Ｉｄ及び第２の分析ユニット１３５ｂによって得られた２次元電気的イメージＩＥｃ、ＩＥｄの合成により、素子を構成する各成分等の形状及び位置分布は勿論、電気的特性分布まで３次元イメージとして表示できる。したがって、３次元イメージにより、半導体素子等の３次元的な形状欠陥及び内部欠陥の判断が容易になる。
図１１は、本発明の他の実施例に係る半導体素子の分析システムを示す概略ブロック図である。
図１１に示すように、半導体素子の分析システム１００ａを構成する各モジュール、例えば、全面エッチングモジュール１２０、分析モジュール１３０、コンピュータ装置１５０及びクリーニングモジュール１８０は、ロードロック(load lock)１９０を基準としてクラスター(Cluster)形態で構成されることができる。
全面エッチングモジュール１２０、分析モジュール１３０、コンピュータ装置１５０及びクリーニングモジュール１８０をクラスター方式によりシステム化することで、検査効率の改善を図ることができる。
本実施例に係る半導体素子の分析システムは、ウェーハ全面に対して一定深さだけ同一のエッチング速度でエッチングした後、エッチングされたウェーハの表面の２次元イメージを測定する。また、半導体素子の分析システムは、前記測定された２次元イメージを時系列的に積層して３次元イメージを生成する。本発明の分析システムは、２次元イメージを集合して得られた３次元イメージにより、高集積３Ｄ素子で発生できる３次元不良及び内部不良が容易に検出できる。
以上、本発明の好適な実施例により詳細に説明したが、本発明は、前記実施例に限定されず、本発明の技術的思想から逸脱しない範囲内において、当分野における通常の知識を有した者によって多様な変形が可能である。

Claims (17)

  1. 分析対象が存在する深さまで、ウェーハの表面の全面を同一のエッチング速度でエッチングする全面エッチングモジュール；
    繰り返しエッチングされた前記ウェーハの表面から２次元構造情報を取得する分析モジュール；及び、
    前記分析モジュールから繰り返し獲得した前記２次元構造情報を時系列的に積層処理して、３次元イメージを再構成するコンピュータ装置を含み、
    前記分析モジュールは、
    前記エッチングされたウェーハの表面の物理的イメージを獲得する第１の分析ユニット；及び、
    前記エッチングされたウェーハの表面の電気的イメージを獲得する第２の分析ユニットを含む、半導体素子の分析システム。
  2. 前記全面エッチングモジュールは、前記ウェーハの表面の全面にイオンビームを照射するミリング装置、ＣＭＰ(Chemical mechanical polishing)装置、乾式エッチング装置及び湿式エッチング装置から選択される一つである、請求項１に記載の半導体素子の分析システム。
  3. 前記ミリング装置は、前記ウェーハの全面に対してイオンビームを供給するイオンビーム照射部を含む、請求項２に記載の半導体素子の分析システム。
  4. 前記分析モジュールは、ＳＥＭ(Scanning Electron Microscope)装置、ＰＥＥＭ(Photo Electron Emission Microscopy)装置、ＥＤＸ(Energy Dispersive X-ray analysis)装置、ＸＰＳ(X-rays Photoelectron Spectroscopy)、ＳＰＭ(Scanning Probe Microscopy)、ＡＦＭ(Atomic Force Microscopy)及びＳＴＭ(Scanning Tunneling Microscopy)のようにプローブ(probe)を用いた計測/分析装置、ラマン分光器(Raman spectroscopy)、ＴＣＡＤ(Technology Computer Aided Design)又は素子内のオプティック(optic)又は電子(electron)の挙動(behavior)を計算及び演算するシミュレーション技法及び光学計測/検査装備(Optical Metrology/Inspection tool)の少なくとも一つである、請求項１に記載の半導体素子の分析システム。
  5. 前記第１の分析ユニットはＳＥＭ装置を含む、請求項１に記載の半導体素子の分析システム。
  6. 前記第２の分析ユニットはＰＥＥＭ装置又はＥＤＸ装置を含む、請求項１に記載の半導体素子の分析システム。
  7. 前記全面エッチングモジュールは、
    前記ウェーハを支持するステージ；及び、
    前記ウェーハの表面の回路層が同一のエッチング速度でエッチングされるように、前記ウェーハの全面に対してイオンビームを照射するイオンビーム照射部を含む、請求項１に記載の半導体素子の分析システム。
  8. 前記イオンビーム照射部は、前記ウェーハの口径よりも大きい口径を有する、請求項７に記載の半導体素子の分析システム。
  9. 前記繰り返し得られた２次元構造情報は２次元イメージを含み、
    前記コンピュータ装置は、
    前記分析モジュールから提供される前記２次元イメージをエッチング深さ及び(Ｘ、Ｙ)座標の形態で区分し、前記エッチング深さ及び前記(Ｘ、Ｙ)座標値に基づいて、前記２次元イメージを時系列的に積層して前記３次元イメージを再生成する制御器；及び、
    前記制御器により区分された２次元イメージを格納する格納ユニットを含む、請求項１に記載の半導体素子の分析システム。
  10. 前記全面エッチングが進行された前記ウェーハの表面をクリーニングするクリーニングモジュールをさらに含む、請求項１に記載の半導体素子の分析システム。
  11. 処理する前記ウェーハが待機するロードロックをさらに含み、
    前記全面エッチングモジュール、前記分析モジュール及び前記クリーニングモジュールは、前記ロードロックを基準としてクラスター形態で連結する、請求項１０に記載の半導体素子の分析システム。
  12. 前記分析モジュールは、前記ウェーハのエッチング時に発生するエッチング副産物を分析する質量分析器及びＯＥＳ(Optical Emission Spectroscopy)の少なくとも一つをさらに含む、請求項１に記載の半導体素子の分析システム。
  13. ウェーハの表面の全体を同一のエッチング速度で設定のエッチングターゲット深さだけ繰り返しエッチングして、前記ウェーハの次の表面を露出させるステップ；
    前記エッチングターゲット深さだけ繰り返しエッチングされた前記ウェーハの表面の２次元構造情報を各々獲得するステップ；及び、
    繰り返し獲得した前記２次元構造情報を時系列的に積層及び処理して３次元イメージを生成するステップを含み、
    前記２次元構造情報を繰り返し獲得するステップは、
    前記ウェーハの表面の２次元物理構造情報を獲得するステップ；及び、
    前記ウェーハの表面の２次元電気構造情報を獲得するステップを含む、半導体素子の分析方法。
  14. 前記繰り返し得られた２次元構造情報は２次元イメージを含み、
    前記２次元構造情報を繰り返し獲得するステップは、
    前記ウェーハのエッチングターゲット深さ別に前記２次元イメージを(Ｘ、Ｙ)座標形態で区分するステップ；及び、
    前記エッチングターゲット深さ及び前記(Ｘ、Ｙ)座標に基づいて、前記繰り返し獲得された２次元イメージを連続積層及び処理するステップを含む、請求項１３に記載の半導体素子の分析方法。
  15. 前記ウェーハの表面のエッチング時に発生するエッチング副産物を分析するステップをさらに含む、請求項１３に記載の半導体素子の分析方法。
  16. 前記エッチング副産物の量を分析して前記エッチングターゲット深さを制御する、請求項１５に記載の半導体素子の分析方法。
  17. 前記ウェーハの表面の全体をエッチングするステップと、前記２次元イメージを測定するステップとの間に、エッチングされた前記ウェーハの表面をクリーニングするステップをさらに含む、請求項１４に記載の半導体素子の分析方法。
JP2019224666A 2019-07-23 2019-12-12 半導体素子の分析システム及び方法 Active JP7520501B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190088824A KR102705854B1 (ko) 2019-07-23 2019-07-23 반도체 소자의 분석 시스템 및 방법
KR10-2019-0088824 2019-07-23

Publications (2)

Publication Number Publication Date
JP2021019179A JP2021019179A (ja) 2021-02-15
JP7520501B2 true JP7520501B2 (ja) 2024-07-23

Family

ID=74189553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019224666A Active JP7520501B2 (ja) 2019-07-23 2019-12-12 半導体素子の分析システム及び方法

Country Status (4)

Country Link
US (2) US11295970B2 (ja)
JP (1) JP7520501B2 (ja)
KR (1) KR102705854B1 (ja)
CN (1) CN112309890B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111857111B (zh) * 2019-04-09 2024-07-19 商汤集团有限公司 对象三维检测及智能驾驶控制方法、装置、介质及设备
TWI786455B (zh) * 2019-10-30 2022-12-11 德商卡爾蔡司Ｓｍｔ有限公司 確定積體半導體樣本中三維結構間的接觸區域尺寸的方法及其用途、電腦程式產品、以及半導體檢查裝置
CN114646638A (zh) * 2022-04-12 2022-06-21 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 芯片失效分析定位方法、装置、设备及存储介质
CN115900554A (zh) * 2022-09-08 2023-04-04 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 半导体器件的多层铜线路检测方法
TWI894929B (zh) * 2023-06-19 2025-08-21 德商卡爾蔡司Ｓｍｔ有限公司 在處理實體處執行的方法、含有記憶體及至少一處理器的處理實體、電腦程式及包含該電腦程式的載體
CN120635050A (zh) * 2025-06-24 2025-09-12 上海聚跃检测技术有限公司 一种基于刻蚀技术的半导体截面结构检测方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004045172A (ja) 2002-07-11 2004-02-12 Fujitsu Ltd ３次元構造評価方法
JP2018152330A (ja) 2017-02-16 2018-09-27 カール ツァイス マイクロスコーピー ゲーエムベーハーＣａｒｌ Ｚｅｉｓｓ Ｍｉｃｒｏｓｃｏｐｙ ＧｍｂＨ 物体を分析する方法およびこの方法を実行するための荷電粒子ビーム装置
JP2019078684A (ja) 2017-10-26 2019-05-23 信越半導体株式会社 シリコンウェーハの金属不純物分析方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209112A (ja) * 1997-01-27 1998-08-07 Tera Tec:Kk エッチング方法および装置
US6317514B1 (en) 1998-09-09 2001-11-13 Applied Materials, Inc. Method and apparatus for inspection of patterned semiconductor wafers
WO2003050841A1 (en) 2001-11-30 2003-06-19 Kla Tencor Corporation A photoelectron emission microscope for wafer and reticle inspection
US9698062B2 (en) * 2013-02-28 2017-07-04 Veeco Precision Surface Processing Llc System and method for performing a wet etching process
WO2015144700A2 (en) 2014-03-25 2015-10-01 Carl Zeiss Sms Ltd. Method and apparatus for generating a predetermined three-dimensional contour of an optical component and/or a wafer
KR102257901B1 (ko) 2014-09-19 2021-05-31 삼성전자주식회사 반도체 검사 장비 및 이를 이용한 반도체 소자의 검사 방법
KR102410666B1 (ko) 2015-01-09 2022-06-20 삼성전자주식회사 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법
KR102228497B1 (ko) * 2016-07-19 2021-03-15 도쿄엘렉트론가부시키가이샤 3 차원 반도체 디바이스 및 그 제조 방법
CN109643725B (zh) * 2016-08-08 2022-07-29 东京毅力科创株式会社 三维半导体器件及制造方法
US10847376B2 (en) * 2018-06-28 2020-11-24 Sandisk Technologies Llc In-situ deposition and etch process and apparatus for precision patterning of semiconductor devices
US11018063B2 (en) * 2018-11-26 2021-05-25 Sandisk Technologies Llc Method and apparatus for nanoscale-dimension measurement using a diffraction pattern filter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004045172A (ja) 2002-07-11 2004-02-12 Fujitsu Ltd ３次元構造評価方法
JP2018152330A (ja) 2017-02-16 2018-09-27 カール ツァイス マイクロスコーピー ゲーエムベーハーＣａｒｌ Ｚｅｉｓｓ Ｍｉｃｒｏｓｃｏｐｙ ＧｍｂＨ 物体を分析する方法およびこの方法を実行するための荷電粒子ビーム装置
JP2019078684A (ja) 2017-10-26 2019-05-23 信越半導体株式会社 シリコンウェーハの金属不純物分析方法

Also Published As

Publication number Publication date
JP2021019179A (ja) 2021-02-15
US20220277975A1 (en) 2022-09-01
US20210028033A1 (en) 2021-01-28
KR102705854B1 (ko) 2024-09-11
CN112309890A (zh) 2021-02-02
KR20210011657A (ko) 2021-02-02
CN112309890B (zh) 2024-12-10
US11295970B2 (en) 2022-04-05
US11626306B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
JP7520501B2 (ja) 半導体素子の分析システム及び方法
CN115280463B (zh) 晶片中检查体积的截面成像方法
Ma et al. Metrology and diagnostic techniques for nanoelectronics
CN103797351B (zh) 掠射角铣削
JP6356397B2 (ja) 基板の外位置分析システムおよび方法
CN105264635B (zh) 用于利用带电粒子束的倾斜或掠射研磨操作的基准设计
US10101246B2 (en) Method of preparing a plan-view transmission electron microscope sample used in an integrated circuit analysis
KR102301793B1 (ko) 이미지 생성 방법 및 이를 수행하기 위한 이미징 시스템
JP2011522420A (ja) 集束イオンビームデバイスおよび走査型電子顕微鏡を用いた半導体構造の三次元画像作成方法
JPWO2020100179A1 (ja) 画像形成方法及び画像形成システム
US20250231129A1 (en) E-beam optimization for overlay measurement of buried features
TWI876119B (zh) 積體電路裝置製造方法與系統
TW202407336A (zh) 使用半導體結構的切片和影像斷層成像影像的參數化x射線散射測量
Bunday et al. Metrology
Zudhistira et al. Integration of probing capability into plasma FIB for in-situ Delayering, defect inspection, and EBAC on BEOL defects of sub-20nm FinFET devices
Nowakowski et al. An innovative technique for large-scale delayering of semiconductor devices with nanometric-scale surface flatness
Maitra et al. Microstructural investigation and serial section tomography on asic chips for assurance through reverse engineering applications
TWI899942B (zh) 使用聚焦線測量高度
TW202609847A (zh) 對具有降低的銑削製品的埋藏感興趣區域進行３ｄ檢查
US20260112573A1 (en) Method and apparatus for charge compensation during 3d tomography
WO2025261786A1 (en) 3d inspection of buried regions of interest with reduced milling artefacts
Hu et al. 3D reconstruction and etching profile simulation for wiggling active area effect in dynamic random access memory manufacturing
Narang et al. Die-Level Roadmap: Post-Isolation Domain
US8384029B2 (en) Cross-section systems and methods
US20140342477A1 (en) Method of monitoring semiconductor fabrication process using xps

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240710

R150 Certificate of patent or registration of utility model

Ref document number: 7520501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150