JP7634456B2

JP7634456B2 - 半導体装置

Info

Publication number: JP7634456B2
Application number: JP2021157892A
Authority: JP
Inventors: 慎吾井上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2021-09-28
Filing date: 2021-09-28
Publication date: 2025-02-21
Anticipated expiration: 2041-09-28
Also published as: DE102022119853A1; US20230108221A1; CN115881647A; JP2023048526A

Description

本開示は、半導体装置に関する。

従来、ベース板とケースとを備える半導体装置が提案されている。例えば特許文献１には、ベース板及びケースの一方に設けられた凸部と、ベース板及びケースの他方に設けられた凹部とを嵌合させる技術が提案されている。

特開平１１－３１２７８２号公報

特許文献１の技術では、凸部及び凹部が、それらが設けられた表面に対して垂直に設けられている。このような技術では、凸部及び凹部の寸法のマージンが大きい場合には位置ずれが大きくなり、凸部及び凹部の寸法のマージンが小さい場合には嵌合に大きな力を要したり、嵌合できなかったりするという問題があった。

そこで、本開示は、上記のような問題点に鑑みてなされたものであり、ベース板及びケースにおいて適切な嵌合が可能な技術を提供することを目的とする。

本開示に係る半導体装置は、半導体素子と、前記半導体素子が搭載された絶縁基板と、前記絶縁基板が搭載されたベース板と、前記ベース板に搭載され、前記半導体素子及び前記絶縁基板を囲むケースとを備え、前記ベース板の表面及び前記ケースの表面の一方に、テーパ形状を有する１つ以上の凸部が設けられ、前記ベース板の前記表面及び前記ケースの前記表面の他方に、前記１つ以上の凸部と嵌合された、テーパ形状を有する１つ以上の凹部が設けられ、嵌合された前記凸部の先及び前記凹部の底のそれぞれの対面する平面を、当該平面の垂直方向にまとめて貫通する取付穴が、前記ベース板及び前記ケースに設けられている。

本開示によれば、ベース板の表面及びケースの表面の一方に、テーパ形状を有する１つ以上の凸部が設けられ、ベース板の表面及びケースの表面の他方に、１つ以上の凸部と嵌合された、テーパ形状を有する１つ以上の凹部が設けられている。このような構成によれば、ベース板及びケースにおいて適切な嵌合を行うことができる。

実施の形態１に係る半導体装置の構成を示す断面図である。実施の形態１に係る半導体装置の一部の構成を示す平面図である。実施の形態１の変形例に係る半導体装置の構成を示す断面図である。実施の形態２に係る半導体装置の一部の構成を示す平面図である。実施の形態３に係る半導体装置の一部の構成を示す平面図である。実施の形態２及び３の組み合わせに係る半導体装置の一部の構成を示す平面図である。実施の形態４に係る半導体装置の構成を示す断面図である。実施の形態５に係る半導体装置の構成を示す断面図である。

以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置及び方向は、実際の実施時の位置及び方向とは必ず一致しなくてもよい。

＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置の構成を示す断面図である。なお以下では、半導体装置がパワー半導体装置である場合を例にして説明する。

図１の半導体装置は、半導体素子１と、絶縁基板２と、接合部３ａ，３ｂと、ベース板４と、ケース５と、接着剤６と、電極７と、金属ワイヤ８と、封止材９とを備える。

半導体素子１は、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳＢＤ（Schottky Barrier Diode）、ＰＮＤ（PN junction diode）、または、ＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）などの電力半導体素子を含む。

半導体素子１の材料は、通常の珪素（Ｓｉ）であってもよいし、ワイドバンドギャップ半導体であってもよい。ワイドバンドギャップ半導体は、例えば炭化珪素（ＳｉＣ）、または、窒化ガリウム（ＧａＮ）などを含む。半導体素子１の材料がワイドバンドギャップ半導体である場合には、高耐圧、高周波数及び高温において半導体素子１を適切に動作することが可能である。

なお、図１では、１つのケース５における半導体素子１の数は１つであるが、これに限ったものではない。例えば、１つのケース５における半導体素子１の数が２つである構成（つまり２ｉｎ１の構成）であってもよいし、１つのケース５における半導体素子１の数が６つである構成（つまり６ｉｎ１の構成）であってもよい。

半導体素子１は、絶縁基板２に搭載されている。絶縁基板２は、絶縁層部と、絶縁層部の両面に設けられた第１及び第２回路パターン部とを含む。絶縁層部の材料は、例えばアルミナ（Ａｌ_２Ｏ_３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ_３Ｎ_４）などの無機セラミック材料を含む。第１及び第２回路パターン部の材料は、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、または、それらの合金を含む。

半導体素子１と絶縁基板２の第１回路パターン部とは、接合部３ａによって接合されている。接合部３ａの材料は、例えば金属接合材である。金属接合材は、鉛（Ｐｂ）及び錫（Ｓｎ）などからなるはんだ、または、はんだ合金を含んでもよいし、ナノ銀からなる焼結材、または、ナノ銅粒子からなる焼結材などを含んでもよい。

絶縁基板２は、ベース板４に搭載されている。ベース板４の材料は、銅、アルミニウム、または、銅－モリブデン合金（ＣｕＭｏ）などの金属材料を含んでもよいし、炭化ケイ素－アルミ複合材（ＡｌＳｉＣ）、または、炭化ケイ素－マグネシウム複合材（ＭｇＳｉＣ）などの複合材料を含んでもよい。また、ベース板４の材料は、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、または、ポリフェニレンサルファイド（ＰＰＳ）樹脂のような有機材料を含んでもよい。

絶縁基板２とベース板４の第２回路パターン部とは、接合部３ｂによって接合されている。接合部３ｂの材料は、接合部３ａの材料と同じであってもよいし、異なってもよい。

ケース５は、ベース板４に搭載されており、かつ、半導体素子１及び絶縁基板２を囲む。ケース５の材料は、電気絶縁性を有する材料であればよく、例えば、ＰＰＳ、ＰＢＴ、ＰＥＴ－ＰＢＴ樹脂などを含む。

ベース板４とケース５との間には隙間が設けられており、当該隙間には接着剤６が設けられている。接着剤６には、一般的にシリコーン系接着剤が用いられるが、接着剤６の材料はアクリル系樹脂、または、エポキシ樹脂などを含んでもよい。

電極７は、ケース５と一体的に設けられている。電極７は、ケース５から露出した第１端部及び第２端部を有し、第２端部は、ケース５に対して第１端部と逆側に設けられている。電極７の材料は、例えば銅またはその合金等を主体とする金属を含む。電極７の表面は、ニッケル（Ｎｉ）などのめっき層を有することが好ましいが、めっき層を有しなくてもよい。

金属ワイヤ８は、半導体素子１と絶縁基板２の第１回路パターン部との間、及び、第１回路パターン部と電極７の第１端部との間などを電気的に接続する。金属ワイヤ８は、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、または、それらの合金からなる金属配線であってもよい。

封止材９は、ベース板４及びケース５で囲まれる集合体を被封止体として封止する。なお、図１では図示していないが、被封止体は、半導体素子１を制御する制御基板を含んでもよい。封止材９の材料は、例えばシリコーンゲル、または、エポキシ樹脂などの絶縁性樹脂を含む。

ここで図１に示すように、ケース５の表面（図１では下面）には、テーパ形状を有する凸部５ａが設けられ、ベース板４の表面（図１では上面）には、凸部５ａと嵌合された、テーパ形状を有する凹部４ａが設けられている。

凸部５ａの側壁が、ケース５の表面の垂直方向に対して１５°～３０°傾けられることによって、凸部５ａは、その先端部分に向かって先細るテーパ形状を有している。凹部４ａの側壁が、ベース板４の表面の垂直方向に対して凸部５ａの側壁と同程度に傾けられることによって、凹部４ａは、その底部分に向かって先細るテーパ形状を有している。凹部４ａの深さは、例えばベース板４の厚さの１／３～２／３である。互いに対向する凸部５ａと凹部４ａとの間には隙間が設けられ、当該隙間に接着剤６が設けられている。製造時には、接着剤６は、減圧下で隙間に設けられることが好ましい。

図１の例では、ケース５の表面に同一形状を有する複数の凸部５ａが設けられ、ベース板４の表面に同一形状を有する複数の凹部４ａが設けられ、複数の凸部５ａと複数の凹部４ａとが嵌合されているが、これに限ったものではない。例えば、凸部５ａ及び凹部４ａのそれぞれの数は１つであってもよい。

ベース板４が金属からなり、ケース５が樹脂からなる構成では、ベース板４の凹部４ａがプレス加工などにより形成されてもよく、ケース５の凸部５ａが一体成型などにより形成されてもよい。

図１の凸部及び凹部の配置関係は逆であってもよい。つまりベース板４の表面に、テーパ形状を有する凸部が設けられ、ケース５の表面に、テーパ形状を有する凹部が設けられてもよい。

また、凸部５ａ及び凹部４ａは、２段以上のテーパ形状を有していてもよい。つまり、凸部５ａ及び凹部４ａの側壁の断面形状は、１つ以上屈曲された直線形状を有していてもよいし、段数を限りなく大きくした半円形状を有していてもよい。

また図１の例では、凸部５ａ及び凹部４ａは、ケース５に埋設された電極７の真下に設けられている。このような構成によれば、電極７のベース板４への設計位置からのずれを抑制することができるので、半導体装置を外部装置に取り付ける際に不具合を生じさせる位置ずれを抑制することができる。

図２は、絶縁基板２側からみた本実施の形態１に係るベース板４の平面図である。図２には、平面視での複数の凹部４ａの位置及び形状と、ケース５をベース板４に取り付けるための取付穴１３とが図示されている。また図２には、ベース板４の表面とケース５の表面とが対向する領域であるケース搭載領域１６が点線で示されている。なお図２では図示されていないが、平面視での複数の凸部５ａの位置及び形状は、平面視での複数の凹部４ａの位置及び形状にそれぞれ対応する。

図２の例では、複数の凹部４ａが、平面視のベース板４において対称に配置されている。ここでいう対称は、ベース板４の中心点を通る短手方向の線または長手方向の線に関する線対称、または、ベース板４の中心点に関する点対称を含む。図示しないが、複数の凸部５ａも、平面視のケース５において対称に配置されている。

図２の例では、複数の凹部４ａは、ベース板４の短辺に沿って設けられているが、ベース板４の長辺に沿って設けられてもよいし、ベース板４の短辺及び長辺の両方に沿って設けられてもよいし、ケース搭載領域１６のうちのこれら以外の箇所に設けられてもよい。

また図２の例では、凹部４ａの形状は、５～５０ｍｍ程度の辺を有する四角形状であるが、これに限ったものではない。例えば、凹部４ａの形状は、それ以外の多角形状であってもよいし、Ｔ字形状など多角形状を組み合わせた形状であってもよい。

＜実施の形態１のまとめ＞
以上のような本実施の形態１に係る半導体装置によれば、ベース板４の表面及びケース５の表面の一方に１つ以上の凸部が設けられ、ベース板４の表面及びケース５の表面の他方に、当該１つ以上の凸部と嵌合された１つ以上の凹部が設けられている。このような構成によれば、ベース板４とケース５との間の並進方向の位置ずれ及び回転方向の位置ずれを抑制することができる。

また本実施の形態１では、凸部及び凹部のそれぞれがテーパ形状を有しているので、凸部及び凹部が適切な位置に誘導される。これにより、凸部及び凹部の寸法のマージンに関わらず、位置ずれを抑制することができ、かつ、嵌合を容易化することができるので、ベース板４及びケース５において適切な嵌合を行うことができる。また、この結果、嵌合作業が効率化されて半導体装置の組立性が向上し、かつ、半導体装置の不良率が低下するため、半導体装置の製造コストを低減することができる。

なお、水分が、ベース板４及びケース５の外部から、それらの隙間を通過してベース板４及びケース５で囲まれる内部空間内の半導体素子１及び絶縁基板２などの電気部品に到達すると、電気部品の絶縁性低下が生じて、寿命などの性能が劣化する。これに対して、本実施の形態１では、ベース板４及びケース５の外部から内部空間までの沿面距離を長くすることができ、その沿面に接着剤６が設けられているので、水分が電気部品に到達することを抑制することができる。

なお、接着剤６の材料が例えばシリコーン系材料である場合、気泡発生により絶縁性などの特性が低下する。このため、接着剤６の代わりに、エポキシ樹脂またはシリコーンゲルなどの封止材９が、凸部と凹部との間の隙間に設けられてもよい。または、当該隙間の一部に接着剤６が設けられ、当該隙間の残部に封止材９が設けられてもよい。なお、凸部と凹部との接着がなくても、電気部品への水分の到達が十分に抑制できる場合などには、当該隙間に接着剤６などが設けられなくてもよい。

＜実施の形態１の変形例＞
図３は、実施の形態１の変形例に係る半導体装置の構成を示す断面図である。実施の形態１では、図２のように、凹部４ａ及び凸部５ａの位置と、取付穴１３との位置とは異なっていたが、図３に示すように、凹部４ａ及び凸部５ａの位置と、取付穴１３との位置とは重なっていてもよい。

＜実施の形態２＞
図４は、絶縁基板２側からみた本実施の形態２に係るベース板４の平面図である。なお図４では図示されていないが、平面視での複数の凸部５ａの位置及び形状は、平面視での複数の凹部４ａの位置及び形状にそれぞれ対応する。

本実施の形態２では図４のように、複数の凹部４ａが、平面視のベース板４において非対称に配置されている。つまり、複数の凹部４ａは、平面視のベース板４において線対称にも点対称にも配置されていない。なお図４の例では、複数の凹部４ａは、ベース板４の短辺に沿って設けられているが、これに限ったものではない。例えば、複数の凹部４ａが、短辺に沿った箇所以外に設けられてもよいし、１つの凹部４ａが、平面視のベース板４において非対称に配置されてもよい。

図示しないが、複数の凸部５ａも、平面視のケース５において対称に配置されている。本実施の形態２においても、実施の形態１と同様に、ベース板４の表面に凸部が設けられ、ケース５の表面に凹部が設けられてもよい。

＜実施の形態２のまとめ＞
実施の形態１では図２のように、１つ以上の凸部または１つ以上の凹部が、平面視のベース板４またはケース５において非対称に配置されていた。このような構成では、ケース５がベース板４に対して設計された状態から１８０°だけ回転されても、ベース板４と嵌合可能となるため、誤った組立が行われてしまう可能性がある。

これに対して本実施の形態２では、１つ以上の凸部または１つ以上の凹部が、平面視のベース板４またはケース５において非対称に配置されている。このような構成によれば、ケース５がベース板４に対して設計された状態から１８０°だけ回転された場合には、１組以上の凸部及び凹部において噛み合わなくなるため、組立の誤りを抑制することができる。この結果、このことは、電極７がケース５において対称に配置されていない構成や、ベース板４またはケース５の形状が対称でない構成などにおいて、組立の誤りに起因する半導体装置の不良率が低下するため、半導体装置の製造コストを低減することができる。

＜実施の形態３＞
図５は、絶縁基板２側からみた本実施の形態３に係るベース板４の平面図である。なお図５では図示されていないが、平面視での複数の凸部５ａの位置及び形状は、平面視での複数の凹部４ａの位置及び形状にそれぞれ対応する。

本実施の形態３では図５のように、複数の凹部４ａは、平面視において形状が互いに異なる第１凹部４ａ１及び第２凹部４ａ２を含む。図５では、その一例として、第１凹部４ａ１の形状の少なくとも一部のサイズ（例えば縦方向のサイズ）と、第２凹部４ａ２の形状の少なくとも一部のサイズ（例えば縦方向のサイズ）とが互いに異なっている。なお図示しないが、第１凹部４ａ１の形状が四角形状であり、第２凹部４ａ２の形状が丸形状であるというように、第１凹部４ａ１の形状の種類と第２凹部４ａ２の形状の種類とが互いに異なってもよい。

図示しないが、複数の凸部５ａも、平面視において形状が互いに異なる第１凸部及び第２凸部を含む。本実施の形態３においても、実施の形態１と同様に、ベース板４の表面に凸部が設けられ、ケース５の表面に凹部が設けられてもよい。

＜実施の形態３のまとめ＞
本実施の形態３に係る半導体装置では、複数の凸部は、平面視において形状が互いに異なる第１凸部及び第２凸部を含み、複数の凹部は、平面視において形状が互いに異なる第１凹部及び第２凹部を含む。このような構成によれば、実施の形態２と同様に、ケース５がベース板４に対して設計された状態から１８０°だけ回転された場合には、１組以上の凸部及び凹部において噛み合わなくなるため、組立の誤りを抑制することができる。

なお、図６に示すように、本実施の形態３の構成を実施の形態２の構成に組み合わせてもよい。このような構成によれば、組立の誤りをさらに抑制することができる。

＜実施の形態４＞
図７は、本実施の形態４に係る半導体装置の構成を示す断面図である。本実施の形態４では、複数の凸部５ａは、断面視において形状が互いに異なる第１凸部５ａ１及び第２凸部５ａ２を含み、複数の凹部４ａは、断面視において形状が互いに異なる第１凹部４ａ１及び第２凹部４ａ２を含む。

図７では、その一例として、第１凹部４ａ１の形状の少なくとも一部のサイズ（例えば横幅またはテーパ角度のサイズ）と、第２凹部４ａ２の形状の少なくとも一部のサイズ（例えば横幅またはテーパ角度のサイズ）とが互いに異なっている。なお図示しないが、第１凹部４ａ１の形状が０段のテーパ形状であり、第２凹部４ａ２の形状が１段のテーパ形状であるというように、第１凹部４ａ１の形状の種類と第２凹部４ａ２の形状の種類とが互いに異なってもよい。以上のことは、第１凸部５ａ１及び第２凸部５ａ２においても同様である。

＜実施の形態４のまとめ＞
本実施の形態４に係る半導体装置では、複数の凸部は、断面視において形状が互いに異なる第１凸部及び第２凸部を含み、複数の凹部は、断面視において形状が互いに異なる第１凹部及び第２凹部を含む。このような構成によれば、実施の形態２と同様に、ケース５がベース板４に対して設計された状態から１８０°だけ回転された場合には、１組以上の凸部及び凹部において噛み合わなくなるため、組立の誤りを抑制することができる。

なお、本実施の形態４の構成を、実施の形態２及び実施の形態３の少なくとも１つの構成に組み合わせてもよい。このような構成によれば、組立の誤りをさらに抑制することができる。

＜実施の形態５＞
図８は、本実施の形態５に係る半導体装置の構成を示す断面図である。本実施の形態５では、複数の凸部５ａは、ケース５の中心部から外周部に向かう方向に互いに隣り合い、複数の凹部４ａは、ベース板４の中心部から外周部に向かう方向に互いに隣り合う。なお、複数の凸部５ａ及び複数の凹部４ａは、それぞれケース５及びベース板４の全周に設けられてもよい。

＜実施の形態５のまとめ＞
以上のような本実施の形態５によれば、実施の形態１よりもベース板４及びケース５の外部から内部空間までの沿面距離を長くすることができるため、水分が電気部品に到達することをさらに抑制することができる。また、複数の凸部が隣り合い、複数の凹部が隣り合うため、複数の凸部全体のサイズ、及び、複数の凹部全体のサイズを低減することができ、この結果として半導体装置のサイズの低減化が期待できる。

なお、本実施の形態５の構成を、実施の形態２、実施の形態３及び実施の形態４の少なくとも１つの構成に組み合わせてもよい。例えば、本実施の形態５において各凸部及び各凹部の形状が異なってもよい。このような構成によれば、組立の誤りを抑制することができる。

なお、各実施の形態及び各変形例を自由に組み合わせたり、各実施の形態及び各変形例を適宜、変形、省略したりすることが可能である。

１半導体素子、２絶縁基板、４ベース板、４ａ凹部、４ａ１第１凹部、４ａ２第２凹部、５ケース、５ａ凸部、５ａ１第１凸部、５ａ２第２凸部、６接着剤、９封止材。

Claims

半導体素子と、
前記半導体素子が搭載された絶縁基板と、
前記絶縁基板が搭載されたベース板と、
前記ベース板に搭載され、前記半導体素子及び前記絶縁基板を囲むケースと
を備え、
前記ベース板の表面及び前記ケースの表面の一方に、テーパ形状を有する１つ以上の凸部が設けられ、
前記ベース板の前記表面及び前記ケースの前記表面の他方に、前記１つ以上の凸部と嵌合された、テーパ形状を有する１つ以上の凹部が設けられ、
嵌合された前記凸部の先及び前記凹部の底のぞれぞれの対面する平面を、当該平面の垂直方向にまとめて貫通する取付穴が、前記ベース板及び前記ケースに設けられている、半導体装置。
請求項１に記載の半導体装置であって、
前記１つ以上の凸部または前記１つ以上の凹部が、平面視の前記ベース板または前記ケースにおいて非対称に配置されている、半導体装置。
請求項１または請求項２に記載の半導体装置であって、
前記１つ以上の凸部は複数の凸部であり、
前記１つ以上の凹部は、前記複数の凸部とそれぞれ嵌合された複数の凹部である、半導体装置。
請求項３に記載の半導体装置であって、
前記複数の凸部は、平面視において形状が互いに異なる第１凸部及び第２凸部を含み、
前記複数の凹部は、平面視において形状が互いに異なる第１凹部及び第２凹部を含む、半導体装置。
請求項３に記載の半導体装置であって、
前記複数の凸部は、断面視において形状が互いに異なる第１凸部及び第２凸部を含み、
前記複数の凹部は、断面視において形状が互いに異なる第１凹部及び第２凹部を含む、半導体装置。
請求項３に記載の半導体装置であって、
前記複数の凸部は互いに隣り合い、前記複数の凹部は互いに隣り合う、半導体装置。
請求項１から請求項６のうちのいずれか１項に記載の半導体装置であって、
互いに対向する前記凸部と前記凹部との間に隙間が設けられ、
前記隙間に接着剤及び封止材の少なくともいずれか１つが設けられている、半導体装置。