JPH01157613A - Ｖｃｏ回路 - Google Patents
Ｖｃｏ回路Info
- Publication number
- JPH01157613A JPH01157613A JP62318205A JP31820587A JPH01157613A JP H01157613 A JPH01157613 A JP H01157613A JP 62318205 A JP62318205 A JP 62318205A JP 31820587 A JP31820587 A JP 31820587A JP H01157613 A JPH01157613 A JP H01157613A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- voltage
- oscillation
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業」二の利用分野〉
この発明は、高い周波数で発振することができる電圧制
御発振器（ＶＣＯ）回路に関する。
御発振器（ＶＣＯ）回路に関する。
〈従来の技術〉
従来、ＶＣＯ回路としては第３図に示すようなものがあ
る。
る。
このＶＣＯ回路は、電圧〜電流変換回路３ｏと発振回路
４０を備え、発振周波数を調整するために上記電圧−電
流変換回路３０の抵抗３１．３２と上記発振回路４０の
充電用コンデンサ４１を外部に接続したＩＣで構成され
ている。このＩＣは、上記電圧−電流変換回路３０に入
力されるコントロール電圧Ｖｉをうける入力端子７１と
、上記発振回路４０の出力信号を出力する出力端子７２
と上記抵抗３１．３２を接続する接続端子７３．７４と
上記充電用コンデンサ４１を接続する接続端子７５．７
６を備えている。
４０を備え、発振周波数を調整するために上記電圧−電
流変換回路３０の抵抗３１．３２と上記発振回路４０の
充電用コンデンサ４１を外部に接続したＩＣで構成され
ている。このＩＣは、上記電圧−電流変換回路３０に入
力されるコントロール電圧Ｖｉをうける入力端子７１と
、上記発振回路４０の出力信号を出力する出力端子７２
と上記抵抗３１．３２を接続する接続端子７３．７４と
上記充電用コンデンサ４１を接続する接続端子７５．７
６を備えている。
上記電圧−電流変換回路３０は上記抵抗３１゜３２と電
圧可変抵抗３３と変流器３４とで構成され、入力された
コントロール電圧■１をこのコントロール電圧Ｖｉに対
応した一定電流１ｖｏに変換し、上記発振回路４０の０
ＭＯＳ（コンプリメンタリモス）ゲート４２に入力する
。このＣＭＯＳゲート４２は２つのｐヂャンネルトラン
ンスタ４３．４４と２つのｎチャンネル）・ランシスタ
４５゜４６とで構成され、」１記接続端子７５．７６を
介して上記コンデンサ４１を接続している。
圧可変抵抗３３と変流器３４とで構成され、入力された
コントロール電圧■１をこのコントロール電圧Ｖｉに対
応した一定電流１ｖｏに変換し、上記発振回路４０の０
ＭＯＳ（コンプリメンタリモス）ゲート４２に入力する
。このＣＭＯＳゲート４２は２つのｐヂャンネルトラン
ンスタ４３．４４と２つのｎチャンネル）・ランシスタ
４５゜４６とで構成され、」１記接続端子７５．７６を
介して上記コンデンサ４１を接続している。
上記コンデンサ４Ｉは上記ＣＭＯＳゲート４２のスイッ
チング素子により」１記電流Ｉｖｏによる充電と放電が
繰り返えされる。このコンデンサ４Ｉの１次側の充電レ
ベルはインバータ４８で判定され、２次側の充電レベル
はインバータ４つで判定される。上記インバータ４８の
出力はインバータ５０を介してＡＮＤ回路５１に入力さ
れ、上記インバータ４９の出力はインバータ５３と上記
ΔＮＤ回路５１に入力される。このＡＮＤ回路５１とイ
ンバータ５３の出力はそれぞれソリツブフロップ５５の
ＮＯＲ回路５６．５７に入力される。そして、このフリ
ップフロップ５５の出力信号により上記ＣＭＯＳゲート
４２が０Ｎ−ＯＦＦされ上記コンデンサ４１の充放電が
行われる。この充放電によりコンデンサ４１の１次側の
電圧Ｍ、および２次側の電圧Ｍ、はそれぞれ第４図（ア
）および（イ）に示すようになる。また、ＡＮＤ回路５
１に入力されるインバータ５０の出力信号Ｍ３およびイ
ンバータ４９の出力信号Ｍ４はそれぞれ（つ）、（１）
に示すようになり、ソリツブフロップ５５のＮＯＲ回路
５６の出力信号Ｍ５およびＮＯＲ回路５７の出力信号Ｍ
８はそれぞれ（オ）、（力）に示すようになる。そして
、」二記ＮＯＲ回路５７の出ツノ信号Ｍ８はインバータ
５８で反転され出力端子７２から出力される。
チング素子により」１記電流Ｉｖｏによる充電と放電が
繰り返えされる。このコンデンサ４Ｉの１次側の充電レ
ベルはインバータ４８で判定され、２次側の充電レベル
はインバータ４つで判定される。上記インバータ４８の
出力はインバータ５０を介してＡＮＤ回路５１に入力さ
れ、上記インバータ４９の出力はインバータ５３と上記
ΔＮＤ回路５１に入力される。このＡＮＤ回路５１とイ
ンバータ５３の出力はそれぞれソリツブフロップ５５の
ＮＯＲ回路５６．５７に入力される。そして、このフリ
ップフロップ５５の出力信号により上記ＣＭＯＳゲート
４２が０Ｎ−ＯＦＦされ上記コンデンサ４１の充放電が
行われる。この充放電によりコンデンサ４１の１次側の
電圧Ｍ、および２次側の電圧Ｍ、はそれぞれ第４図（ア
）および（イ）に示すようになる。また、ＡＮＤ回路５
１に入力されるインバータ５０の出力信号Ｍ３およびイ
ンバータ４９の出力信号Ｍ４はそれぞれ（つ）、（１）
に示すようになり、ソリツブフロップ５５のＮＯＲ回路
５６の出力信号Ｍ５およびＮＯＲ回路５７の出力信号Ｍ
８はそれぞれ（オ）、（力）に示すようになる。そして
、」二記ＮＯＲ回路５７の出ツノ信号Ｍ８はインバータ
５８で反転され出力端子７２から出力される。
〈発明が解決しようとする問題点〉
ところで、」二記従来のＶＣＯ回路はＩＣ回路の外部に
コンデンサ４１を接続しているため、Ｉｃ回路の端子７
５．７６の端子容量や浮遊容量が無視できなくなる。こ
の端子容量や浮遊容量による容量の増加をΔＣ１上記コ
ンデンザ４１の容量をＣｅｘとすると合計容量はＣｅｘ
十ΔＣとなる。また、上記コンデンサ４１を接続してい
る端子７５，７６にかかるＭ１信号とＭ２信号の相互干
渉によりコンデンサ４１の充電開始電圧が第４図に（ａ
）で示すようにグランドレベルより低下する。この充電
開始電圧の低下により充電時間か八Ｔだ（プ増加す一３
＝ る。また、上記コンデンサ４１の充電レベルの判定をイ
ンバータにて行っているため、必然的に判定レベルがＣ
ＭＯＳゲート４２の電源電圧Ｖｄの中間レベル（Ｖ ｄ
／ ２ ）に設定される。上記充電開始電圧の低下がな
い場合の充電時間Ｔ。は、となる。従って、上記充電時
間の増加ΔＴを考慮した場合の発振周期Ｔは、 となる。
コンデンサ４１を接続しているため、Ｉｃ回路の端子７
５．７６の端子容量や浮遊容量が無視できなくなる。こ
の端子容量や浮遊容量による容量の増加をΔＣ１上記コ
ンデンザ４１の容量をＣｅｘとすると合計容量はＣｅｘ
十ΔＣとなる。また、上記コンデンサ４１を接続してい
る端子７５，７６にかかるＭ１信号とＭ２信号の相互干
渉によりコンデンサ４１の充電開始電圧が第４図に（ａ
）で示すようにグランドレベルより低下する。この充電
開始電圧の低下により充電時間か八Ｔだ（プ増加す一３
＝ る。また、上記コンデンサ４１の充電レベルの判定をイ
ンバータにて行っているため、必然的に判定レベルがＣ
ＭＯＳゲート４２の電源電圧Ｖｄの中間レベル（Ｖ ｄ
／ ２ ）に設定される。上記充電開始電圧の低下がな
い場合の充電時間Ｔ。は、となる。従って、上記充電時
間の増加ΔＴを考慮した場合の発振周期Ｔは、 となる。
このように、コンデンサ４１をＩＣ回路の外部に接続し
たことによる容量の増加（ΔＣ）や充電時間の増加（Δ
Ｔ）により発振周期が長くなり、まノ二、このコンデン
サ４１の充電レベルの判定をインバータで行うことによ
り充電レベルが電源電圧Ｖｄの１／２に限定されるため
発振周期が短くならず、高い発振周波数が得られないと
いう問題がある。
たことによる容量の増加（ΔＣ）や充電時間の増加（Δ
Ｔ）により発振周期が長くなり、まノ二、このコンデン
サ４１の充電レベルの判定をインバータで行うことによ
り充電レベルが電源電圧Ｖｄの１／２に限定されるため
発振周期が短くならず、高い発振周波数が得られないと
いう問題がある。
そこで、この発明の目的は、ＩＣ回路を用いた場合に高
い発振周波数を得ることができるＶＣＯ回路を提供する
ことにある。
い発振周波数を得ることができるＶＣＯ回路を提供する
ことにある。
〈問題点を解決するための手段〉
」１記目的を達成するため、この発明は、発振回路と電
圧−電流変換回路を備え、上記発振回路は、コンデンサ
と、ＩＣ内部に設けられて上記コンデンザを充放電する
スイッチング素子と、上記スイッチング素子を切替える
ために充電レベルを判定する判定回路を備えたＶＣＯ回
路において、」二記コンデンザが、上記ＩＣ内部に設（
プられ、かつ基準レベルに接続されたＭＯＳ構造のコン
デンサであり、上記判定回路がオペレーソヨナルアンプ
で構成されたコンパレータであることを特徴としている
。
圧−電流変換回路を備え、上記発振回路は、コンデンサ
と、ＩＣ内部に設けられて上記コンデンザを充放電する
スイッチング素子と、上記スイッチング素子を切替える
ために充電レベルを判定する判定回路を備えたＶＣＯ回
路において、」二記コンデンザが、上記ＩＣ内部に設（
プられ、かつ基準レベルに接続されたＭＯＳ構造のコン
デンサであり、上記判定回路がオペレーソヨナルアンプ
で構成されたコンパレータであることを特徴としている
。
〈作用〉
電圧−電流変換回路が出力した電流をＩＣ内部に設げら
れた発振回路のスイッチング素子がうけて、上記ＩＣ内
部に設けられ、かつ基準レベルに接続されたＭＯＳ構造
のコンデンサを充放電し、オペレーショナルアンプで構
成されたコンパレー夕が」１記スイッチング素子を切替
えるために上記コンデンサの充電レベルを判定する。従
って、発振周期が短くなり、高い発振周波数が得られる
。
れた発振回路のスイッチング素子がうけて、上記ＩＣ内
部に設けられ、かつ基準レベルに接続されたＭＯＳ構造
のコンデンサを充放電し、オペレーショナルアンプで構
成されたコンパレー夕が」１記スイッチング素子を切替
えるために上記コンデンサの充電レベルを判定する。従
って、発振周期が短くなり、高い発振周波数が得られる
。
〈実施例〉
以下、この発明を図示の実施例により詳細に説明する。
第１図は本実施例のＶＣＯ回路を示し、第２図はこのＶ
ＣＯ回路の各ノードに対する信号のタイミングチャート
を示している“。
ＣＯ回路の各ノードに対する信号のタイミングチャート
を示している“。
」二記■ＣＯ回路は第１図に示すように電圧−電流変換
回路ｌと発振回路２を備え、上記電圧一電流変換回路１
の抵抗３，４と］二足発振回路２の抵抗５，６を外部に
接続したＩＣで構成されている。
回路ｌと発振回路２を備え、上記電圧一電流変換回路１
の抵抗３，４と］二足発振回路２の抵抗５，６を外部に
接続したＩＣで構成されている。
このＩＣは上記電圧−電流変換回路１に入力されるコン
トロール電圧Ｖｉｎをう（プる入）〕端子８Ｉと、上記
発振回路２の出力信号を出力する出力端子８２と、」１
記抵抗３．４を接続する接続端子８３，８４と上記抵抗
５．６を接続する接続端子８５を備えている。
トロール電圧Ｖｉｎをう（プる入）〕端子８Ｉと、上記
発振回路２の出力信号を出力する出力端子８２と、」１
記抵抗３．４を接続する接続端子８３，８４と上記抵抗
５．６を接続する接続端子８５を備えている。
上記電圧−電流変換回路ｌは」１記抵抗３．４と電圧可
変抵抗８と変流器９とて構成され、入力されたコントロ
ール電圧ＶｉｎをこのコンＩ−ロール電圧に対応した一
定電流Ｉｖに変換し、」二足発振回路２のＣＭＯＳゲー
ト１０に入力する。このＣＭＯＳゲート１０は２つのｐ
チャンネルトランンスタＩ １．１２と２つのｎチャン
ネルトランジスタ１３、Ｉ４とで構成され、コンデンサ
１６．１７を接続している。このコンデンサ１６．１７
はＩＣ内部に設けられ、基準レベルであるグランドレベ
ルに接続されたＭＯＳ構造のコンデンサである。そして
、」１記ＣＭＯＳゲート１０のスイッチング動作により
上記コンデンサ＋ ６．１７の充放電が行われる。すな
わち、ｎチャンネルトランジスタ１１、ｎチャンネルト
ランジスタ１４が“′ＯＮ′”、ｎチャンネルトランジ
スタ１２．ｎチャンネルトランジスタ１３が°″ＯＦＦ
”の場合、コンデンサ１７が電流Ｉｖで充電され、コン
デンサ１６が放電する。また、ｎチャンネルトランジス
タ１２．ｎチャンネルトランジスタ１３が’ＯＮ”、ｐ
ヂャンネルトランジスタＩＩ、ｎチャンネル）・ランジ
スタ１４が０ＦＦ”の場合、コンデンサＩ６が上記電流
Ｔｖで充電され、コンデンサ１７が放電する。
変抵抗８と変流器９とて構成され、入力されたコントロ
ール電圧ＶｉｎをこのコンＩ−ロール電圧に対応した一
定電流Ｉｖに変換し、」二足発振回路２のＣＭＯＳゲー
ト１０に入力する。このＣＭＯＳゲート１０は２つのｐ
チャンネルトランンスタＩ １．１２と２つのｎチャン
ネルトランジスタ１３、Ｉ４とで構成され、コンデンサ
１６．１７を接続している。このコンデンサ１６．１７
はＩＣ内部に設けられ、基準レベルであるグランドレベ
ルに接続されたＭＯＳ構造のコンデンサである。そして
、」１記ＣＭＯＳゲート１０のスイッチング動作により
上記コンデンサ＋ ６．１７の充放電が行われる。すな
わち、ｎチャンネルトランジスタ１１、ｎチャンネルト
ランジスタ１４が“′ＯＮ′”、ｎチャンネルトランジ
スタ１２．ｎチャンネルトランジスタ１３が°″ＯＦＦ
”の場合、コンデンサ１７が電流Ｉｖで充電され、コン
デンサ１６が放電する。また、ｎチャンネルトランジス
タ１２．ｎチャンネルトランジスタ１３が’ＯＮ”、ｐ
ヂャンネルトランジスタＩＩ、ｎチャンネル）・ランジ
スタ１４が０ＦＦ”の場合、コンデンサＩ６が上記電流
Ｔｖで充電され、コンデンサ１７が放電する。
上記コンデンザ１６はコンパレータとしてのオペアンプ
１８の反転端子に接続され、上記コンデンサ１７は同じ
くコンパレータとしてのオペアンプ１９の反転端子に接
続されている。そして、上記オペアンプ１８．１９の非
反転端子には、電源電圧Ｖｄｔｉを抵抗５．６で分圧し
て得られる参照電圧Ｖ ｒｅｒが印加されるようになっ
ている。上記オペアンプ＋ ８．１９はそれぞれ上記参
照電圧Ｖ ｒｅｆによりコンデンサ１６の充電レベルと
コンデンサ１７の充電レベルを判定するようになってい
る。
１８の反転端子に接続され、上記コンデンサ１７は同じ
くコンパレータとしてのオペアンプ１９の反転端子に接
続されている。そして、上記オペアンプ１８．１９の非
反転端子には、電源電圧Ｖｄｔｉを抵抗５．６で分圧し
て得られる参照電圧Ｖ ｒｅｒが印加されるようになっ
ている。上記オペアンプ＋ ８．１９はそれぞれ上記参
照電圧Ｖ ｒｅｆによりコンデンサ１６の充電レベルと
コンデンサ１７の充電レベルを判定するようになってい
る。
上記オペアンプ１８の出力信号はインバータ２１を介し
てＡＮＤ回路２２に入力され、上記オペアンプ１９の出
力信号はインバータ２３と」二記ＡＮＤ回路２２に人力
される。そして、このＡＮＤ回路２２とインバータ２３
の出力信号はそれぞれフリップフロシブ２４のＮＯＲ回
路２５．２６に入力され、このフリップフロップ２４の
出力信号により」二記ＣＭＯＳゲー１〜がスイッチング
動作を行う。また、上記フリップフロップ２４のＮＯＲ
回路２６の出力信号はインバータ２８で反転され出力端
子８２を介して出力信号Ｖ ｏｕｔとして出力される。
てＡＮＤ回路２２に入力され、上記オペアンプ１９の出
力信号はインバータ２３と」二記ＡＮＤ回路２２に人力
される。そして、このＡＮＤ回路２２とインバータ２３
の出力信号はそれぞれフリップフロシブ２４のＮＯＲ回
路２５．２６に入力され、このフリップフロップ２４の
出力信号により」二記ＣＭＯＳゲー１〜がスイッチング
動作を行う。また、上記フリップフロップ２４のＮＯＲ
回路２６の出力信号はインバータ２８で反転され出力端
子８２を介して出力信号Ｖ ｏｕｔとして出力される。
上記回路の各ノートに対する信号は第２図に示すように
なる。第２図において、（Ａ）、（Ｂ）はそれぞれコン
デンサ１６．１７の電圧Ｎ、、Ｎ、を示し、（Ｃ）、（
Ｄ）はＡＮＤ回路２２の入力信号Ｎ、、Ｎ、を示し、（
Ｅ）、（Ｆ）はフリップフロップ２４の出力信号Ｎ ５
． Ｎ ｅを示す。
なる。第２図において、（Ａ）、（Ｂ）はそれぞれコン
デンサ１６．１７の電圧Ｎ、、Ｎ、を示し、（Ｃ）、（
Ｄ）はＡＮＤ回路２２の入力信号Ｎ、、Ｎ、を示し、（
Ｅ）、（Ｆ）はフリップフロップ２４の出力信号Ｎ ５
． Ｎ ｅを示す。
上記電圧Ｎ ＋ 、 Ｎ ２はコンデンサ１６．１７を
ＩＣ内部に設けているため、従来例におけるような端子
容量や浮遊容量による容量増加の影響はなく、また、コ
ンデンサ１６と１７が別々にグランドレベルに接続され
ているためＮ１信号とＮ２信号の相互干渉がなく充電開
始レベルがグランドレベルになるため従来例におけるよ
うな充電開始電圧の低下が発生しない。また、充電レベ
ルが前述したように参照電圧Ｖｒｅｒで判定され、この
判定電圧Ｖｒｅｌ’は抵抗５，６により可変であるため
従来例におけるように電源電圧Ｖｄｄの１／２に制限さ
れることはない。従って、コンデンサ１６．１７の充電
時間Ｔ、、Ｔ２、はこのコンデンサ１−〇、１７の容量
をそれぞれＣ１，Ｃ２とすると、 ｖ となり、発振周期Ｔは、 ｖ となる。このように、従来例のように端子容量や浮遊容
量による容量の増加や信号の相互干渉による充電時間の
増加がないことや、充電レベル電圧Ｖｒｅｆが可調整で
あり従来の充電レベルより小さくできるため、従来例に
比べて発振周期が短くなり、高い発振周波数を得ること
ができる。また、従来例においては出力信号のデユーテ
ィ比は５０％であったが、上記コンデンサ１６．１７の
容量Ｃ，，Ｃ２の比をかえることにより任意のデユーテ
ィ比の出力信号が得られる。
ＩＣ内部に設けているため、従来例におけるような端子
容量や浮遊容量による容量増加の影響はなく、また、コ
ンデンサ１６と１７が別々にグランドレベルに接続され
ているためＮ１信号とＮ２信号の相互干渉がなく充電開
始レベルがグランドレベルになるため従来例におけるよ
うな充電開始電圧の低下が発生しない。また、充電レベ
ルが前述したように参照電圧Ｖｒｅｒで判定され、この
判定電圧Ｖｒｅｌ’は抵抗５，６により可変であるため
従来例におけるように電源電圧Ｖｄｄの１／２に制限さ
れることはない。従って、コンデンサ１６．１７の充電
時間Ｔ、、Ｔ２、はこのコンデンサ１−〇、１７の容量
をそれぞれＣ１，Ｃ２とすると、 ｖ となり、発振周期Ｔは、 ｖ となる。このように、従来例のように端子容量や浮遊容
量による容量の増加や信号の相互干渉による充電時間の
増加がないことや、充電レベル電圧Ｖｒｅｆが可調整で
あり従来の充電レベルより小さくできるため、従来例に
比べて発振周期が短くなり、高い発振周波数を得ること
ができる。また、従来例においては出力信号のデユーテ
ィ比は５０％であったが、上記コンデンサ１６．１７の
容量Ｃ，，Ｃ２の比をかえることにより任意のデユーテ
ィ比の出力信号が得られる。
このように、コンデンサ１６．１７をＩＣの内部に接続
し、このコンデンサ１６．１７の充電レベルを参照電圧
Ｖ ｒｅｆをもとにオペアンプ１８，１９が判定するの
で高い周波数を得ることができる。
し、このコンデンサ１６．１７の充電レベルを参照電圧
Ｖ ｒｅｆをもとにオペアンプ１８，１９が判定するの
で高い周波数を得ることができる。
〈発明の効果〉
以上より明らかなように、この発明の■ＣＯ回路は、電
圧−電流変換回路が出力した電流をうけて、発振回路の
、ＩＣ内部に設（Ｊられたスイッヂング素子によって充
放電されるコンデンサか、」１記ＴＣ内部に設けられ、
かつ基準レベルに接続されたＭＯ３構造のコンデンサで
あり、上記スイッヂング素子を切替えるために充電レベ
ルを判定する判定回路がオペーレーソヨナルアンプで構
成されたコンパレータであるので、端子容量や浮遊容量
による容量の増加や信号の相互干渉による充電時間の増
加がなく、また、充電レベルを可調整にできるため、発
振周期を短くでき、高い発振周波数を得ることができる
。
圧−電流変換回路が出力した電流をうけて、発振回路の
、ＩＣ内部に設（Ｊられたスイッヂング素子によって充
放電されるコンデンサか、」１記ＴＣ内部に設けられ、
かつ基準レベルに接続されたＭＯ３構造のコンデンサで
あり、上記スイッヂング素子を切替えるために充電レベ
ルを判定する判定回路がオペーレーソヨナルアンプで構
成されたコンパレータであるので、端子容量や浮遊容量
による容量の増加や信号の相互干渉による充電時間の増
加がなく、また、充電レベルを可調整にできるため、発
振周期を短くでき、高い発振周波数を得ることができる
。
第１図はこの発明のＶＣｏ回路の一実施例を示す回路図
、第２図は上記実施例における回路の各ノートに対する
信号のタイミングチャート、第３図は従来の■ＣＯ回路
の回路図、第４図は上記従来例における回路の各ノード
に対する信号のタイミングチャートである。 １ ・電圧−電流変換回路、 ２ ・発振回路、１０
・・ＣＭＯＳゲート、１６．１７・・・コンデンサ、１
８．１９・・・オペーレーショナルアンプ。
、第２図は上記実施例における回路の各ノートに対する
信号のタイミングチャート、第３図は従来の■ＣＯ回路
の回路図、第４図は上記従来例における回路の各ノード
に対する信号のタイミングチャートである。 １ ・電圧−電流変換回路、 ２ ・発振回路、１０
・・ＣＭＯＳゲート、１６．１７・・・コンデンサ、１
８．１９・・・オペーレーショナルアンプ。
Claims (1)
- （１）発振回路と電圧−電流変換回路を備え、上記発振
回路は、コンデンサと、ＩＣ内部に設けられて上記コン
デンサを充放電するスイッチング素子と、上記スイッチ
ング素子を切替えるために充電レベルを判定する判定回
路を備えたＶＣＯ回路において、 上記コンデンサが、上記ＩＣ内部に設けられ、かつ基準
レベルに接続されたＭＯＳ構造のコンデンサであり、上
記判定回路がオペレーショナルアンプで構成されたコン
パレータであることを特徴とするＶＣＯ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62318205A JPH01157613A (ja) | 1987-12-14 | 1987-12-14 | Ｖｃｏ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62318205A JPH01157613A (ja) | 1987-12-14 | 1987-12-14 | Ｖｃｏ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01157613A true JPH01157613A (ja) | 1989-06-20 |
Family
ID=18096607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62318205A Pending JPH01157613A (ja) | 1987-12-14 | 1987-12-14 | Ｖｃｏ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01157613A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04354264A (ja) * | 1991-05-31 | 1992-12-08 | Matsushita Electric Ind Co Ltd | 水平発振回路 |
-
1987
- 1987-12-14 JP JP62318205A patent/JPH01157613A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04354264A (ja) * | 1991-05-31 | 1992-12-08 | Matsushita Electric Ind Co Ltd | 水平発振回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7528673B2 (en) | Oscillator circuit and semiconductor device having oscillator circuit | |
| US6191630B1 (en) | Delay circuit and oscillator circuit using same | |
| US7109804B2 (en) | Precision relaxation oscillator without comparator delay errors | |
| US11245360B2 (en) | Oscillator circuit, chip and electronic device | |
| JPH09312552A (ja) | 発振回路及びそれを利用したｐｌｌ回路 | |
| SG188739A1 (en) | Low power high resolution sensor interface | |
| US4524333A (en) | Phase-locked loop using integrated switched filter | |
| US9362922B2 (en) | Oscillator circuit and method for generating an oscillator signal | |
| US6064243A (en) | Current switch and PLL in which it is used | |
| US6696884B1 (en) | Method and apparatus to achieve long time constants with a small MOS gate capacitor | |
| US7474162B2 (en) | RC-oscillator circuit | |
| US20240405669A1 (en) | Internal Ramp Voltage Generator for the Soft Start of DC-DC Converter | |
| JPS62119A (ja) | 発振器 | |
| JPH01157613A (ja) | Ｖｃｏ回路 | |
| US5479122A (en) | Sync signal detection apparatus | |
| US5701105A (en) | Timer oscillation circuit with comparator clock control signal synchronized with oscillation signal | |
| CN111181491B (zh) | 一种时钟产生电路 | |
| JP5802095B2 (ja) | 電圧電流変換回路および電圧制御発振回路 | |
| JPH06140884A (ja) | Ｃｍｏｓ型半導体ｃｒ発振回路 | |
| JPS607854B2 (ja) | 単安定マルチバイブレ−タ回路 | |
| US7924068B2 (en) | Automatic adjustment circuit, and filter circuit | |
| JPH0642623B2 (ja) | 電圧制御発振器 | |
| JPH03121614A (ja) | 発振回路 | |
| KR0135105B1 (ko) | 반도체 메모리의 발진회로 | |
| JPH09121142A (ja) | 発振回路 |