JPH01164994A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH01164994A
JPH01164994A JP62323356A JP32335687A JPH01164994A JP H01164994 A JPH01164994 A JP H01164994A JP 62323356 A JP62323356 A JP 62323356A JP 32335687 A JP32335687 A JP 32335687A JP H01164994 A JPH01164994 A JP H01164994A
Authority
JP
Japan
Prior art keywords
data
display
refresh memory
refresh
writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62323356A
Other languages
English (en)
Inventor
Akihiro Sugawara
菅原 晃弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP62323356A priority Critical patent/JPH01164994A/ja
Publication of JPH01164994A publication Critical patent/JPH01164994A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はリフレッシュメモリを用いた表示装置に関し、
更に詳しくは、表示両面の切り替え時における画面の乱
れを改善した表示装置に関する。
(従来の技術) 従来よりリフレッシュメモリから読み出したデータを、
CRTのようなディスプレイ装置に走査表示する表示装
置がある。この様な従来装置において、表示画面の変更
は、(a)メモリの内容を表示しながら、変更するデー
タに書き替えるか、(b)例えば別のメモリを用意して
おき、変更画面をこの別のメモリに切り替えて読み込み
、表示するかの手法がこれまであった。
(発明が解決しようとする問題点) しかしながら(a)の手法は、データの書き替えが遅い
と表示画面に乱れが生じ見苦しいという問題点があり、
また、(b)の手法は、それまで表示していた画面のほ
んの一部分の変更でも画面全体のデータを書き替える必
要があり、処理が複雑になるという問題点がある。
本発明はこれらの問題点に鑑みてなされたものであって
、その目的は、表示画面の部分変更が容易に行え、かつ
表示画面の切り替え時に乱れの生じない表示装置を実現
することにある。
(問題点を解決するための手段) 第1図は本発明の基本的な構成ブロック図である。図に
おいて、11.12は第1、第2のリフレッシュメモリ
、2は表示すべきデータを第1または第2のリフレッシ
ュメモリ11.12に書き込む書き込み手段、3は第1
または第2のリフレッシュメモリ11.12から表示デ
ータを読み出す読みだし手段、4はこの読みだし手段3
から読み出されたデータを表示するディスプレイ、5は
第1または第2のリフレッシュメモリ11.12から読
み出されたデータを第2または第1のりフレッシュメモ
リ12.11に転写するデータ転写手段である。
(作用) 通常時、読みだし手段3は一方のリフレッシュメモリか
ら表示データを読み出し、データ転写手段5はこのデー
タを他方のリフレッシュメモリに転写する。
表示内容変更時には、書き込み手段2は他方のリフレッ
シュメモリに当該変更データを書き込み、書き込みが終
了後読みだし手段3は他方のリフレッシュメモリから読
み出したデータをディスプレイ4に表示し、データ転写
手段5はこのデータを一方のリフレッシュメモリに転写
する。
(実施例) 以下図面を用いて、本発明の実施例を詳細に説明する。
第2図は、本発明の一実施例を示す構成ブロック図であ
る6図において、1はCPUで表示すべきデータをデー
タバスDBを介して出力すると共にアドレスをアドレス
バスABを介して出力する。
6は各種のタイミング信号を作るタイミング回路で、C
PUIからのセレクト信号5ELECT、リード/ライ
トのコマンド信号R/W、表示指示を行うコマンド信号
DISP等を入力している。
7は表示コントローラで、ディスプレイ4の表示をコン
トロールするもので、表示のためのタイミング信号や、
表示のためのアドレス信号DPADRなどを出力する。
81.82はCPU1からのアドレス信号WADRと、
表示コントローラ7からの表示アドレス信号DPADR
とを選択して、第1、第2のリフレッシュメモリ11.
12に与えるマルチプレクサ、9はリフレッシュメモリ
から読み出されたパラレルデータをシリアルデータに変
換するP/S変換器である。
Gll〜G24はCPtJl、第1、第2のリフレッシ
ュメモリ11.12、P/S変換器9を結ぶデータバス
DBの途中にそれぞれ設けたゲートである。
タイミング回路6は、第1、第2のりフレッシュメモリ
11.12に与えるリード/ライト信号R/W、マルチ
プレクサ81.82に与える選択信号S1、S2、各ゲ
ート011〜G24の開閉制御信号を各状況に応じて制
御することによって、CPUIからのデータの書き込み
、ディスプレイ4へのデータの読みだし、他方のリフレ
ッシュメモリへのデータの転写を行えるようになってい
る。
このように構成した装置の動作を次に説明する。
第3図は表示のみ、データの書き替えが繰り返される場
合の、動作の一例を示すタイムチャートである。
ここでは初めに第1のリフレッシュメモリ11に予め表
示ずべきデータがCPUIがら格納されているものとす
る。この状態では、マルチプレクサ81.82は、(d
)、(e)に示すように、いずれも表示コントローラ7
からの表示アドレスDPADRを選択し、このアドレス
を第1、第2のリフレッシュメモリ11.12に与えて
いる。
また、ゲートGll、G12は、(f)、(h)に示す
ように、開くイネーイブル)ト身っており、それ以外の
ゲートは全て閉(ディスエーブル)となっている。また
、第1のリフレッシュメモリ11には、(1)に示すよ
うにリード信号Rが与えられ、第2のリフレッシュメモ
リ12には、<m)に示すように、表示コントローラ7
からのタイミングで第1のリフレッシュメモリ11から
のデータを書き込むようにしている。
第4図はこの状態における、アドレス信号とデータ信号
の流れを示す図である。
第1のリフレッシュメモリ11からのデータが第2のリ
フレッシュメモリ12に書き込まれ、同時にこのデータ
がディスプレイ4に表示されている。
この様な表示状態からデータの書き替えを行う場合、(
a)に示すようにセレクト信号がハイレベルとなる。こ
れによって、第2のマルチプレクサ82は(e)に示ず
ようにCPUIからのアドレス信号を選択し、第2のマ
ルチプレクサ81は引き続いて、(d)に示すように表
示コントローラ7からの表示アドレスを選択する。また
、ゲートG11は(f)に示すように引き続いて開、ゲ
ートG23、G24は(J)に示すようにCPU1から
のタイミングでいずれか一方が開、第2のリフレッシュ
メモリ12には、(m)に示すようにCPU1からのタ
イミングでライト信号Wが与えられる。
第5図はこの状態における、アドレス信号と、データの
流れを示す図である。
第1のリフレッシュメモリ11からのデータがディスプ
レイ4に引き続き表示され、CPUIからのデータは、
第2のリフレッシュメモリ12に書き込まれる。したが
ってこのデータの書き替え時においては、表示画面の乱
れは全く生じない。
また、第2のリフレッシュメモリ12へのデータの書き
込みスピードは、遅くても表示画面には、同等影響を及
ぼさない。
次にデータの書き替えが終了すると、CPUIから(c
)に示すように表示命令DISPが出力され、書替えデ
ータの表示状態になる。
この状態になると、第1、第2のマルチプレクサ11.
12は、いずれも表示コントローラ7からの表示アドレ
スを選択し、ゲートG21、G21が開、それ以外は閉
じている。また、第1のリフレッシュメモリ11には、
表示コントローラ7からのタイミングでライト信号Wが
与えられ、第2のリフレッシュメモリ12にはリード信
号Rが与えられている。
第6図はこの状態でのアドレス信号と、データの流れを
示す図である。
書替え後のデータが格納されている第2のリフレッシュ
メモリ12からのデータが読み出され、ディスプレイ4
に書替え後の新しい画面が、瞬間的に切り替えられて表
示されると共に、このデータが第1のリフレッシュメモ
リ11に書き込まれている。
第7図はこの状態から、データの書替えを行う場合のア
ドレス信号と、データの流れを示す図である。第2のリ
フレッシュメモリ12からのデータが引き続きディスプ
レイ4に表示され、第1のリフレッシュメモリ11にC
PUIからの新しいデータが書き替えられる。
この状態では表示画面の乱が生ずることはなく、また、
データの書替えスピードは遅くとも良い。
第8図は、以上の動作の流れを示す概略フローチャート
である。CPUIからデータの書替え要求があるたびに
、ステップ1からステップ3へ、ステップ5からステッ
プ7へ移行し、表示画面は乱れを生ずること無く新しい
表示画面に瞬間的に切り替えられる。
(発明の効果) 以上詳細に説明したように、本発明は、以下に列挙する
ような特徴のある表示装置が実現できる。
(a)表示画面が1画面スキャンのうちに切り替えられ
るので、表示画面に乱れがなく、また、表示データの書
替えや転送に時間がかかっても表示画面に何等の影響も
ない。
(b)CPUからのデータ書替え要求がない間、常に表
示データが一方のリフレッシュメモリにコピーされてい
るので、表示データの一部変更などが容易に行える。
【図面の簡単な説明】
第1図は本発明の基本的な構成ブロック図、第2図は本
発明の一実施例を示す構成ブロック図、第3図は動作の
一例を示すタイムチャート、第4図〜第7図は各状態に
おけるアドレス信号と、データとの流れを示す図、第8
図は全体の動作の概要を示すフローチャートである。 1・・・CPU 11・・・第1のリフレッシュメモリ 12・・・第2のリフレッシュメモリ 2・・・データ書き込み手段 3・・・表示デー′夕読みだし手段 4・・・ディスプレイ 5・・・データ転写手段 6・・・タイミング回路 7・・・表示コントローラ 81.82・・・マルチプレクサ 帛1図 山  1       0 一工 田

Claims (1)

  1. 【特許請求の範囲】 第1、第2のリフレッシュメモリと、表示すべきデータ
    を前記第1または第2のいずれか一方のリフレッシュメ
    モリに書き込む書き込み手段と、前記第1または第2の
    リフレッシュメモリのいずれか一方から表示データを読
    み出す読みだし手段と、この読みだし手段から読み出さ
    れたデータを表示するディスプレイと、前記第1または
    第2のいずれか一方のリフレッシュメモリから読み出さ
    れたデータを第1または第2のいずれか一方のリフレッ
    シュメモリに転写するデータ転写手段とを備え、 通常時は第1、第2のいずれか一方のリフレッシュメモ
    リから表示データを読み出すと共にこのデータを第2の
    リフレッシュメモリに転写し、表示内容変更時には、他
    方のリフレッシュメモリに当該変更データを書き込み、
    書き込みが終了後そのリフレッシュメモリから読み出し
    たデータを一方のリフレッシュメモリに転写すると共に
    ディスプレイに表示するようにしたことを特徴とする表
    示装置。
JP62323356A 1987-12-21 1987-12-21 表示装置 Pending JPH01164994A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62323356A JPH01164994A (ja) 1987-12-21 1987-12-21 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62323356A JPH01164994A (ja) 1987-12-21 1987-12-21 表示装置

Publications (1)

Publication Number Publication Date
JPH01164994A true JPH01164994A (ja) 1989-06-29

Family

ID=18153866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62323356A Pending JPH01164994A (ja) 1987-12-21 1987-12-21 表示装置

Country Status (1)

Country Link
JP (1) JPH01164994A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05113785A (ja) * 1991-10-23 1993-05-07 Fujitsu General Ltd 静止画再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05113785A (ja) * 1991-10-23 1993-05-07 Fujitsu General Ltd 静止画再生装置

Similar Documents

Publication Publication Date Title
US5179690A (en) System for display emulation by intercepting and changing control data stored in one of multiple temporary registers to suitable display control data
JPH01164994A (ja) 表示装置
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JP2665836B2 (ja) 液晶表示制御装置
JPH0934410A (ja) データ供給装置
JPH0399317A (ja) 画像処理装置
JPH0693180B2 (ja) ビツトマツプ・デイスプレイ装置
JP2934277B2 (ja) 表示制御装置及び表示制御方法
KR880002692B1 (ko) 비동기시스템간의순차데이타전송회로
JPH031191A (ja) 表示制御装置
JPH1195975A (ja) 表示装置
JPS61264381A (ja) 記憶回路
JPH0443594B2 (ja)
JPS63245716A (ja) マルチウインドウ表示装置
JPS60251431A (ja) メモリ表示装置
JPH04146483A (ja) ディスプレイ制御装置
JPH03166590A (ja) 表示制御装置
JPH04326393A (ja) 画像用メモリアクセス方式
JPS59195271A (ja) Crtデイスプレイ用メモリ装置
JPS62252590A (ja) メモリ装置
JPH04323690A (ja) グラフィックス表示装置
JPH10240199A (ja) 画像表示制御装置
JPS619684A (ja) デフオルト画面表示方式
JPH0347516B2 (ja)
JPH05257879A (ja) フレームメモリ回路