JPH01190114A - モノマルチバイブレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、ディジタル論理回路を応用する通信機、ディ
ジタルコンピュータ等に用いられるモノマルチバイブレ
ータに関し、特に出力パルス幅をディジタル制御によっ
て可変するモノマルチバイブレータに関する。

［従来の技術］ モノマルチバイブレータは入力パルスを印加してから任
意の定められた出力パルス幅を得るように設計される。

従来のモノマルチバイブレータは、パルスの積分作用に
基づく時定数を設定することにより、この目的を達成し
ている。すなわち１個の抵抗器と１個のコンデンサとの
積分回路にて、入力パルス印加時刻より、所定の電圧源
、例えば電源を接続して積分作用させ、積分電圧か所定
の値となフた時刻を知り、この間の出力パルス幅を得る
ように設計される。

一般には、個別部品として集積回路化されたモノマルチ
バイブレータとして開発され市販されている。この例を
第４図に示す。同図に示すように、集積化されたモノマ
ルチバイブレータ７はパルス入力端子４よりパルスを加
え、外付けの抵抗器（Ｒ）とコンデンサ（Ｃ）の各値を
選定し、その積で得られる時定数と関連させて時定数に
よフて定められるパルス幅の出力信号をパルス出力端子
６より得る。

［発明が解決しようとする課題］ しかしながら、上述した従来のモノマルチバイブレータ
は、出力パルス幅を上記時定数及び電圧源に依存してい
る。この電圧源は、一般に、そのモノマルチバイブレー
タを集積化した場合には、その電源電圧となるため、出
力パルス幅を電圧源にて可変とすることはできない。ま
た抵抗器やコンデンサの各値もその値は一般に固定であ
り、この値に対する出力パルス幅も固定となる。このた
め外部からの制御で目的のパルス幅を得ようとする応用
においては柔軟性を欠いていた。

更に、上記時定数は、抵抗器やコンデンサの各値で決定
されるが、それらのバラツキのために正確に目的とする
出力パルス幅を得ることができないという欠点を有して
いた。

［課題を解決するための手段］ 本発明は上記課題を解決し、任意にかつ正確なパルス幅
を有するパルス出力を得ることのできるモノマルチバイ
ブレータを提供することを目的とする。

上記目的を達成するため本発明に係るモノマルチバイブ
レータは、１個のセットリセットフリップフロップと、
第１及び第２の出力を有する１個の微分回路と、カウン
トイネーブル、パラレルロード及びカウント値Ｎのキャ
リー出力機能を有する１個のカウンタとから成り、パル
ス入力をセットリセットフリップフロップのセット入力
に接続し、セットリセットフリップフロップの出力を微
分回路へ供給し、微分回路の第１の出力をカウンタのイ
ネーブル入力及びパルス出力とし、カウンタのキャリー
出力をセットリセットフリップフロップのリセット入力
に接続し、微分回路の第２の出力をカウンタのロード入
力に接続し、そのロート入力により出力パルス幅を外部
からのパラレルデータ入力ｎにより任意に設定し得るカ
ウント値（Ｎ−ｎ）及び、クロック入力に印加するクロ
ック間隔で決定するものである。

［実施例］ 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は、本発明の一実施例によるモノマルチバイブレ
ータの構成を示すブロック図である。

同図において、１はセットリセットフリップフロップ、
２は微分回路、３はカウントイネーブル、パラレルロー
ド及びキャリー出力機能を有するカウンタ、３１〜３Ｍ
はパラレルデータ入力端子である。４はパルスを印加す
るパルス入力端子、５はクロック信号入力端子、６はモ
ノマルチバイブレータの出力パルスを得るパルス出力端
子である。

第２図は、第１図における微分回路の内部構成を示すブ
ロック図、第３図は第１図に示すモノマルチバイブレー
タの動作を示すタイムチャートである。

第２図において、微分回路はシフトレジスタ２５．２６
と、ナントゲート２７とを有している。パルス入力端子
４からの入カバルスはセットリセットフリップフロップ
１のセット入力信号に入る。そのセットされた出力は微
分回路２のデータ入力端子２１に入り、シフトレジスタ
２５のデータ入力信号となる。データ入力端子２１から
の入力パルスは、クロック信号入力端子５からのものと
同一クロックを導いた微分回路クロック端子２４より入
力されたクロック信号の極性をインバータ２８により反
転したクロック信号により遅延される。シフトレジスタ
・２５の出力をさらにシフトレジスタ２６のデータ入力
に導き、同じくクロック信号の極性をインバータ２８に
より反転したクロックで遅延し出力信号とする。シフト
レジスタ２６のデータ入力信号と反転出力信号とをナン
トゲート２７の２つの入力に接続する。これらの回路は
入力パルスを微分する働きになっている。

次に、本実施例の動作について説明する。

シフトレジスタ２５の出力を第１出力とする。

これは入力パルスを遅延させたものであり、第３図に示
すように第２出力端子２３からの第２出力とほぼ同時に
出力される。この信号は第１出力端子２２より出力され
パルス出力端子６に供給される。この瞬間からモノマル
チバイブレータとしての出力を出し始める。この信号は
カウント値Ｎのカウンタ３のカウントイネーブル端子に
も導かれているので、カウンタ３はクロック信号入力端
子５から次に到来するクロックパルスからカウントし始
める。

一方、ナントゲート２７の出力は第２出力として第２出
力端子２３から出力し、カウンタ３のロード端子に入力
する。その間、クロック信号入力端子５からのクロック
信号の到来によりカウンタ３は３１〜３Ｍのパラレルデ
ータ入力端子の値ｎにプリセットされ、次に到来するク
ロック信号からカウトし始める。（Ｎ−ｎ−１）個のク
ロックパルスが入力された時点でキャリー出力を出す。

このキャリー出力の極性を反転した信号はセットリセッ
トフリップフロップ１のリセット入力に接続されており
、出力はリセットされる。リセットされたセットリセッ
トフリップフロップ１の出力は、微分回路２のデータ入
力端子２１に入り、シフトレジスタ２５で遅延され、第
１出力端子２２からパルス出力端子６へ出力される。そ
の結果、パルス出力端子６の出力パルスは止まり、入力
パルスに対してもモノマルチバイブレータとしての動作
を行う。同時にこの信号はカウンタ３のカウントイネー
ブル端子に導かれているため、このカウンタ動作を止め
る。

以上述べた動作においてパルス入力は、クロック信号に
て標本化される効果を持つため、パルス出力はその標本
化誤差により正確にはＮ　−ｎクロックではな（（Ｎ−
ｎ−１）からＮ　−ｎの幅となる。ここでＮ−ｎが大き
いときは誤差は小さくなる。いずれにせよパルス出力は
従来技術における時定数に代えて、クロック周波数制御
及びカウンタの段数を外部から任意に与えることにより
実現したことになる。

［発明の効果コ 以上説明したように、本発明は回路構成として全て論理
回路を用い、従来技術の抵抗器やコンデンサによる時定
数や電源圧の決定のようなアナログ値を排除しており、
代わりにより正確なディジタル値としてクロック数（カ
ウンタ段数）を基本としている。このクロックの蹟度、
クロック周波数等の与え力次第で任意の時定数をより積
度よく与えるばかりか、外部からクロック周波数を変換
させること、あるいはカウンタの初期値ｎを与えること
によってカウンタ段数を変えることにより柔軟的にその
時定数を変えられる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるモノマルチバイブレー
タの構成を示すブロック図、第２図は第１図における微
分回路の内部構成を示すブロック図、第３図は第１図の
モノマルチバイブレータの動作を示すタイムチャート、
第４図は従来のモノマルチバイブレータの一構成例図で
ある。 １：セットリセットフリップフロップ ２：微分回路　　　　　　　３：カウンタ４：パルス入
力端子 ５：クロツタ信号入力端子 ６：パルス出力端子 ７：集積化モノマルチバイブレータ ２１：データ入力端子 ２２：第１出力端子　　　　２３：第２出力端子２４：
微分回路クロック入力端子 ２５．２６：シフトレジスタ ２７：ナンドゲート

Claims (1)

1. 【特許請求の範囲】 １個のセットリセットフリップフロップと、第１及び第
   ２の出力を有する１個の微分回路と、カウントイネーブ
   ル、パラレルロード及びカウント値Ｎのキャリー出力機
   能を有する１個のカウンタとから成り、 パルス入力をセットリセットフリップフロップのセット
   入力に接続し、セットリセットフリップフロップの出力
   を微分回路へ供給し、微分回路の第１の出力をカウンタ
   のイネーブル入力及びパルス出力とし、カウンタのキャ
   リー出力をセットリセットフリップフロップのリセット
   入力に接続し、微分回路の第２の出力をカウンタのロー
   ド入力に接続し、そのロード入力により出力パルス幅を
   外部からのパラレルデータ入力ｎにより任意に設定し得
   るカウント値（Ｎ−ｎ）及び、クロック入力に印加する
   クロック間隔で決定することを特徴とするモノマルチバ
   イブレータ。