JPH0119113B2

JPH0119113B2 -

Info

Publication number: JPH0119113B2
Application number: JP55173407A
Authority: JP
Inventors: Hitomi Ayusawa
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1980-12-09
Filing date: 1980-12-09
Publication date: 1989-04-10
Also published as: JPS5797490A

Description

[Detailed description of the invention]

本発明は、電子時計に係り、特にドツトマトリ
クス表示を行なう電子時計の表示装置駆動回路に
関するものである。本発明の目的は、電子時計にドツトマトリクス
表示を採用可能とし、IB化するうえで容易な回
路方式を提供する事にある。電子時計の多機能化が近年、増々激しくなり、
その表示装置の情報量も、かなり大幅に増大して
きている。従来のデジタルウオツチに採用されて
いる７セグメントタイプの表示装置では、表示で
きる情報量は限られており、どんな表示にでも対
応できる表示装置が待ち望まれていた。この様な
状況下で、ドツトマトリクス表示が出現して来
た。しかし、表示できる情報量が多くなると、それ
を実現するための回路構成も非常に複雑になり、
製品化する段階では、非常に問題となつていた。本発明はこれらの点に鑑みて、ドツトマトリク
ス表示を有する電子時計の製品化を容易にする回
路構成を提供するものであり、以下に図面を用い
て詳細に説明する。第１図に示すのは、本発明によるドツトマトリ
クス表示を有する電子時計のブロツク回路図であ
る。水晶振動子１０１、発振回路１０２で発生す
る時間標準信号が、分周回路１０３で分周され、
時刻カウンター１０４〜１１０で時刻が計測され
る。又、分周回路１０３の信号から、ストツプウ
オツチ用分周回路１１８によつて100Hz信号が形
成され、ストツプウオツチカウンター１１９〜１
２２及びストツプウオツチ制御回路１１７によつ
て、ストツプウオツチ機能が実現される。本実施
例では、アラームが２チヤンネルであり、ドツト
マトリクス表示装置１４２を使用して、アラーム
のメツセージが表示される構成となつている。１
１１，１１２がアラーム１のカウンターであり、
１１５がアラーム１のメツセージ選択カウンタ
ー、１１３，１１４がアラーム２のカウンター、
１１６がアラーム２メツセージ選択カウンターで
ある。そして、時刻・アラーム・ストツプウオツ
チのデータが、フエツチタイミング形成回路１３
８の出力によつて、データバスに出力され、バス
セレクト回路１２３によつて、表示に必要なデー
タを選択し、デコーダー１２４に出力する。又、
バスセレクト回路１２３では、アラームの設定時
刻が、時刻カウンターの時刻と一致したかどうか
の判定が行なわれ、アラーム制御回路によつて、
音響装置１２６を駆動しアラーム音を発生する。デコーダ１２４の出力は、セグメント駆動回路
１２９に入力され、７セグメント表示装置１３０
を駆動する。ドツトマトリクス表示装置を用いて
表示されるパターンは、リードオンリーメモリー
（ROM）１３５，１３６，１３７に記憶され、
スキヤン・カウンター１３３、表示モード信号形
成回路１３４によつてROM１３５〜１３７のデ
ータが読み出され、ドツト駆動回路１４１に入力
され、ドツト駆動信号形成回路１３９によつて、
ドツトマトリクス表示装置１４２に表示される。
その表示例を第２図に示す。この第２図では、午
前11時４分32秒を７セグメント表示装置が示し、
31日火曜日である事をドツトマトリクス表示装置
１４２が示している。このドツトマトリクス表示
装置１４２のパターンデータは、第１図のROM
では、１３５，１３６，１３７の３つに分割され
ているが、表示装置１４２での分割を第３図に示
す。２の部分で日の10日の桁を表示し、３の部分
で１日の桁を表示し、４の部分で曜日の桁を表示
している。第６図に示すのはドツトマトリクス表
示装置１４２で表示するアラームメツセージの一
例であるが、このパターンの様なものでも前記に
説明したように３つに分割されてROM１３５，
１３６，１３７に記憶されている。 IC技術の進歩は急激であり、その集積度も大
きく増大しているが、この様なドツトマトリクス
表示装置を駆動する回路をIC化する場合、その
表示出力の数が多く、その配線領域だけでも、大
きな面積を必要とする。そのため、ドツトのパタ
ーンを記憶しているROMを、いくつかに分割
し、その表示出力端子の近くにROMを各々配置
すれば、IC化する場合に大きな効果をもたらす。次に第４図、第５図を用いて、ドツト駆動回路
を詳しく説明する。第４図の８は、ドツトマトリクス駆動用分周回
路であり、分周回路１０３の出力により、ドツト
マトリクス駆動に必要な走査信号を作り出す。そ
の走査信号が、スキヤンカウンター１３３と記憶
回路制御回路１０に入力される。スキヤンカウン
ター１３３が、動作する毎に、アドレスデコーダ
１３，１４，１５で指定された番地の記憶データ
が、記憶回路制御回路１０の動作によつて、読み
出され、ラツチ回路１６，１７，１８に書き込ま
れる。この時、ROM１３５，１３６，１３７か
ら読み出されるデータは、第１図に示す表示モー
ド信号形成回路１３４の出力が、第４図の２６に
接続され、表示の種類が選択されている。本実施
例では、この表示の種類選択に３ビツトを使用し
ており、その割当て例を表―１に示す。例えば、
表示の種類の選択の３ビツト（A₁₀，A₉，A₈）が
「０，０，０」であれば、曜と日の表示を行ない、
「０，０，１」では、ストツプ・ウオツチ用の表
示を行なうのである。 The present invention relates to an electronic timepiece, and more particularly to a display drive circuit for an electronic timepiece that performs a dot matrix display. An object of the present invention is to provide a circuit system that makes it possible to adopt a dot matrix display in an electronic watch and that is easy to implement as an IB. In recent years, electronic watches have become increasingly multifunctional.
The amount of information on display devices has also increased considerably. The seven-segment type display devices used in conventional digital watches are limited in the amount of information that can be displayed, and there has been a long-awaited demand for a display device that can handle any type of display. Under such circumstances, the dot matrix display appeared. However, as the amount of information that can be displayed increases, the circuit configuration required to achieve this becomes extremely complex.
At the stage of commercialization, there were many problems. In view of these points, the present invention provides a circuit configuration that facilitates commercialization of an electronic timepiece having a dot matrix display, and will be described in detail below with reference to the drawings. FIG. 1 is a block circuit diagram of an electronic timepiece having a dot matrix display according to the present invention. The time standard signal generated by the crystal oscillator 101 and the oscillation circuit 102 is divided by the frequency dividing circuit 103,
Time is measured by time counters 104 to 110. Further, a 100Hz signal is formed from the signal of the frequency divider circuit 103 by the stopwatch frequency divider circuit 118, and a 100Hz signal is generated from the signal of the frequency divider circuit 103.
22 and the stopwatch control circuit 117 realize the stopwatch function. In this embodiment, the alarm has two channels, and the dot matrix display device 142 is used to display the alarm message. 1
11,112 is the counter of alarm 1,
115 is a message selection counter for alarm 1, 113 and 114 are counters for alarm 2,
116 is an alarm 2 message selection counter. The time/alarm/stopwatch data is then transferred to the fetch timing forming circuit 13.
8 is output to the data bus, and the bus select circuit 123 selects the data necessary for display and outputs it to the decoder 124. or,
The bus selection circuit 123 determines whether the set time of the alarm matches the time of the time counter, and the alarm control circuit determines whether the set time of the alarm matches the time of the time counter.
The sound device 126 is driven to generate an alarm sound. The output of the decoder 124 is input to the segment drive circuit 129, and the 7-segment display device 130
to drive. The patterns displayed using the dot matrix display device are stored in read-only memories (ROM) 135, 136, 137,
Data from the ROMs 135 to 137 is read out by the scan counter 133 and the display mode signal forming circuit 134, inputted to the dot driving circuit 141, and then processed by the dot driving signal forming circuit 139.
It is displayed on the dot matrix display device 142.
An example of the display is shown in FIG. In this Figure 2, the 7-segment display shows 11:04:32 a.m.
The dot matrix display device 142 indicates that it is Tuesday the 31st. The pattern data of this dot matrix display device 142 is stored in the ROM shown in FIG.
In this case, it is divided into three parts 135, 136, and 137, and the division in the display device 142 is shown in FIG. The 2 part displays the 10th digit of the day, the 3 part the 1st digit, and the 4 part the day of the week. What is shown in FIG. 6 is an example of an alarm message displayed on the dot matrix display device 142, but even something like this pattern is divided into three parts as explained above, and the ROM 135 and
136 and 137. IC technology is rapidly progressing, and its degree of integration is also increasing greatly, but when converting a circuit that drives such a dot matrix display device into an IC, the number of display outputs is large, and the wiring area alone is large. , requires a large area. Therefore, if the ROM that stores dot patterns is divided into several parts and each ROM is placed near its display output terminal, a great effect will be achieved when converting it into an IC. Next, the dot drive circuit will be explained in detail using FIGS. 4 and 5. Reference numeral 8 in FIG. 4 is a frequency dividing circuit for driving the dot matrix, and the output of the frequency dividing circuit 103 produces a scanning signal necessary for driving the dot matrix. The scanning signal is input to the scan counter 133 and the memory circuit control circuit 10. Every time the scan counter 133 operates, the memory data at the address specified by the address decoders 13, 14, 15 is read out by the operation of the memory circuit control circuit 10, and is sent to the latch circuits 16, 17, 18. written. At this time, for the data read from the ROMs 135, 136, and 137, the output of the display mode signal forming circuit 134 shown in FIG. 1 is connected to 26 in FIG. 4, and the type of display is selected. In this embodiment, 3 bits are used to select the type of display, and an example of their allocation is shown in Table 1. for example,
If the 3 bits (A ₁₀ , A ₉ , A ₈ ) for selecting the display type are "0, 0, 0", the day and week of the week are displayed,
At "0, 0, 1", a stop/watch display is performed.

【表】又、第４図のアドレス・デコーダー１３，１
４，１５に入力されている２３，２４，２５に
は、アラームメツセージ選択カウンター、ストツ
プウオツチ制御回路の出力が入力され、又、日カ
ウンターの一日の桁の出力は２４，10日の桁は２
３に入力され、曜カウンタの出力は２５に入力さ
れる。２３，２４，２５に前記に説明したデータ
のどれを入力するかは、第１図のフエツチタイミ
ング形成回路１３８が決定している。このようにして、ドツトマトリクスで表示され
る一つのパターンが決定されると、スキヤンカウ
ンター１３３によつて、に従つて、ROM１３
５，１３６では７ビツトずつ、ROM１３７では
16ビツトづつ、読み出される。つまり、スキヤン
カウンター１３３の出力によつて、30ビツトづ
つ、８回読み出して１つのパターンの１回の走査
が終了する。これが連続的に行なわれて、ラツチ
回路１６，１７，１８にROMのデータが書き込
まれ、ドツトマトリクス駆動回路１９，２０，２
１が、第１図のドツト駆動信号形成回路１３９に
より、駆動信号を出力し、ドツトマトリクス表示
装置１４２を駆動する。つまり第７図に示すドツトマトリクス表示のパ
ターンにおいて、Ａ日・曜表示、Ｂストツプウオ
ツチアニメーシヨン表示、Ｃアラームメツセージ
表示……の選択を第４図２６で行ない。その中の
選択、例えば（Ｂ―１）、（Ｂ―２）、（Ｂ―３）、
（Ｂ―４）のいずれを選ぶかを、２３，２４，２
５が行なうのである。又、アニメーシヨン表示を
行なうには、２３，２４，２５に加える信号を連
続的に変化させる事により可能である。本実施例
では、ストツプウオツチの状態では、２３，２
４，２５が0.5秒毎に変化するので、第７図に示
す（Ｂ―１）、（Ｂ―２）、（Ｂ―３）、（Ｂ―４）が
順次表示され、アニメーシヨン表示される。又、
アラームメツセージでは、（Ｃ―１）、（Ｃ―２）、
（Ｃ―３）、……は、アラームメツセージカウンタ
によつて、選択されるが、第４図に示す２３，２
４，２５の入力の１ビツトだけが0.5秒毎の信号
が加えられて、アニメーシヨン表示される。例え
ば、アラームメツセージカウンタによつて、（Ｃ
―１）が選択されていたとすると、第８図に示す
ように、（Ｃ―１）と（Ｃ―1′）が交互に表示さ
れて、アニメーシヨン表示を行なう。第５図に、スキヤンカウンター１３３、ドツト
マトリクス用分周回路８、記憶回路制御回路１０
の具体的な回路例を示す。３０，３１，３２は、
アドレスデコーダに入力されるスキヤン信号であ
るが、ドツトマトリクス用分周回路８の出力毎
に、アドレスデコーダに入力される信号が変化し
て、ROM１３５，１３６，１３７のデータが順
次読み出されてゆく。又、３０，３１，３２の変
化に同期して、記憶回路１０から出力される信号
によつて、ROMの読み出し制御が行なわれる。
つまり、スキヤン信号３０，３１，３２が変化し
て、アドレスデコーダ１３，１４，１５に入力さ
れると、２７が出力されて、アドレスデコーダを
能動状態にし、次に２８が出力されて、ROMを
能動状態にして、２９によつて、読み出されたデ
ータが、ラツチ回路に書き込まれる。この様な制
御信号を用いる事により、各回路を安定に動作さ
せる事ができる。以上、説明したように、ドツトマトリクス表示
装置を時計に採用する場合、本発明を採用すれ
ば、ROMを分割し、各々のROMの番地を指定
するアドレスが、表示の種類、データ、走査アド
レスに分割されている事から、そのROMの構成
が非常にわかり易く、まちがいが少なくなり、し
かも、日・曜を表示する場合には、一日の桁のパ
ターン10種類、10日の桁、３種類、曜の７種類の
組み合わせで、全てを表示する事ができ、ストツ
プウオツチ等のアニメーシヨン表示の場合には、
３つのROMを合わせて、１枚のパターンを作る
というように融通をきかせる事ができる。又、
ROMを３分割してあるため、IC化する際のレイ
アウトが容易であり、出力端子の近くに、その
ROMを配置できる事から、ROM出力の配線を
短かくする事ができ、無駄な面積を必要としな
い。IC化する際のチツプサイズを小さくまとめ
る事ができるのである。又、ROMの分割は、そ
の仕様に応じて行えば、いくつに分割されても前
記に説明したのと同様に採用して、効果を発揮す
る事が可能である。[Table] Also, address decoder 13, 1 in Figure 4
The outputs of the alarm message selection counter and stopwatch control circuit are input to 23, 24, and 25, which are input to 4 and 15, and the output of the day counter's digit is 24, and the output of the 10th digit is 2.
3, and the output of the day of the week counter is input to 25. The fetch timing forming circuit 138 in FIG. 1 determines which of the above-described data is input to 23, 24, and 25. In this way, when one pattern to be displayed in the dot matrix is determined, the scan counter 133 causes the ROM 13 to
7 bits each for 5,136, and 7 bits for ROM137.
Read out 16 bits at a time. That is, according to the output of the scan counter 133, each 30 bits are read eight times, and one scan of one pattern is completed. This is performed continuously, and the ROM data is written into the latch circuits 16, 17, 18, and the dot matrix drive circuits 19, 20, 2.
1 outputs a drive signal by the dot drive signal forming circuit 139 shown in FIG. 1 to drive the dot matrix display device 142. That is, in the dot matrix display pattern shown in FIG. 7, selections are made between A day/day display, B stop watch animation display, C alarm message display, etc. in FIG. 426. Selection among them, for example (B-1), (B-2), (B-3),
(B-4) 23, 24, 2
5 will do it. Furthermore, animation display can be performed by continuously changing the signals applied to 23, 24, and 25. In this embodiment, in the stopwatch state, 23, 2
4 and 25 change every 0.5 seconds, so (B-1), (B-2), (B-3), and (B-4) shown in Figure 7 are displayed sequentially and animated. . or,
In the alarm message, (C-1), (C-2),
(C-3), . . . are selected by the alarm message counter, but 23, 2 as shown in FIG.
Only 1 bit of the 4.25 inputs is added as a signal every 0.5 seconds, and the animation is displayed. For example, by an alarm message counter (C
If -1) is selected, (C-1) and (C-1') are displayed alternately, as shown in FIG. 8, for animation display. FIG. 5 shows a scan counter 133, a dot matrix frequency dividing circuit 8, and a memory circuit control circuit 10.
A specific circuit example is shown below. 30, 31, 32 are
The scan signal is input to the address decoder, and the signal input to the address decoder changes every time the dot matrix frequency dividing circuit 8 outputs, and the data in the ROMs 135, 136, and 137 are sequentially read out. . Further, in synchronization with the changes in 30, 31, and 32, readout of the ROM is controlled by a signal output from the memory circuit 10.
That is, when the scan signals 30, 31, and 32 change and are input to the address decoders 13, 14, and 15, 27 is output to activate the address decoders, and then 28 is output to activate the ROM. When activated, data read by 29 is written into the latch circuit. By using such control signals, each circuit can be operated stably. As explained above, when a dot matrix display device is used in a watch, if the present invention is adopted, the ROM is divided and the address specifying the address of each ROM can be set according to the display type, data, and scanning address. Because it is divided, the structure of the ROM is very easy to understand and there are fewer mistakes, and when displaying the day and day, there are 10 types of digit patterns for the day, 3 types for the 10th digit, All 7 combinations of days of the week can be displayed, and in the case of animation display such as a stopwatch,
It can be flexible by combining three ROMs to create one pattern. or,
Since the ROM is divided into three parts, the layout when making it into an IC is easy, and the ROM can be placed near the output terminal.
Since the ROM can be placed, the ROM output wiring can be shortened and unnecessary area is not required. This allows the chip size to be reduced when integrated into an IC. Furthermore, if the ROM is divided according to its specifications, no matter how many parts it is divided into, it can be used in the same manner as described above to achieve the same effect.

[Brief explanation of drawings]

第１図…ドツトマトリクス表示を有する電子時
計のブロツク回路図、１４３〜１４７…入力スイツチ部、１４８…チ
ヤタリング防止回路、１４９…スイツチ信号形成
回路、１４０…ドツトマトリクス共通電極信号合
成回路、１２７…発振回路重負荷時制御回路、１
２８…パワーオンクリア回路、１３１，１３２…
７セグメント駆動信号合成回路、第２図…ドツトマトリクス表示を有する電子時
計の表示例、第３図…ドツトマトリクス表示装置の分割例、第４図…ドツトマトリクス駆動回路周辺のブロ
ツク回路図、第５図…スキヤンカウンター、ドツトマトリクス用分周回路及び記憶回路制御
回路の具体例、第６図…ドツトマトリクス表示を用いたアラー
ムメツセージ表示例、第７図Ａ，Ｂ，Ｃ…本発明によるドツトマトリ
クス表示の表示例、第８図…アラームメツセージにアニメーシヨン
パターン例。 Fig. 1...Block circuit diagram of an electronic timepiece having a dot matrix display, 143-147...Input switch section, 148...Chattering prevention circuit, 149...Switch signal forming circuit, 140...Dot matrix common electrode signal synthesis circuit, 127...Oscillation Circuit heavy load control circuit, 1
28...Power-on clear circuit, 131, 132...
7-segment drive signal synthesis circuit, Fig. 2...Display example of an electronic watch having a dot matrix display, Fig. 3...Divided example of a dot matrix display device, Fig. 4...Block circuit diagram around the dot matrix drive circuit, Fig. 5 Fig. 6: Specific example of a scan counter, dot matrix frequency dividing circuit and memory circuit control circuit, Fig. 6: Example of alarm message display using dot matrix display, Fig. 7 A, B, C: Dot matrix display according to the present invention Figure 8: An example of an animation pattern for an alarm message.

Claims

[Claims]

1. In an electronic watch having a dot matrix display device, a frequency dividing circuit for driving a dot matrix that divides the frequency of a signal output from an oscillation circuit, and a plurality of independent circuits for storing display patterns obtained by dividing the dot matrix display device into a plurality of parts. a scan counter that inputs the output signal from the dot matrix drive frequency divider circuit and determines the scanning timing of the dot matrix display device; a plurality of independent address decoders each specifying a storage address of storage data in a storage circuit; a plurality of independent address decoders that temporarily store storage data read out from the plurality of storage circuits based on the specifications of the plurality of address decoders; an electronic timepiece comprising: a latch circuit having a plurality of latch circuits; and a plurality of drive circuits that partially independently drive an integrated display pattern of the dot matrix display device based on output signals from the plurality of latch circuits. .