JPH01191517A - Ｃｍｏｓ出力バッファ回路 - Google Patents
Ｃｍｏｓ出力バッファ回路Info
- Publication number
- JPH01191517A JPH01191517A JP63016607A JP1660788A JPH01191517A JP H01191517 A JPH01191517 A JP H01191517A JP 63016607 A JP63016607 A JP 63016607A JP 1660788 A JP1660788 A JP 1660788A JP H01191517 A JPH01191517 A JP H01191517A
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- source
- circuit
- driving capability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004069 differentiation Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路に関し、特に０ＭＯ８出力バッ
フ１に関する。
フ１に関する。
［従来の技術］
従来、この種の０ＭＯ８出力バッファでは駆動能力の大
きなＰチャンネルＭＯＳトランジスタ及びＮチャンネル
ＭＯＳトランジスタのみから構成され、各ＭＯＳトラン
ジスタのゲートを入力端子に、ドレインを出力端子に、
ＰチャンネルＭＯＳトランジスタのソースを電源に、Ｎ
チャンネルＭＯＳトランジスタのソースを接地にそれぞ
れ接続していた。
きなＰチャンネルＭＯＳトランジスタ及びＮチャンネル
ＭＯＳトランジスタのみから構成され、各ＭＯＳトラン
ジスタのゲートを入力端子に、ドレインを出力端子に、
ＰチャンネルＭＯＳトランジスタのソースを電源に、Ｎ
チャンネルＭＯＳトランジスタのソースを接地にそれぞ
れ接続していた。
［発明が解決しようとする課題］
上述した従来のＣＭＯＳ出力バッファは、入力信号の変
化途中で一時的にＰチャンネルＭＯＳトランジスタもＮ
チャンネルＭＯ３Ｉ−ランジスタも両者ともＯＮ状態と
なり、電源・接地間に過渡的な貫通電流が生じ、消費電
力が不要に増大するという欠点がある。
化途中で一時的にＰチャンネルＭＯＳトランジスタもＮ
チャンネルＭＯ３Ｉ−ランジスタも両者ともＯＮ状態と
なり、電源・接地間に過渡的な貫通電流が生じ、消費電
力が不要に増大するという欠点がある。
本発明の目的は前記課題を解決したＣＭＯ８出カバッフ
ァ回路を提供することにおる。
ァ回路を提供することにおる。
［課題を解決するための手段１
上記目的を達成するため、本発明のＣＭＯＳ出力バッフ
ァ回路は各々１個の入力端子及び出力端子と、駆動能力
の大きなＰチャンネルＭＯＳトランジスタ及びＮチャン
ネルＭＯＳトランジスタと、駆動能力の小さなＰチャン
ネルＭＯＳトランジスタ及びＮチャンネルＭＯＳトラン
ジスタと、微分回路と、該微分回路の出力パルスにより
遮断状態となるような２つのスイッチング素子と、イン
バータゲートとを有し、全てのＭＯＳトランジスタのゲ
ートをインバータゲートの出力に、インバータゲートの
入力及び微分回路の入力を前記入力端子に、全てのＭＯ
Ｓトランジスタのドレインを前記出力端子に、駆動能力
の大きなＰチャンネルＭＯＳトランジスタのソースを前
記の２つのスイッチング素子のうち一方を介して電源に
、駆動能力の大きなＮチャンネルＭＯＳトランジスタの
ソースを他方のスイッチング素子を介して接地に、駆動
能力の小さなＰチャンネルＭＯＳトランジスタのソース
を電源に、駆動能力の小さなＮチャンネルＭＯＳトラン
ジスタのソースを接地に、更に微分回路の出力を２つの
スイッチング素子の制御入力にそれぞれ接続したもので
ある。
ァ回路は各々１個の入力端子及び出力端子と、駆動能力
の大きなＰチャンネルＭＯＳトランジスタ及びＮチャン
ネルＭＯＳトランジスタと、駆動能力の小さなＰチャン
ネルＭＯＳトランジスタ及びＮチャンネルＭＯＳトラン
ジスタと、微分回路と、該微分回路の出力パルスにより
遮断状態となるような２つのスイッチング素子と、イン
バータゲートとを有し、全てのＭＯＳトランジスタのゲ
ートをインバータゲートの出力に、インバータゲートの
入力及び微分回路の入力を前記入力端子に、全てのＭＯ
Ｓトランジスタのドレインを前記出力端子に、駆動能力
の大きなＰチャンネルＭＯＳトランジスタのソースを前
記の２つのスイッチング素子のうち一方を介して電源に
、駆動能力の大きなＮチャンネルＭＯＳトランジスタの
ソースを他方のスイッチング素子を介して接地に、駆動
能力の小さなＰチャンネルＭＯＳトランジスタのソース
を電源に、駆動能力の小さなＮチャンネルＭＯＳトラン
ジスタのソースを接地に、更に微分回路の出力を２つの
スイッチング素子の制御入力にそれぞれ接続したもので
ある。
［実施例］
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。図において
、インバータゲート１０の出力を駆動能力の大きなＰチ
ャンネル及びＮチャンネルＭＯＳトランジスタ３，４の
ゲート、及び駆動能力の小さなＰチャンネル及びＮチャ
ンネルＭＯＳトランジスタ５，６のゲートにそれぞれ接
続し、入力端子１を微分回路７の入力及びインバータゲ
ート１０の入力に接続し、ＭＯＳトランジスタ３，４，
５゜６のドレインを前記出力端子２に接続し、駆動能力
の大きなＰチャンネルＭＯＳトランジスタ３のソースは
スイッチング素子８を介して電源に、駆動能力の大きな
ＮチャンネルＭＯＳトランジスタ４のソースはスイッチ
ング素子９を介して接地にそれぞれ接続し、駆動能力の
小さなＰチャンネルＭＯ３トランジスタ５のソースを電
源に、駆動能力の小さなＮチャンネルＭＯＳトランジス
タ６のソースを接地にそれぞれ接続し゛、高レベルによ
り遮断状態となるスイッチング素子８，９の制御信号入
力を微分回路７の出力に接続する。
、インバータゲート１０の出力を駆動能力の大きなＰチ
ャンネル及びＮチャンネルＭＯＳトランジスタ３，４の
ゲート、及び駆動能力の小さなＰチャンネル及びＮチャ
ンネルＭＯＳトランジスタ５，６のゲートにそれぞれ接
続し、入力端子１を微分回路７の入力及びインバータゲ
ート１０の入力に接続し、ＭＯＳトランジスタ３，４，
５゜６のドレインを前記出力端子２に接続し、駆動能力
の大きなＰチャンネルＭＯＳトランジスタ３のソースは
スイッチング素子８を介して電源に、駆動能力の大きな
ＮチャンネルＭＯＳトランジスタ４のソースはスイッチ
ング素子９を介して接地にそれぞれ接続し、駆動能力の
小さなＰチャンネルＭＯ３トランジスタ５のソースを電
源に、駆動能力の小さなＮチャンネルＭＯＳトランジス
タ６のソースを接地にそれぞれ接続し゛、高レベルによ
り遮断状態となるスイッチング素子８，９の制御信号入
力を微分回路７の出力に接続する。
前記微分回路７の一例を第３図に示す。第３図に示す微
分回路はＮＯＲゲート３０．ＡＮＤゲート３１、ＯＲゲ
ート３２．インバータゲート３３．３３とからなり、出
力電圧が入力電圧を時間で微分した１直に比較する回路
構成になっている。
分回路はＮＯＲゲート３０．ＡＮＤゲート３１、ＯＲゲ
ート３２．インバータゲート３３．３３とからなり、出
力電圧が入力電圧を時間で微分した１直に比較する回路
構成になっている。
第２図は本発明の詳細な説明する図である。入力端子１
に加わる信号の変化を微分回路７で検出し、入力端子１
の電位が変化している期間にＭＯ３Ｉ−ランジスタ３及
び４が両者ともＯＮ状態となるために生ずる貫通電流を
スイッチング素子８及び９で遮断する。仮にＭＯＳトラ
ンジスタ５゜６が無いとしてこの回路を動作させると、
ＭＯＳトランジスタ３及び４のトレインの電位はスイッ
チング素子８，９のＯＦＦ状態が解除ざた後に急峻に変
化する。又ＭＯＳトランジスタ３，４、微分回路７．ス
イッチング素子８及び９が無いとしたときにＭＯＳトラ
ンジスタ５，６のドレインの電位はスイッチング素子８
，９のＯＮ、 ＯＦＦにはかかわらず変化するが、その
変化は緩やかである。結果として、第２図の回路の出力
端子２の変化はスイッチング素子８．９がＯＦＦの期間
は緩やかな変化を示し、スイッチング素子８，９がＯＮ
に移行すると、急峻な立ち上がり又は立ち下がりを示す
。
に加わる信号の変化を微分回路７で検出し、入力端子１
の電位が変化している期間にＭＯ３Ｉ−ランジスタ３及
び４が両者ともＯＮ状態となるために生ずる貫通電流を
スイッチング素子８及び９で遮断する。仮にＭＯＳトラ
ンジスタ５゜６が無いとしてこの回路を動作させると、
ＭＯＳトランジスタ３及び４のトレインの電位はスイッ
チング素子８，９のＯＦＦ状態が解除ざた後に急峻に変
化する。又ＭＯＳトランジスタ３，４、微分回路７．ス
イッチング素子８及び９が無いとしたときにＭＯＳトラ
ンジスタ５，６のドレインの電位はスイッチング素子８
，９のＯＮ、 ＯＦＦにはかかわらず変化するが、その
変化は緩やかである。結果として、第２図の回路の出力
端子２の変化はスイッチング素子８．９がＯＦＦの期間
は緩やかな変化を示し、スイッチング素子８，９がＯＮ
に移行すると、急峻な立ち上がり又は立ち下がりを示す
。
又このとき、ＭＯＳトランジスタ５及び６にも貫通電流
は存在するが、これらＭＯＳトランジスタ５及び６はＭ
ＯＳトランジスタ３及び４に比べ小さいため、貫通電流
は極めて小ざい。
は存在するが、これらＭＯＳトランジスタ５及び６はＭ
ＯＳトランジスタ３及び４に比べ小さいため、貫通電流
は極めて小ざい。
［発明の効果］
以上説明したように本発明は主たる駆動能力の大きなＣ
ＭＯＳインバータ回路の電源及び接地側に、入力信号の
変化時に貫通電流を遮断するようなスイッチング素子を
挿入し、ざらにこの主たるＣＭＯＳインバータ回路と並
列に幾何的規模の小さく駆動能力も小さなＣＭＯＳイン
バータ回路を補助的に付加することにより、出力にハイ
インピーダンス値を出すことなく、又信号の遅延を極力
おさえて貫通電流を低減できる効果がある。
ＭＯＳインバータ回路の電源及び接地側に、入力信号の
変化時に貫通電流を遮断するようなスイッチング素子を
挿入し、ざらにこの主たるＣＭＯＳインバータ回路と並
列に幾何的規模の小さく駆動能力も小さなＣＭＯＳイン
バータ回路を補助的に付加することにより、出力にハイ
インピーダンス値を出すことなく、又信号の遅延を極力
おさえて貫通電流を低減できる効果がある。
第１図は本発明の一実施例を示す回路図、第２図は第１
図の動作説明図、第３図は微分回路の一例を示す構成図
である。 １・・・入力端子、２・・・出力端子、３・・・駆動能
力の大きなＰチャンネルＭＯＳトランジスタ、４・・・
駆動能力の大きなＮチャンネルＭＯＳトランジスタ。 ５・・・駆動能力の小さなＰチャンネルＭＯＳトランジ
スタ、６・・・駆動能力の小さなＮチャンネルＭＯＳト
ランジスタ、７・・・微分回路 ８，９・・・スイッチ
ング素子、 １０・・・インバータゲート７−−１ａ）
回路 ８．９−一−スイッチング帛子 １０−−−
インバータグ５ト第１図
図の動作説明図、第３図は微分回路の一例を示す構成図
である。 １・・・入力端子、２・・・出力端子、３・・・駆動能
力の大きなＰチャンネルＭＯＳトランジスタ、４・・・
駆動能力の大きなＮチャンネルＭＯＳトランジスタ。 ５・・・駆動能力の小さなＰチャンネルＭＯＳトランジ
スタ、６・・・駆動能力の小さなＮチャンネルＭＯＳト
ランジスタ、７・・・微分回路 ８，９・・・スイッチ
ング素子、 １０・・・インバータゲート７−−１ａ）
回路 ８．９−一−スイッチング帛子 １０−−−
インバータグ５ト第１図
Claims (1)
- １、各々１個の入力端子及び出力端子と、駆動能力の大
きなＰチャンネルＭＯＳトランジスタ及びＮチャンネル
ＭＯＳトランジスタと、駆動能力の小さなＰチャンネル
ＭＯＳトランジスタ及びＮチャンネルＭＯＳトランジス
タと、微分回路と、該微分回路の出力パルスにより遮断
状態となるような２つのスイッチング素子と、インバー
タゲートとを有し、全てのＭＯＳトランジスタのゲート
をインバータゲートの出力に、インバータゲートの入力
及び微分回路の入力を前記入力端子に、全てのＭＯＳト
ランジスタのドレインを前記出力端子に、駆動能力の大
きなＰチャンネルＭＯＳトランジスタのソースを前記の
２つのスイッチング素子のうち一方を介して電源に、駆
動能力の大きなＮチャンネルＭＯＳトランジスタのソー
スを他方のスイッチング素子を介して接地に、駆動能力
の小さなＰチャンネルＭＯＳトランジスタのソースを電
源に、駆動能力の小さなＮチャンネルＭＯＳトランジス
タのソースを接地に、更に微分回路の出力を２つのスイ
ッチング素子の制御入力にそれぞれ接続したことを特徴
とするＣＭＯＳ出力バッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016607A JPH01191517A (ja) | 1988-01-27 | 1988-01-27 | Ｃｍｏｓ出力バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016607A JPH01191517A (ja) | 1988-01-27 | 1988-01-27 | Ｃｍｏｓ出力バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01191517A true JPH01191517A (ja) | 1989-08-01 |
Family
ID=11920992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63016607A Pending JPH01191517A (ja) | 1988-01-27 | 1988-01-27 | Ｃｍｏｓ出力バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01191517A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH057142A (ja) * | 1991-01-28 | 1993-01-14 | Mitsubishi Electric Corp | 出力バツフア回路 |
| EP0575124A3 (en) * | 1992-06-15 | 1996-07-24 | Fujitsu Ltd | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
| EP0817385A1 (en) * | 1994-03-30 | 1998-01-07 | Matsushita Electric Industrial Co., Ltd. | Voltage-level shifter |
-
1988
- 1988-01-27 JP JP63016607A patent/JPH01191517A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH057142A (ja) * | 1991-01-28 | 1993-01-14 | Mitsubishi Electric Corp | 出力バツフア回路 |
| US6720804B2 (en) | 1992-05-15 | 2004-04-13 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
| EP0575124A3 (en) * | 1992-06-15 | 1996-07-24 | Fujitsu Ltd | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
| US5557221A (en) * | 1992-06-15 | 1996-09-17 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
| EP0883247A3 (en) * | 1992-06-15 | 1999-07-21 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
| US6034555A (en) * | 1992-06-15 | 2000-03-07 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
| US6492846B1 (en) | 1992-06-15 | 2002-12-10 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
| US6707325B2 (en) | 1992-06-15 | 2004-03-16 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
| US6737893B2 (en) | 1992-06-15 | 2004-05-18 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
| US6744300B2 (en) | 1992-06-15 | 2004-06-01 | Fujitsu Limited | Semiconductor integrated circuit with input/output interface adapted for small-amplitude operation |
| EP0817385A1 (en) * | 1994-03-30 | 1998-01-07 | Matsushita Electric Industrial Co., Ltd. | Voltage-level shifter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH035692B2 (ja) | ||
| JPH0817037B2 (ja) | スタティックｒａｍの出力回路 | |
| JPH04130770A (ja) | 半導体集積回路 | |
| JPH03192915A (ja) | フリップフロップ | |
| JPH01191517A (ja) | Ｃｍｏｓ出力バッファ回路 | |
| JPH0685497B2 (ja) | 半導体集積回路 | |
| JPH05152936A (ja) | 論理回路 | |
| JPH0666656B2 (ja) | シユミツトトリガ回路 | |
| JP3192049B2 (ja) | バッファ回路 | |
| JPH0254615A (ja) | 出力バッファ回路 | |
| JPH05304464A (ja) | 入力バッファ回路 | |
| JP2734531B2 (ja) | 論理回路 | |
| JPS63215220A (ja) | プリドライバ−回路 | |
| JPH03123219A (ja) | 半導体集積回路 | |
| JPH0946212A (ja) | Ｃｍｏｓ回路 | |
| JPS62194736A (ja) | 半導体集積回路 | |
| KR940005875Y1 (ko) | 씨모스 출력 버퍼회로 | |
| JPH07283717A (ja) | Ｃｍｏｓインバータ回路の貫通電流防止回路 | |
| JPH03283815A (ja) | 出力バッファ回路 | |
| JPH0462497B2 (ja) | ||
| JPH02254814A (ja) | ３ステート出力バッファ回路 | |
| JPS6119227A (ja) | Ｍｏｓ入力回路装置 | |
| JPH03283915A (ja) | 出力回路 | |
| JPH11214981A (ja) | レベルシフト回路 | |
| JPH01209814A (ja) | 半導体集積回路 |