JPH01212429A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPH01212429A JPH01212429A JP63036847A JP3684788A JPH01212429A JP H01212429 A JPH01212429 A JP H01212429A JP 63036847 A JP63036847 A JP 63036847A JP 3684788 A JP3684788 A JP 3684788A JP H01212429 A JPH01212429 A JP H01212429A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- data
- wafer
- writing
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
- H10W46/103—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols alphanumeric information, e.g. words, letters or serial numbers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
- H10W46/106—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols digital information, e.g. bar codes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/607—Located on parts of packages, e.g. on encapsulations or on package substrates
Landscapes
- Dicing (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子に関する。
従来、半導体、集積回路素子は、第３図に示すように通
常パッケージに収納され使用されていた。
常パッケージに収納され使用されていた。
このため製品管理２品質管理に必要なロット番号１６等
のデーターはパッケージに表示されてきた。
のデーターはパッケージに表示されてきた。
近年、従来までのパッケージに収納した使用法に変わり
、チップ単体を直接基板上に実装するなど使用法に変化
が生じてきた。このため基板上に直接実装されたチップ
が使用中に故障を生じてもチップのロット番号等の履歴
が不明のため、製品管理１品質管理が困難になる問題が
あった。
、チップ単体を直接基板上に実装するなど使用法に変化
が生じてきた。このため基板上に直接実装されたチップ
が使用中に故障を生じてもチップのロット番号等の履歴
が不明のため、製品管理１品質管理が困難になる問題が
あった。
また、ウェハーブロービングにおいて従来までは良品、
不良品の選別については不良品についてはスクラッチあ
るいはレーザーインカー等で不良チップを外観上大きく
破壊し、次のグイボンディング工程において、これをパ
ターン認識により識別゛し、良品だけを組み立てている
。このような単純な分別ではたとえば不良品については
チップが破壊されてしまうため、チップの不良原因の調
査を行うこと、は不可能であり、製造管理２品質管理に
必要な情報が得られらなくなる問題がある。また良品に
ついても通常、性能別にクラス分けが必要な場合が多い
が、このため、組み立てて、パッケージに収納した後、
あらためて再検査を行ないクラス分けを行なうが工数が
増加したり、当面、必要のない製品が在庫にたまったり
する問題がある。また、このような問題をさけるため、
コンピュータと連動してウェーハ内での各チップの情報
をコンピュータに記憶させておき、ダイポンディングの
際にこの情報に基づきチップを選ぶ方法では、装置が大
がかりになるほか、ウェハーブロービングを行なう場所
と、グイポンディング等の組立てを行なう場所が離れて
いる場合にはウェハーやデーターの管理が難かしくなる
問題点があった。
不良品の選別については不良品についてはスクラッチあ
るいはレーザーインカー等で不良チップを外観上大きく
破壊し、次のグイボンディング工程において、これをパ
ターン認識により識別゛し、良品だけを組み立てている
。このような単純な分別ではたとえば不良品については
チップが破壊されてしまうため、チップの不良原因の調
査を行うこと、は不可能であり、製造管理２品質管理に
必要な情報が得られらなくなる問題がある。また良品に
ついても通常、性能別にクラス分けが必要な場合が多い
が、このため、組み立てて、パッケージに収納した後、
あらためて再検査を行ないクラス分けを行なうが工数が
増加したり、当面、必要のない製品が在庫にたまったり
する問題がある。また、このような問題をさけるため、
コンピュータと連動してウェーハ内での各チップの情報
をコンピュータに記憶させておき、ダイポンディングの
際にこの情報に基づきチップを選ぶ方法では、装置が大
がかりになるほか、ウェハーブロービングを行なう場所
と、グイポンディング等の組立てを行なう場所が離れて
いる場合にはウェハーやデーターの管理が難かしくなる
問題点があった。
本発明のチップは、チップ表面あるいは裏面にチップの
ロット番号、良否、性能等のチップの選別結果、製造２
品質管理に必要なデーターの書き込まれた領域を有して
いる。
ロット番号、良否、性能等のチップの選別結果、製造２
品質管理に必要なデーターの書き込まれた領域を有して
いる。
次に、図面を参照して本発明をより詳細に説明する。
第１図は本発明の第１の実施例を示す半導体集積回路の
表面の部分拡大図である。
表面の部分拡大図である。
チップｌの素子領域を覆うカバー２の外側にダイシング
を行なって、ウェハーをチップに分割するためのダイシ
ング装置のブレードが通るスクライブ領域３が設けられ
ているが、このスクライブ領域を一部拡大して、ウェハ
ーブロービングの際の情報を書き込むデーター領域４が
設けられている。周辺には、ワイヤーポンディングを行
なうためのパッド５が設けられている。
を行なって、ウェハーをチップに分割するためのダイシ
ング装置のブレードが通るスクライブ領域３が設けられ
ているが、このスクライブ領域を一部拡大して、ウェハ
ーブロービングの際の情報を書き込むデーター領域４が
設けられている。周辺には、ワイヤーポンディングを行
なうためのパッド５が設けられている。
ウェハーブロービングの際、各パッドに探針を当て、各
チップのテストを行ないその結果をデーター領域に書き
込む。書き込みには細くしぼったレーザー光線等が最適
であり、通常２μ程度まで細くできるため、比較的小さ
な領域でもか、なりの情報の書き込みが可能である。ま
たデーター領域にはレーザーによるチップへのダメージ
等を防ぎ、書き込みを容易にするための何らかの感光材
、樹脂等をあらかじめ塗布しておいても良い。
チップのテストを行ないその結果をデーター領域に書き
込む。書き込みには細くしぼったレーザー光線等が最適
であり、通常２μ程度まで細くできるため、比較的小さ
な領域でもか、なりの情報の書き込みが可能である。ま
たデーター領域にはレーザーによるチップへのダメージ
等を防ぎ、書き込みを容易にするための何らかの感光材
、樹脂等をあらかじめ塗布しておいても良い。
データー書き込み終了後、ダイシングを行ないチップを
相互に切り離した後、グイポンディングに際して個々の
チップに書き込まれたデーターを読み取りこのデーター
により、必要なチップだけをパッケージに組み込む、こ
のため、新たな再検査の工数を低減でき、また、余分な
在庫もへらすことができる。また、不良品についても、
不良のデーター内容が書き込まれた状態でそのまま保存
されるため別途群しい調査を行なうことによりウェハー
単位での、品質内容の把握が可能になり、工程管理１品
質管理が容易になるだけでなく、市場でのクレームの発
生も低減する効果がある。
相互に切り離した後、グイポンディングに際して個々の
チップに書き込まれたデーターを読み取りこのデーター
により、必要なチップだけをパッケージに組み込む、こ
のため、新たな再検査の工数を低減でき、また、余分な
在庫もへらすことができる。また、不良品についても、
不良のデーター内容が書き込まれた状態でそのまま保存
されるため別途群しい調査を行なうことによりウェハー
単位での、品質内容の把握が可能になり、工程管理１品
質管理が容易になるだけでなく、市場でのクレームの発
生も低減する効果がある。
書き込まれるデーターの形式については、人間が判読で
きる必要が無いため、第１図に示した様なバーコード形
式あるいは光ディスク等で実績のあるビット形式等、自
動書き込み及び読み込みが容易なものが好ましい。この
ような微少領域へのレーザーを用いた書き込み、読み出
しについてはすでにコンピュータの外部記憶装置として
の光デイスク装置や、ＣＤプレーヤー等で広く用いられ
、安定した信頼性の高い技術として確立しており、また
装置もきわめて安価となっているため現在用いられてい
るＩＣテスターダイボンダー等にこれらの機能を付加す
ることは容易であり、コストの上昇もわずかである。
きる必要が無いため、第１図に示した様なバーコード形
式あるいは光ディスク等で実績のあるビット形式等、自
動書き込み及び読み込みが容易なものが好ましい。この
ような微少領域へのレーザーを用いた書き込み、読み出
しについてはすでにコンピュータの外部記憶装置として
の光デイスク装置や、ＣＤプレーヤー等で広く用いられ
、安定した信頼性の高い技術として確立しており、また
装置もきわめて安価となっているため現在用いられてい
るＩＣテスターダイボンダー等にこれらの機能を付加す
ることは容易であり、コストの上昇もわずかである。
書き込みの際のレーザーの強度を十分小さくでき、チッ
プへ悪影響を無視できる場合には、素子領域のカバーの
上にさらに感光材等を塗布したデーター領域を設ければ
余分にデーター領域を設ける必要がなく、チップ面積の
縮少が計れるほか、データー領域を大きくできるため、
書き込み、読み込みが容易となる。
プへ悪影響を無視できる場合には、素子領域のカバーの
上にさらに感光材等を塗布したデーター領域を設ければ
余分にデーター領域を設ける必要がなく、チップ面積の
縮少が計れるほか、データー領域を大きくできるため、
書き込み、読み込みが容易となる。
このようにチップ単体にロフト及び各種データーが書き
込まれていれば、これらのチップが市場出荷された後で
もチップをチエツクすれば容易に履歴がわかるため、特
にチップの直接実装を行なうような場合のロット管理２
晶質管理が非常に容易となる。
込まれていれば、これらのチップが市場出荷された後で
もチップをチエツクすれば容易に履歴がわかるため、特
にチップの直接実装を行なうような場合のロット管理２
晶質管理が非常に容易となる。
第２図は本発明の第２の実施例としてチップの裏面にデ
ーターを書き込む際のウェハーブロービングの装置の断
面図である。ウェハー６が周辺部を除いて下側が中空に
なったマウント台７の上に置かれ、クランプ８により固
定されている。ウェバーの上面には探針９がウェハーの
各チップのパッドに接触しており、探針９に接続された
テストヘッド１０を通してテスター１１から送られた電
気信号によりテストが行なわれ、この結果に基づくデー
ターがコントローラ１２に送られ、このデーターがレー
ザー装置１３でレーザー光線に変えられ、レーザーヘッ
ド１４を通して丁度テストを行なったチップの裏面にデ
ーターが焼きつけられる。マウント台７はテストするチ
ップを変えるため、連続的に動いていくが、レーザーヘ
ッド１４と探針９位置は変わらないためテストごとに新
しいチップにデーターが書き込める。
ーターを書き込む際のウェハーブロービングの装置の断
面図である。ウェハー６が周辺部を除いて下側が中空に
なったマウント台７の上に置かれ、クランプ８により固
定されている。ウェバーの上面には探針９がウェハーの
各チップのパッドに接触しており、探針９に接続された
テストヘッド１０を通してテスター１１から送られた電
気信号によりテストが行なわれ、この結果に基づくデー
ターがコントローラ１２に送られ、このデーターがレー
ザー装置１３でレーザー光線に変えられ、レーザーヘッ
ド１４を通して丁度テストを行なったチップの裏面にデ
ーターが焼きつけられる。マウント台７はテストするチ
ップを変えるため、連続的に動いていくが、レーザーヘ
ッド１４と探針９位置は変わらないためテストごとに新
しいチップにデーターが書き込める。
この場合、ウェハーの裏面全体がデーター書き込領域に
でき、またチップへのレーザー書き込みによる影響も小
さいためチップ裏面に書き込む場合に比べ、技術的問題
は少なく、管理も容易であり、人間が識別可能な大きな
マーキングも可能である。
でき、またチップへのレーザー書き込みによる影響も小
さいためチップ裏面に書き込む場合に比べ、技術的問題
は少なく、管理も容易であり、人間が識別可能な大きな
マーキングも可能である。
裏面に書き込む場合の問題点としては通常裏面にＡｕ−
８ｉ、Ａｇペースト等を付着させて基板に取り付け、実
装することが多いため、実装後データーの確認が困難に
なる点で、このため裏面が表を向くようなフリップチッ
プ実装などに適している。また、ダイボンディングの際
、チップの裏面は透明な粘着シートに貼り付けられてい
るため、このシートを通して読める程度にデーターは大
きく書き込まれている必要はある。
８ｉ、Ａｇペースト等を付着させて基板に取り付け、実
装することが多いため、実装後データーの確認が困難に
なる点で、このため裏面が表を向くようなフリップチッ
プ実装などに適している。また、ダイボンディングの際
、チップの裏面は透明な粘着シートに貼り付けられてい
るため、このシートを通して読める程度にデーターは大
きく書き込まれている必要はある。
以上説明したように、本発明は半導体集積回路のチップ
にロット及び各種テストデーターを書き込むことにより
工程管理２品質管理が容易になり、また使用上でのロフ
ト管理も容易となるため、品質向上１価格低減に大きな
効果がある。
にロット及び各種テストデーターを書き込むことにより
工程管理２品質管理が容易になり、また使用上でのロフ
ト管理も容易となるため、品質向上１価格低減に大きな
効果がある。
第１図は本発明の第１の実施例を示す部分拡大図、第２
図は本発明の第２の実施例を示す断面図である。第３図
は従来までの実施例を示す外観図である。 ｌ・・・・・・チップ、２・・・・・・カバー、３・・
団・スクライブ領域、４・・・・・・データー領域、５
・・・・・・パッド、６・・・・・・ウェハー、７・・
・・・・マウント台、８・・・・・・クランプ、９・・
・・・・探針、１０・・・・・・テストヘッド、１１・
・・・・・テスター、１２・・・・・・フントａ−５−
ｓ１３・・・・・・レーザー装置、１４・・・・・・レ
ーザーヘッド、１５・・・・・・顕微鏡、１６・・・・
・・ロット表示。 代理人 弁理士 内 原 音
図は本発明の第２の実施例を示す断面図である。第３図
は従来までの実施例を示す外観図である。 ｌ・・・・・・チップ、２・・・・・・カバー、３・・
団・スクライブ領域、４・・・・・・データー領域、５
・・・・・・パッド、６・・・・・・ウェハー、７・・
・・・・マウント台、８・・・・・・クランプ、９・・
・・・・探針、１０・・・・・・テストヘッド、１１・
・・・・・テスター、１２・・・・・・フントａ−５−
ｓ１３・・・・・・レーザー装置、１４・・・・・・レ
ーザーヘッド、１５・・・・・・顕微鏡、１６・・・・
・・ロット表示。 代理人 弁理士 内 原 音
Claims (1)
- チップの表面もしくは、チップ裏面に該チップの製造
ロッドクラス区分等のチップの管理に必要なデーターが
拡散終了後書き込まれていることを特徴とする半導体素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63036847A JPH01212429A (ja) | 1988-02-19 | 1988-02-19 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63036847A JPH01212429A (ja) | 1988-02-19 | 1988-02-19 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01212429A true JPH01212429A (ja) | 1989-08-25 |
Family
ID=12481154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63036847A Pending JPH01212429A (ja) | 1988-02-19 | 1988-02-19 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01212429A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276652A (ja) * | 1990-03-26 | 1991-12-06 | Toshiba Corp | 半導体部品の製造方法及び半導体部品のマーキング装置 |
| JP2002175956A (ja) * | 2000-12-05 | 2002-06-21 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP2003178940A (ja) * | 2002-10-02 | 2003-06-27 | Oki Electric Ind Co Ltd | 工程管理システム及び工程管理方法 |
| JP2007165522A (ja) * | 2005-12-13 | 2007-06-28 | Sharp Corp | 半導体装置およびその製造方法、並びに、半導体装置の実装方法 |
| US7299973B2 (en) | 1997-06-27 | 2007-11-27 | Oki Electric Industry Co., Ltd. | Semiconductor device and an information management system therefor |
| JP2010186806A (ja) * | 2009-02-10 | 2010-08-26 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
1988
- 1988-02-19 JP JP63036847A patent/JPH01212429A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03276652A (ja) * | 1990-03-26 | 1991-12-06 | Toshiba Corp | 半導体部品の製造方法及び半導体部品のマーキング装置 |
| US7299973B2 (en) | 1997-06-27 | 2007-11-27 | Oki Electric Industry Co., Ltd. | Semiconductor device and an information management system therefor |
| US7503479B2 (en) | 1997-06-27 | 2009-03-17 | Oki Electric Industry Co., Ltd. | Semiconductor device and an information management system therefor |
| US7832648B2 (en) | 1997-06-27 | 2010-11-16 | Oki Semiconductor Co., Ltd. | Semiconductor device and an information management system therefor |
| JP2002175956A (ja) * | 2000-12-05 | 2002-06-21 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP2003178940A (ja) * | 2002-10-02 | 2003-06-27 | Oki Electric Ind Co Ltd | 工程管理システム及び工程管理方法 |
| JP2007165522A (ja) * | 2005-12-13 | 2007-06-28 | Sharp Corp | 半導体装置およびその製造方法、並びに、半導体装置の実装方法 |
| JP2010186806A (ja) * | 2009-02-10 | 2010-08-26 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3055104B2 (ja) | 半導体パッケ―ジの製造方法 | |
| US4985988A (en) | Method for assembling, testing, and packaging integrated circuits | |
| KR100839003B1 (ko) | 집적 회로 식별 방법 및 장치 | |
| US6049977A (en) | Method of forming electrically conductive pillars | |
| US5534784A (en) | Method for probing a semiconductor wafer | |
| US7269765B1 (en) | Method and apparatus for storing failing part locations in a module | |
| KR100590639B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100681772B1 (ko) | 반도체 시험 방법 및 반도체 시험 장치 | |
| US20070239308A1 (en) | Sorting a group of integrated circuit devices for those devices requiring special testing | |
| JPH0755878A (ja) | Ｋｇｄアレイ用テストソケット | |
| JPH05315207A (ja) | 半導体装置 | |
| JPH01212429A (ja) | 半導体素子 | |
| IE960908A1 (en) | Method for high-speed testing a semiconductor device | |
| KR100530396B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20010051383A1 (en) | Method for identifying defective elements in array molding of semiconductor packaging | |
| JP3736525B2 (ja) | 半導体集積回路装置および回路基板 | |
| TW562929B (en) | Wafer level board/card assembly method and equipment thereof | |
| JP4127930B2 (ja) | 半導体装置及びその製造方法並びにその製造装置 | |
| JPH05198465A (ja) | 半導体ウエハおよび半導体集積回路装置の製造方法 | |
| JPH0269958A (ja) | 半導体ウエーハ用ホルダ | |
| JPH05144891A (ja) | 半導体装置用マツピングデータ・マーキングユニツト | |
| JP3914110B2 (ja) | 半導体装置の製造方法 | |
| JP2002123432A (ja) | 複合メモリ装置およびその選別方法 | |
| JPH01194331A (ja) | マーキングによるダイボンディング方法 | |
| JPS61290747A (ja) | 電子回路装置 |