JPH01222519A - 発振回路の制御方式 - Google Patents
発振回路の制御方式Info
- Publication number
- JPH01222519A JPH01222519A JP63048431A JP4843188A JPH01222519A JP H01222519 A JPH01222519 A JP H01222519A JP 63048431 A JP63048431 A JP 63048431A JP 4843188 A JP4843188 A JP 4843188A JP H01222519 A JPH01222519 A JP H01222519A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pll
- voltage
- temperature
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＰＬＬ回路を構成した発振回路に関し、詳しく
はＰＬＬ回路に印加する゛基準入力信号喪失時に於ても
所装の安定度の高い発振周波数を得るための発振回路の
制御万弐忙関する。
はＰＬＬ回路に印加する゛基準入力信号喪失時に於ても
所装の安定度の高い発振周波数を得るための発振回路の
制御万弐忙関する。
（従来技術）
近年、計測、放送９通信及び医療等の分野に於て情報の
高品質、高密度化が進み、これら情報の高品質、高密度
化に対応する為それらに用いられる発振回路は温度補償
を行ない或はＰＬＬ回路を用いて発揚周波数の安定度を
高めている。
高品質、高密度化が進み、これら情報の高品質、高密度
化に対応する為それらに用いられる発振回路は温度補償
を行ない或はＰＬＬ回路を用いて発揚周波数の安定度を
高めている。
第２図は従来より用いられている温度補償型水晶発儀器
を示すプαツク図である。同図に於て１はサーミスタ或
はポジスタ等の感温素子を用いた温度検知回路、２は電
圧制御型水晶発振器（以下Ｖ ＣＸＯと記す）でおって
１周知の如く水晶を用いた発振器は周囲温度変化に伴な
い発振。
を示すプαツク図である。同図に於て１はサーミスタ或
はポジスタ等の感温素子を用いた温度検知回路、２は電
圧制御型水晶発振器（以下Ｖ ＣＸＯと記す）でおって
１周知の如く水晶を用いた発振器は周囲温度変化に伴な
い発振。
周波数が２次若しくは３次関数的に変動するが、該発振
周波数の変動を抑制する為に前記温度検知回路１より前
記ＶＣＸＯ２に変動分を補正する電圧を加え発揚周波数
の安定度を高めるものであった。
周波数の変動を抑制する為に前記温度検知回路１より前
記ＶＣＸＯ２に変動分を補正する電圧を加え発揚周波数
の安定度を高めるものであった。
更に発振周波数の安定度を高めろ為に第３図に示す如（
ＰＬＬ回路を用いた発振回路も数多く用いられている。
ＰＬＬ回路を用いた発振回路も数多く用いられている。
同図に於て３は温度補償された電圧可変型発振器（以下
ＴＣＶＣＸＯと記す）であって、該Ｔｃｖｃｘｏ出力を
分周器４に入力し所望の周波数に分周して位相比較器５
に入力する。該位相比較器５は前記分周器４出力とセシ
ウム等の原子標準による基準信号若しくは恒温槽入水晶
発振器（以下０ＣＸＯと記す）よシ出力された基準信号
とを比較し周波数の差に比例した信号を発生すると共に
その出力は演算増幅器６に入力する。
ＴＣＶＣＸＯと記す）であって、該Ｔｃｖｃｘｏ出力を
分周器４に入力し所望の周波数に分周して位相比較器５
に入力する。該位相比較器５は前記分周器４出力とセシ
ウム等の原子標準による基準信号若しくは恒温槽入水晶
発振器（以下０ＣＸＯと記す）よシ出力された基準信号
とを比較し周波数の差に比例した信号を発生すると共に
その出力は演算増幅器６に入力する。
該演算増幅器６では前記位相比較器の出力とオフセット
電圧とを加算し、演算した後に次段のＬ Ｐ Ｆ ７に
出力し、該ＬＰＦで直流分のみを通過させ前記’ｌ’ｃ
ＶｃＸＯに制御電圧を加える。又。
電圧とを加算し、演算した後に次段のＬ Ｐ Ｆ ７に
出力し、該ＬＰＦで直流分のみを通過させ前記’ｌ’ｃ
ＶｃＸＯに制御電圧を加える。又。
Ｔｃｖｅｘｏは周知の如く周囲温度による周波数変動を
抑圧する友めの補償電圧と、ＰＬＬ回路の制御電圧の両
者を加算した電圧によって制御され設定周波数で発振す
るよう構成されている。
抑圧する友めの補償電圧と、ＰＬＬ回路の制御電圧の両
者を加算した電圧によって制御され設定周波数で発振す
るよう構成されている。
このように構成された発振回路は’ｌ’ｃＶｃＸ。
自身で温度補償をすると共にＰＬＬ回路にて発振周波数
をロックするよう動作する為安定度の高い発振周波数を
得ることができるのみならず使用環境等によシ基準信号
を得ることができない場合にも前記ＴＣＶＣＸＯの発振
周波数でＰＬＬが自走状態となるのである程度安定した
発振周波数を得ることができる。
をロックするよう動作する為安定度の高い発振周波数を
得ることができるのみならず使用環境等によシ基準信号
を得ることができない場合にも前記ＴＣＶＣＸＯの発振
周波数でＰＬＬが自走状態となるのである程度安定した
発振周波数を得ることができる。
しかしながら前記ＴＣＶＣＸＯは前述した如く温度補償
制御制御信号とＰＬＬ回路の制御信号の独立した２釉類
の入力情報を受け、それらを合成した信号の電圧で最終
的に制御されるが。
制御制御信号とＰＬＬ回路の制御信号の独立した２釉類
の入力情報を受け、それらを合成した信号の電圧で最終
的に制御されるが。
温度補償糸に用いられるサーミスタ或はポジスタ等の感
温素子が発振器の制御電圧発生回路に直結している為に
それらの雑音によシ位相雑音特性（以下Ｃ／Ｎ比と記す
）が著しく劣化する等の欠点があった。
温素子が発振器の制御電圧発生回路に直結している為に
それらの雑音によシ位相雑音特性（以下Ｃ／Ｎ比と記す
）が著しく劣化する等の欠点があった。
（発明の目的）
本発明は上述した如き欠点に鑑みなされたものであって
、Ｃ／Ｎ比が高く且つ安定度の高いＰＬＬ構成の発振回
路であって、ＰＬＬに印加される基準信号喪失時に於て
も温度補償した発振周波数を得ることを可能とした発振
回路の制御方式を提供することを目的とする。
、Ｃ／Ｎ比が高く且つ安定度の高いＰＬＬ構成の発振回
路であって、ＰＬＬに印加される基準信号喪失時に於て
も温度補償した発振周波数を得ることを可能とした発振
回路の制御方式を提供することを目的とする。
（発明の概要）
この目的を達成する為に本発明はＰＬＬ構成の発振回路
に於て９位相比較器とＬＰＦ間に温度情報を有すオフセ
ット電圧を印加すると共に該オフセラｌ−電圧による前
記ＶＣＯの周波数変動がＰＬＬのロックレンジからはず
れないよう前記オフセット電圧を設定し、ＰＬＬに印加
する基準入力信号喪失時には前記オフセット電圧により
温度補償制御を行なうことができるよう手段を講する。
に於て９位相比較器とＬＰＦ間に温度情報を有すオフセ
ット電圧を印加すると共に該オフセラｌ−電圧による前
記ＶＣＯの周波数変動がＰＬＬのロックレンジからはず
れないよう前記オフセット電圧を設定し、ＰＬＬに印加
する基準入力信号喪失時には前記オフセット電圧により
温度補償制御を行なうことができるよう手段を講する。
（実施例）
以下９本発明を図面に示した実施例に基づいて詳細に説
明する。
明する。
先づ１本発明の理解を助ける為従来よシ用いられている
ＴＣＸＯについて少しく説明する。
ＴＣＸＯについて少しく説明する。
例えば、 ’ｌ’ｃＸＯ内に構成されたｖｃｘｏの温度
−周波数特性を第４図に示す如く３次曲線的に変化する
ものを用いたとすると２５℃のときの発振周波数（以下
、設定周波数）がＦＯ，ＴＡ’Ｃの時発振周波数ＦＡと
なる。また該ｖ ｃｘｏに印加される制御電圧特性は第
５図に示す如く設定周波数ＦＯを出力するときに必要な
制御電圧ＶＯ９周波数ＦＡを出力する時忙必要な制御電
圧ＶＡとすると、ＴＡ’Ｃに於ける発振周波ＦＡは設定
周波数ＦＯより（ＦＯ−Ｆｈ） 分だけ低い値をとシ
、この周波数変動を補正するためにＦＯ＋（ＦＯ−ＦＡ
）となる制御電圧ＶＡ”＆ＴＣＸＯの温度検知部よ＃）
ＶＣＸＯに印加するものである。
−周波数特性を第４図に示す如く３次曲線的に変化する
ものを用いたとすると２５℃のときの発振周波数（以下
、設定周波数）がＦＯ，ＴＡ’Ｃの時発振周波数ＦＡと
なる。また該ｖ ｃｘｏに印加される制御電圧特性は第
５図に示す如く設定周波数ＦＯを出力するときに必要な
制御電圧ＶＯ９周波数ＦＡを出力する時忙必要な制御電
圧ＶＡとすると、ＴＡ’Ｃに於ける発振周波ＦＡは設定
周波数ＦＯより（ＦＯ−Ｆｈ） 分だけ低い値をとシ
、この周波数変動を補正するためにＦＯ＋（ＦＯ−ＦＡ
）となる制御電圧ＶＡ”＆ＴＣＸＯの温度検知部よ＃）
ＶＣＸＯに印加するものである。
即ち、 ｖｃｘｏの温度−周波数特性による周波数変動
を抑圧するよう第６図に示す如く前記発振周波数特性の
逆特性をもったオフセット電圧なりｃｘｏに印加すれば
該ｖ ｃｘｏの発振周波数は常に設定周波数Ｆｏを維持
することができろ。
を抑圧するよう第６図に示す如く前記発振周波数特性の
逆特性をもったオフセット電圧なりｃｘｏに印加すれば
該ｖ ｃｘｏの発振周波数は常に設定周波数Ｆｏを維持
することができろ。
又、温度補償型発振器を用い且つＰＬＬ構成とする場合
には温度情報を有すオフセット電圧とＰＬＬの制御電圧
との２人力によって制御する’１’ｃｖｃｘｏを用いれ
ば良いが、温度情報電圧生成部よりの雑音によシ発伽器
の出力信号が瞬間約に周波数変動をきたすか若しくはＣ
／Ｎが著しく低下する等の欠点のあったこと前述の通り
である。
には温度情報を有すオフセット電圧とＰＬＬの制御電圧
との２人力によって制御する’１’ｃｖｃｘｏを用いれ
ば良いが、温度情報電圧生成部よりの雑音によシ発伽器
の出力信号が瞬間約に周波数変動をきたすか若しくはＣ
／Ｎが著しく低下する等の欠点のあったこと前述の通り
である。
そこで本発明は第１図に示す如き手段をとる。
即ち、Ｃ／Ｎ比の高いＶＣＸＯ８を発振器とし。
該ＶＣＸＯ出力を入力し所望の周波数に分周する分周器
９と該分周器出力信号と基準入力信号とを入力し、その
位相差に比例した電圧を発生する位相比較器１０．該位
相比較器出力と温度検知回路１１との出力を加算し増幅
する演算増幅器１２及び該演算増幅器出力のうち直流分
のみを通過させるＬＰＦ１３よシ構成する。
９と該分周器出力信号と基準入力信号とを入力し、その
位相差に比例した電圧を発生する位相比較器１０．該位
相比較器出力と温度検知回路１１との出力を加算し増幅
する演算増幅器１２及び該演算増幅器出力のうち直流分
のみを通過させるＬＰＦ１３よシ構成する。
即ち１本発明に於ては温度補償電圧ｆｆ：ＬＰＦを介し
てＶＣＸＯの制御電圧とすることによってポジスタ或は
サーミスタ等の感温素子から発生する雑音成分を除去す
ることによってＣ／Ｎ比の高い発振出力を得るものであ
る。
てＶＣＸＯの制御電圧とすることによってポジスタ或は
サーミスタ等の感温素子から発生する雑音成分を除去す
ることによってＣ／Ｎ比の高い発振出力を得るものであ
る。
このように構成した発振回路に於て９例えばＶＣＸＯの
制御電圧特性を第７図に示す如（ｏＶ乃至５Ｖ、使用温
度範囲（−１０℃〜＋６０℃）に於ける周波数変動率△
ｆ／ｆを第８１￥１に示す如く±２０ｐｐｍとすると１
周囲温度が一１０℃の時には自走発振周波数がＦｏに対
して＋２０ｐｐｍであるので、第７図の特性にてｖＯの
時の周波数ＦＯよりも一２０ｐｐｍの周波数を出力しう
る電圧７人を第１図に示す温度検知回路１１より印加す
ればよい。第９図に温度検知回路出力特性を示す。
制御電圧特性を第７図に示す如（ｏＶ乃至５Ｖ、使用温
度範囲（−１０℃〜＋６０℃）に於ける周波数変動率△
ｆ／ｆを第８１￥１に示す如く±２０ｐｐｍとすると１
周囲温度が一１０℃の時には自走発振周波数がＦｏに対
して＋２０ｐｐｍであるので、第７図の特性にてｖＯの
時の周波数ＦＯよりも一２０ｐｐｍの周波数を出力しう
る電圧７人を第１図に示す温度検知回路１１より印加す
ればよい。第９図に温度検知回路出力特性を示す。
このような特性の電圧を演算増幅器１２に印加し位相比
較器よりの出力と加算しＬＰＦ９介しｖｃｘｏを制御す
ればｖ ｃｘｏ出力が設定周波数と一致している時及び
位相比較器１０の基準入力信号喪失時に於て該位相比較
器出力信号がＯとなってもＴＣＸＯとして機能すると共
にＰＬＬロック時には前記ｖｃｘｏの温度の変化による
周波数変動が補正され設定周波数に一致或は近似してい
るために位相比較器に於ける位相検出機能も従来のＰＬ
Ｌに使用していたものと同特性で十分である。
較器よりの出力と加算しＬＰＦ９介しｖｃｘｏを制御す
ればｖ ｃｘｏ出力が設定周波数と一致している時及び
位相比較器１０の基準入力信号喪失時に於て該位相比較
器出力信号がＯとなってもＴＣＸＯとして機能すると共
にＰＬＬロック時には前記ｖｃｘｏの温度の変化による
周波数変動が補正され設定周波数に一致或は近似してい
るために位相比較器に於ける位相検出機能も従来のＰＬ
Ｌに使用していたものと同特性で十分である。
更に温度検知回路部にて発生する雑音はＬＰＦを介すこ
とにより除去することができるのでＶＣＸＯに及ぼす影
響は低減される。
とにより除去することができるのでＶＣＸＯに及ぼす影
響は低減される。
同９本実施例に於て水晶発会器を用いて説明したが、こ
れに限るわけでな（ＳＡＷ’ｉ！を用いてもよく又、水
晶以外の発振器を用いた場合には該発振器の温度補償を
するようなオフセット電圧を温度検知回路より位相比較
器とＬＰＦとの間に印加すればよいことは明らかである
。
れに限るわけでな（ＳＡＷ’ｉ！を用いてもよく又、水
晶以外の発振器を用いた場合には該発振器の温度補償を
するようなオフセット電圧を温度検知回路より位相比較
器とＬＰＦとの間に印加すればよいことは明らかである
。
（発明の効果）
本発明は上述した如く構成し且つ機能するものであるか
らＰＬＬロック時に於ては温度補償後の補正誤差を補う
ように基準信号との位相補正を行なうので発振周波数の
安定度が高く且つ（、”／Ｎ比の高いものを得ることが
できるのみならす、ＰＬＬに供給する基準入力信号喪失
時に於てもＴ ＣＸＯとして機能するので発振周波数の
安定度を高めるのに著効を奏するものである。
らＰＬＬロック時に於ては温度補償後の補正誤差を補う
ように基準信号との位相補正を行なうので発振周波数の
安定度が高く且つ（、”／Ｎ比の高いものを得ることが
できるのみならす、ＰＬＬに供給する基準入力信号喪失
時に於てもＴ ＣＸＯとして機能するので発振周波数の
安定度を高めるのに著効を奏するものである。
第１図は本発明の実施にあたって用いる発振回路の構成
を示すブロック図、第２図及び第３図は従来用いられて
いる発振回路の構成を示すブロック図、第４図及び第８
図は水晶発振器の温度−周波数特性を示す図、第５図及
び第７図はｖｃｘｏの制御電圧特性を示す図、第６図及
び第９図はｖ ｃｘｏに印加する制御電圧特性を示す図
である。 １．１１・・・・・・・・・温度検知回路、 ２，
８・・・・・・・・・ＶＣＸＯ３・・・・・・・・・Ｔ
ＣＸｏ 。 ４．９・・・・・・・・・分周器、 ５．１０・
・・・・・・・・位相比較器、 ６．１２・・・
・・・・・・演算増幅器。 ７．１３・・・・・・・・・ＬＰＦ０ 特許出願人 東洋通信機株式会社 第 ｊ 口 ：−２− 第 ３ 口 第 ｌＡ にＪ 第 Ｓ 図 第 ？ 図
を示すブロック図、第２図及び第３図は従来用いられて
いる発振回路の構成を示すブロック図、第４図及び第８
図は水晶発振器の温度−周波数特性を示す図、第５図及
び第７図はｖｃｘｏの制御電圧特性を示す図、第６図及
び第９図はｖ ｃｘｏに印加する制御電圧特性を示す図
である。 １．１１・・・・・・・・・温度検知回路、 ２，
８・・・・・・・・・ＶＣＸＯ３・・・・・・・・・Ｔ
ＣＸｏ 。 ４．９・・・・・・・・・分周器、 ５．１０・
・・・・・・・・位相比較器、 ６．１２・・・
・・・・・・演算増幅器。 ７．１３・・・・・・・・・ＬＰＦ０ 特許出願人 東洋通信機株式会社 第 ｊ 口 ：−２− 第 ３ 口 第 ｌＡ にＪ 第 Ｓ 図 第 ？ 図
Claims (1)
- （１）電圧制御発振器（以下ＶＣＯと記す）の発振周波
数安定度を高める為に前記ＶＣＯ出力を入力し所望の周
波数に分周する分周器と、該分周器出力信号と基準信号
とを入力する位相比較器（以下ＰＤと記す）と、該ＰＤ
出力信号を入力する低域ろ過器（以下ＬＰＦと記す）と
を備え、該ＬＰＦ出力を前記ＶＣＯに入力するようにし
たＰＬＬ構成の発振回路に於て、前記ＰＤとＬＰＦとの
間に温度情報を有すオフセット電圧を加えたことを特徴
とする発振回路の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63048431A JPH01222519A (ja) | 1988-03-01 | 1988-03-01 | 発振回路の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63048431A JPH01222519A (ja) | 1988-03-01 | 1988-03-01 | 発振回路の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01222519A true JPH01222519A (ja) | 1989-09-05 |
Family
ID=12803162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63048431A Pending JPH01222519A (ja) | 1988-03-01 | 1988-03-01 | 発振回路の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01222519A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576666A (en) * | 1993-11-12 | 1996-11-19 | Nippondenso Technical Center Usa, Inc. | Fractional-N frequency synthesizer with temperature compensation |
| WO2008078452A1 (ja) * | 2006-12-26 | 2008-07-03 | Nihon Dempa Kogyo Co., Ltd. | 発振周波数制御回路 |
| WO2009063589A1 (ja) * | 2007-11-16 | 2009-05-22 | Nihon Dempa Kogyo Co., Ltd. | 発振周波数制御回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154716A (ja) * | 1984-01-25 | 1985-08-14 | Nec Corp | デジタル制御型温度補償発振器 |
| JPS62232221A (ja) * | 1986-04-02 | 1987-10-12 | Oki Electric Ind Co Ltd | Ｐｌｌシンセサイザ回路 |
-
1988
- 1988-03-01 JP JP63048431A patent/JPH01222519A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154716A (ja) * | 1984-01-25 | 1985-08-14 | Nec Corp | デジタル制御型温度補償発振器 |
| JPS62232221A (ja) * | 1986-04-02 | 1987-10-12 | Oki Electric Ind Co Ltd | Ｐｌｌシンセサイザ回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576666A (en) * | 1993-11-12 | 1996-11-19 | Nippondenso Technical Center Usa, Inc. | Fractional-N frequency synthesizer with temperature compensation |
| WO2008078452A1 (ja) * | 2006-12-26 | 2008-07-03 | Nihon Dempa Kogyo Co., Ltd. | 発振周波数制御回路 |
| WO2009063589A1 (ja) * | 2007-11-16 | 2009-05-22 | Nihon Dempa Kogyo Co., Ltd. | 発振周波数制御回路 |
| KR101025522B1 (ko) * | 2007-11-16 | 2011-04-04 | 니혼 뎀파 고교 가부시키가이샤 | 발진 주파수 제어 회로 |
| US8044722B2 (en) | 2007-11-16 | 2011-10-25 | Nihon Dempa Kogyo Co., Ltd | Oscillation frequency control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6710663B1 (en) | Temperature compensation of a rubidium frequency standard | |
| US7755441B1 (en) | Frequency and temperature compensation synthesis for a MEMS resonator | |
| JP3482711B2 (ja) | 温度補償機能を有するｎ分周周波数シンセサイザ | |
| US7312663B2 (en) | Phase-locked loop having a bandwidth related to its input frequency | |
| JP2000509219A (ja) | 温度補償および周波数逓倍機能を備えた周波数シンセサイザおよびその製造方法 | |
| CN113692708B (zh) | 用于产生可控频率的产生器和方法 | |
| US11846661B2 (en) | Circuit and method for determining the ratio between two frequencies | |
| US20130057327A1 (en) | Reducing phase locked loop phase lock time | |
| US7656208B2 (en) | PLL oscillation circuit | |
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| JP2000201072A (ja) | 温度補償ｖｃｏを用いたｐｌｌ回路 | |
| US6933793B2 (en) | Method of overtone selection and level control in an integrated circuit CMOS negative resistance oscillator to achieve low jitter | |
| JPH01222519A (ja) | 発振回路の制御方式 | |
| JPH098551A (ja) | 高安定発振回路 | |
| JP3328218B2 (ja) | Ｐｌｌ回路 | |
| JP3139656B2 (ja) | 信号変換回路 | |
| US5751196A (en) | Circuit arrangement for compensating frequency deviations of a voltage-controlled oscillator, using a second oscillator | |
| US20250274128A1 (en) | Mixed signal electronics for locking control of high-q feedback loops and associated circuitry for detecting phase shift of a resonator | |
| JPH0242817A (ja) | 安定化電圧制御発振器 | |
| Jackson | The microcomputer compensated crystal oscillator-practical application of dual-harmonic mode quartz thermometry | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JPH0242818A (ja) | 安定化電圧制御発振器 | |
| JPH0729933U (ja) | 位相ロックループ回路 | |
| JPH05327487A (ja) | Ｐｌｌ回路 | |
| JPS6149523A (ja) | 原子発振器 |