JPH01244585A - Graphic data clipping processing system - Google Patents

Graphic data clipping processing system

Info

Publication number
JPH01244585A
JPH01244585A JP7149588A JP7149588A JPH01244585A JP H01244585 A JPH01244585 A JP H01244585A JP 7149588 A JP7149588 A JP 7149588A JP 7149588 A JP7149588 A JP 7149588A JP H01244585 A JPH01244585 A JP H01244585A
Authority
JP
Japan
Prior art keywords
buffer memory
depth buffer
data
clipping
polygon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7149588A
Other languages
Japanese (ja)
Inventor
Masashi Nishide
西出 政司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7149588A priority Critical patent/JPH01244585A/en
Publication of JPH01244585A publication Critical patent/JPH01244585A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)

Abstract

PURPOSE:To easily and promptly execute a graphic data clipping processing with an arbitrary polygon by executing the clipping processing with the free polygon by means of a depth buffer memory. CONSTITUTION:A depth buffer memory 8 is initialized by a minimum value, next, a 'forcible writing mode' is set, and a maximum value is written into the area of the depth buffer memory 8 corresponding to the inside of an arbitrary clipping polygon CP to internally display the graphic. At such a time, the maximum value is outputted by a straight line generator 7 as Zc33. Next, the depth buffer memory 8 is set at a normal 'comparative writing mode', and the comparison of a coordinate value Z outputs a writing signal 37/52 of the data depth buffer memory/a frame buffer memory 8/9 at the time of Zc<Z, and the data are updated. Thus, the graphic data outside the clipping polygon CP initialized by the minimum value are not written into the frame buffer memory 9, and the clipping processing by the arbitrary polygon can be realized.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、3次元図形表示装置の自由な多角形による
図形データクリップ処理方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a graphic data clip processing method using free polygons for a three-dimensional graphic display device.

〔従来の技術〕[Conventional technology]

第4図に、デプスバッファメモリを用し八て隠面処理を
行う従来のこの種のラスラスキャン形3次元図形表示装
置の一例のブロック構成図を示す。
FIG. 4 shows a block diagram of an example of a conventional ripple scan type three-dimensional graphic display device of this type that performs hidden surface processing using a depth buffer memory.

図において、1は、不図示のコンピュータとのインタフ
ェース信号、2はインタフェース回路、3は、このイン
タフェース回路2を通じて前記コンピュータより送られ
た表示データや表示コマンド等を内部フォーマットに変
換するための制御装置、4は、内部フォーマットに変換
された上記表示データや表示コマンド等を記憶するため
の記憶回路である。記憶回路4に記憶された上記データ
は、制御装置3の指示に基づき、座標変換回路5および
クリップ処理回路6を介して直線発生器7に人力される
。また、8はデプスバッファメモリ、9はフレームバッ
ファメモリ、10は、表示用CRT(陰極線管)11の
インタフェース回路、12は、制御装置3への入力機器
である。
In the figure, 1 is an interface signal with a computer (not shown), 2 is an interface circuit, and 3 is a control device for converting display data, display commands, etc. sent from the computer through the interface circuit 2 into an internal format. , 4 is a storage circuit for storing the display data, display commands, etc. converted into an internal format. The data stored in the storage circuit 4 is manually input to the straight line generator 7 via the coordinate conversion circuit 5 and the clip processing circuit 6 based on instructions from the control device 3. Further, 8 is a depth buffer memory, 9 is a frame buffer memory, 10 is an interface circuit for a display CRT (cathode ray tube) 11, and 12 is an input device to the control device 3.

前記クリップ処理回路6による従来のクリップ処理(°
゛クリツピング′°は、例えば文献「コンピュータデイ
スプレィによる図形処理工学」 (山口富士夫著、昭和
57年1月25日9日刊工業新聞社発行)の第138〜
144頁の“2次元クリッピングパの項の記載に示すよ
うに、X座標。
Conventional clip processing by the clip processing circuit 6 (°
``Cripping'' is described, for example, in the literature ``Graphic processing engineering using computer displays'' (written by Fujio Yamaguchi, published by Nikkan Kogyo Shimbun on January 25, 1988), No. 138-
As shown in the description of "Two-dimensional clipper" on page 144, the X coordinate.

Y座標のそれぞれ上/下限値で判定するよう構成さねて
いたため、表示は常に長方形の領域となりだ。
Since it was configured to make decisions based on the upper and lower limits of the Y coordinate, the display was always a rectangular area.

3次元クリッピングの場合は、さらに処理が複雑である
が、表示が長方形の領域となるのは上記2次元の場合と
仝〈同様である。
In the case of three-dimensional clipping, the processing is more complicated, but the display is a rectangular area, which is the same as in the case of two-dimensional clipping.

第5図は、隠面処理アルコリスノ\を実行するだめのデ
プスバッファメモリ8の詳細ブロック構成図であり、符
−)1〜12は、それぞれ第4図におけると同一または
相当構成要素を示す。31゜32.33は、それ−rh
x−y−z3次元座標系において直線発生器7が発生ず
る各座標データで、座標データ31はX。、座標データ
32はYc、座標データ33はzcである。34は、各
座標データ31,32.33をサンプリンクするための
ストローブ信号である。35は、デプスバッファメモリ
8から読出されるZ座標データ値Z、36は、Z座標(
irfの比較器で、各座標データZ633と235とを
比較して出力37を出力する。この出力37はZc≦Z
を示ずフラグ信号て゛、デプスバッファメモリ8に対す
る書込みイ言号及びフレームバッファメモリ9に対する
書込みフラグとなる。
FIG. 5 is a detailed block diagram of the depth buffer memory 8 used to execute the hidden surface processing algorithm, and numerals 1 to 12 indicate the same or equivalent components as in FIG. 4, respectively. 31°32.33 is that-rh
The coordinate data 31 is X in each coordinate data generated by the straight line generator 7 in the x-y-z three-dimensional coordinate system. , the coordinate data 32 is Yc, and the coordinate data 33 is zc. 34 is a strobe signal for sampling and linking each coordinate data 31, 32, and 33. 35 is the Z coordinate data value Z read out from the depth buffer memory 8, and 36 is the Z coordinate (
The irf comparator compares each coordinate data Z633 and 235 and outputs an output 37. This output 37 is Zc≦Z
The flag signal becomes a write flag for the depth buffer memory 8 and a write flag for the frame buffer memory 9.

次に動作について説明する。直線発生器7は、始点座標
データ(Xs 、 Ys 、  Zs )および終点デ
ータ(XE、YE、Zr:)に基づき、始点より終点に
向い順次座標データを発生して、それらを隠面処理アル
ゴリスムを実行するだめのデプスバッファメモリ8に与
える。デプスバッファメモリ8は、直線発生器7が発生
する座標データ(xc 、 yc 、  zc )のう
ち座標データxc31、YC32によりアドレスされる
デプスバッファメモリ位置より座標データZ35を読出
し、zC≦2である場合、座標データZ。33をそのメ
モリ位置に書込み、座標データXc、YCとデプスバッ
ファメモリ8を更新したことを示す更新フラグ37とを
フレームバッファメモリ9に与える。なお、デプスバッ
ファメモリ8を更新しなかった場合には、座標データと
更新フラグとは、フレームバッファメモリ9には人力さ
れない。
Next, the operation will be explained. The straight line generator 7 sequentially generates coordinate data from the start point to the end point based on the start point coordinate data (Xs, Ys, Zs) and the end point data (XE, YE, Zr:), and applies the hidden surface processing algorithm to the coordinate data. It is given to the depth buffer memory 8 for execution. The depth buffer memory 8 reads the coordinate data Z35 from the depth buffer memory position addressed by the coordinate data xc31 and YC32 among the coordinate data (xc, yc, zc) generated by the linear generator 7, and when zC≦2 , coordinate data Z. 33 to that memory location, and provides coordinate data Xc, YC and an update flag 37 indicating that the depth buffer memory 8 has been updated to the frame buffer memory 9. Note that if the depth buffer memory 8 is not updated, the coordinate data and update flag are not manually stored in the frame buffer memory 9.

フレームバッファメモリ9は、土泥更新フラクを受取る
と、座標データX。、YCによりアドレスされるフレー
ムバッファメモリ9の位置に、Pめ設定されていた輝度
あるいは色なとの表示情報を書込む。フレームバッファ
メモリ9に書込まれたデータは、CRTインタフェース
回路10が発生ずる表示アドレスに従って読出され、順
次CRT11に送られて表示される。
When the frame buffer memory 9 receives the soil update flak, the frame buffer memory 9 receives the coordinate data X. , YC, the display information such as the brightness or color that has been set Pth is written to the position of the frame buffer memory 9 addressed by YC. The data written in the frame buffer memory 9 is read out according to the display address generated by the CRT interface circuit 10, and is sequentially sent to the CRT 11 for display.

また、人力機器12により、必要に応じて制御装置3に
データが与えられるよう構成さねてぃた。
Further, the configuration was such that data could be given to the control device 3 by the human-powered device 12 as needed.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしなから、従来例のこの種の図形表示装置は以−L
のように構成されていたため、長方形の領域てのクリッ
ピングしか処理できず、任意の多角形による図形データ
のクリップ処理は、特殊なアルゴリスムに依存し、長い
処理時間を要するという問題点があった。
However, conventional graphic display devices of this type are
Because it was configured as follows, it could only process clipping of rectangular areas, and clipping of graphic data using arbitrary polygons depended on a special algorithm and required a long processing time.

この発明は、以−トのような従来例の問題点を解消する
ためになされたもので、■−意の多角形により図形デー
タのクリップ処理を簡易かつ高速に処理することのでき
る手段の提供を目的としている。
This invention was made in order to solve the problems of the prior art as described below. 1) Providing a means for easily and quickly clipping graphic data using arbitrary polygons. It is an object.

〔課題を解決するための手段〕[Means to solve the problem]

このため、この発明に係る図形表示装置においては、例
えば、デプスバッファメモリに対し初期化の値を制御す
るとともに、Z[標値の比較を無視して強制的にデータ
を書込むモードを備えることにより、任意の多角形の形
状での図形データクリップ処理を実行し得るよう構成す
ることにより、前記1」的を達成しようとなるものであ
る。
Therefore, in the graphic display device according to the present invention, for example, it is possible to control the initialization value for the depth buffer memory, and also to provide a mode in which data is forcibly written while ignoring the Z [standard value comparison]. By configuring the present invention to be able to perform graphic data clipping processing in an arbitrary polygonal shape, the object 1 is attempted to be achieved.

(作用〕 以上のような構成により、この種の3次元図形表示装置
における任意形状の枠による図形データのクリップ処理
が可能となる。
(Operation) With the above configuration, it is possible to clip graphic data using a frame of an arbitrary shape in this type of three-dimensional graphic display device.

〔実施例〕〔Example〕

以下に、この発明を実施例゛に基づいて説明する。 The present invention will be explained below based on Examples.

第1図に、この発明に係るこの種のラスタスキャン形3
次元図形表示装置の一実施例のブロック構成図を示す。
FIG. 1 shows a raster scan type 3 of this type according to the present invention.
FIG. 1 shows a block diagram of an embodiment of a dimensional graphic display device.

(構成) 図中、各符号1〜12.31〜37は、前述した従来例
装置第4.5図におけるとそれぞれ同一または相当構成
要素を示し、重複説明は省略する。50は、デプスバッ
ファメモリ8に対し強制的に書込む指示信号51を出力
するための強制書込みフラグで、不図示の手段により設
定される。
(Structure) In the drawings, reference numerals 1 to 12 and 31 to 37 respectively indicate the same or equivalent components as in the conventional device shown in FIG. 4.5, and redundant explanation will be omitted. 50 is a forced write flag for outputting an instruction signal 51 for forcibly writing to the depth buffer memory 8, and is set by means not shown.

52は、フレームバッファメモリ9への書込みフラグで
、デプスバッファメモリ8への書込みフラグ37とは独
立に制御される。
52 is a write flag for the frame buffer memory 9, which is controlled independently of the write flag 37 for the depth buffer memory 8.

゛強制書込みモード″においては、直線発生器7の出力
する座標データZc33が、アドレス座標データX。3
1.Yc32に従ってデプスバッファメモリ8に強制的
に書込まれるように構成しである。
In the "forced write mode", the coordinate data Zc33 output from the linear generator 7 is the address coordinate data X.3.
1. The configuration is such that the data is forcibly written into the depth buffer memory 8 according to Yc32.

(処理の流れ) 要約すると、処理の流れは以下のようになる。(Processing flow) To summarize, the process flow is as follows.

(第2図デプスバッファメモリ8の各領域説明図参照) 1、まず、デプスバッファメモリ8を最小値で初期化す
る(A領域)。
(See FIG. 2, an explanatory diagram of each area of the depth buffer memory 8.) 1. First, the depth buffer memory 8 is initialized to the minimum value (area A).

2、°“強制書込みモード゛′を設定し、内部に図形表
示を行う任意のクリッピング多角形内に対応するデプス
バッファメモリ8の領域に対し最大値を書込む(−例と
して、クリッピング多角形cpのB領域)。このとき最
大値は直線発生器7よりZc33として出力される。
2. Set the "forced write mode" and write the maximum value to the area of the depth buffer memory 8 that corresponds to any clipping polygon that displays graphics inside (-as an example, the clipping polygon cp B area).At this time, the maximum value is output from the linear generator 7 as Zc33.

(第2図) このとき、フレームバッファメモリ9に対し書込み信号
を出力し、該当領域を指定の背景色で塗るようにしても
差支えない。
(FIG. 2) At this time, a write signal may be output to the frame buffer memory 9 to paint the corresponding area with a specified background color.

3、デプスバッファメモリ8を通常の“比較書込みモー
ド゛′に設定し、図形データの表示処理を行う。
3. Set the depth buffer memory 8 to the normal "comparison write mode" and perform graphic data display processing.

このとき、クリッピング多角形CPを囲む最小の矩形領
域をクリップ処理回路6に設定しておき、処理不要な線
分はあらかじめ除去しておく。
At this time, the minimum rectangular area surrounding the clipping polygon CP is set in the clip processing circuit 6, and line segments that do not require processing are removed in advance.

座標値Zの比較は、ZC<Zの場合にのみ、デプスバッ
ファメモリ/フレームバッファメモリ8/9の書込み信
号37152を出力し、データを更新する。その結果、
最小値で初期化された、クリップ多角形CP外の図形デ
ータは、フレームバッファメモリ9に書込まれず、任意
多角形によるクリップ処理が実現される。
When comparing the coordinate values Z, only when ZC<Z, a write signal 37152 for the depth buffer memory/frame buffer memory 8/9 is output to update the data. the result,
Graphic data outside the clip polygon CP initialized with the minimum value is not written to the frame buffer memory 9, and clip processing using arbitrary polygons is realized.

第3図は、第2図の一具体例としてサイコロDを表示し
た国側で、破線部分はクリップされ、クリッピング多角
形C戸内のみ表示されていることを示している。
FIG. 3 shows that, as a specific example of FIG. 2, on the country side where the dice D are displayed, the dashed line portion is clipped and only the clipping polygon C is displayed.

〔発明の効果〕〔Effect of the invention〕

以上、説明したように、この発明によれば、3次元図形
表示装置における任意形状のクリップ粋による図形デー
タのクリップ処理が簡易かつ高速に実行できるようにな
った。
As described above, according to the present invention, it has become possible to easily and quickly perform clipping processing of graphic data by clipping patterns of arbitrary shapes in a three-dimensional graphic display device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明に係る図形表示装置の一実施例のブ
ロック構成図、第2図は、第1図のデプスバッファメモ
リの各領域説明図、第3図は、第2図の一具体国側、第
4図は、従来の図形表示装置の一例のブロック構成図、
第5図は、第4図のデプスバッファメモリの詳細ブロッ
ク構成図である。 8・・・・・・デプスバッファメモリ 11・・・・・・CRT CP・・・・・・クリッピング多角形 なお、各図中、同一符号は、同一または相当構成要素を
表わす。
FIG. 1 is a block diagram of an embodiment of the graphic display device according to the present invention, FIG. 2 is an explanatory diagram of each area of the depth buffer memory in FIG. 1, and FIG. On the national side, FIG. 4 is a block diagram of an example of a conventional graphic display device.
FIG. 5 is a detailed block diagram of the depth buffer memory shown in FIG. 4. 8... Depth buffer memory 11... CRT CP... Clipping polygon Note that in each figure, the same reference numerals represent the same or equivalent components.

Claims (1)

【特許請求の範囲】[Claims] デプスバッファメモリを備え隠面・隠線処理を行うラス
タスキャン方式の3次元図形表示装置において、前記デ
プスバッファメモリを用いて自由な多角形によるクリッ
プ処理を実行することを特徴とする図形データクリップ
処理方式。
A raster scan type three-dimensional graphic display device that is equipped with a depth buffer memory and performs hidden surface/line processing, wherein the depth buffer memory is used to perform clip processing using free polygons. method.
JP7149588A 1988-03-25 1988-03-25 Graphic data clipping processing system Pending JPH01244585A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7149588A JPH01244585A (en) 1988-03-25 1988-03-25 Graphic data clipping processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7149588A JPH01244585A (en) 1988-03-25 1988-03-25 Graphic data clipping processing system

Publications (1)

Publication Number Publication Date
JPH01244585A true JPH01244585A (en) 1989-09-28

Family

ID=13462304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7149588A Pending JPH01244585A (en) 1988-03-25 1988-03-25 Graphic data clipping processing system

Country Status (1)

Country Link
JP (1) JPH01244585A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006011307A1 (en) * 2004-07-23 2006-02-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional shape drawing device and three-dimensional shape drawing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137672A (en) * 1985-12-10 1987-06-20 Seiko Instr & Electronics Ltd Hidden-surface erasing circuit for graphic display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137672A (en) * 1985-12-10 1987-06-20 Seiko Instr & Electronics Ltd Hidden-surface erasing circuit for graphic display

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006011307A1 (en) * 2004-07-23 2006-02-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional shape drawing device and three-dimensional shape drawing method
JPWO2006011307A1 (en) * 2004-07-23 2008-05-01 松下電器産業株式会社 3D shape drawing apparatus and 3D shape drawing method
JP4696067B2 (en) * 2004-07-23 2011-06-08 パナソニック株式会社 3D shape drawing apparatus and 3D shape drawing method
US7999806B2 (en) 2004-07-23 2011-08-16 Panasonic Corporation Three-dimensional shape drawing device and three-dimensional shape drawing method

Similar Documents

Publication Publication Date Title
US4412296A (en) Graphics clipping circuit
US6005588A (en) System and method for rapidly displaying text in a graphical user interface
JP2002519793A (en) Method and system for rendering graphic elements
JPH01296389A (en) Graphic processing method and device
JPS6273385A (en) Boundary detecting object area indicating circuit
JPH01244585A (en) Graphic data clipping processing system
JPH11288261A (en) Method and device for picture processing
JP2760522B2 (en) Display control device
JPH01244584A (en) Graphic display device
JPS6315288A (en) 3D graphic display device
JPH1055160A (en) Device and method performing window display of vga image
JP3312699B2 (en) Screen display method using virtual VRAM
JPH06168337A (en) Paint-out processing method
JPH02191991A (en) Multiwindow display system
JPH0535912B2 (en)
EP0500035A2 (en) Three-dimensional graphic display system
JP2829051B2 (en) Character display method
JP2988936B2 (en) 3D graphics processing unit
JPH04178886A (en) Graphic display device
JPS61241785A (en) Multiwindow display unit
JPH0588845A (en) Segment generating circuit of crt display device
JPS63240682A (en) Clipping processing system for graphic display
JPH02191026A (en) Graphic display device
JPS63115227A (en) Picture display address converter
JPH03288894A (en) Document creation device and document creation method