JPH01265354A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH01265354A JPH01265354A JP9343088A JP9343088A JPH01265354A JP H01265354 A JPH01265354 A JP H01265354A JP 9343088 A JP9343088 A JP 9343088A JP 9343088 A JP9343088 A JP 9343088A JP H01265354 A JPH01265354 A JP H01265354A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- cpus
- memory
- information
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、同一回路内に２個以上のＣＰＵを使用するコ
ンピュータ装置において、ＣＰＵ間の情報伝達を効率よ
く行うことの可能なコンピュータ装置に関する。
ンピュータ装置において、ＣＰＵ間の情報伝達を効率よ
く行うことの可能なコンピュータ装置に関する。
従来のＣＰＵ間データ転送方式は特開昭６０−１４７８
６４号公報に記載のように、各ＣＰＵ間で共通のバンク
切換えメモリを設けることにより情報伝達を行なってい
る。
６４号公報に記載のように、各ＣＰＵ間で共通のバンク
切換えメモリを設けることにより情報伝達を行なってい
る。
この方式により各ＣＰＵ間で情報の交換を行うためには
、あるＣＰＵがバンクメモリのデニタを読み出し中かる
いはデータを書き込み中は他のＣＰＵは別ＣＰＵに情報
を伝達する必要があってもバンクメモリが開放されるま
で待機していなければならないためこの間処理が停止す
るという問題があった。
、あるＣＰＵがバンクメモリのデニタを読み出し中かる
いはデータを書き込み中は他のＣＰＵは別ＣＰＵに情報
を伝達する必要があってもバンクメモリが開放されるま
で待機していなければならないためこの間処理が停止す
るという問題があった。
本発明は、同一回路内に２個以上のＣＰＵを使用するコ
ンピュータ装置のＣＰＵ間の情報伝達の処理効率を向上
することによりコンピュータシステム全体の処理効率を
向上することを目的とする。
ンピュータ装置のＣＰＵ間の情報伝達の処理効率を向上
することによりコンピュータシステム全体の処理効率を
向上することを目的とする。
上記目的を達成するため本発明では、各ＣＰＵ間に複数
のバッファ用メモリを設け、あるＣＰＵが他のＣＰＵに
伝達するためのデータをあるバッファ用メモリに書き込
み中であっても、他のＣＰＵは別のバッファ用メモリに
別のＣＰＵに伝達するためのデータを書き込むことを可
能とし、また逆にデータの読み出しをも可能とすること
により、ＣＰＵがバッファ用メモリを使用するための待
ち時間をなくすことによりＣＰＵ間の情報伝達を効率よ
く行えるようにしたものである。
のバッファ用メモリを設け、あるＣＰＵが他のＣＰＵに
伝達するためのデータをあるバッファ用メモリに書き込
み中であっても、他のＣＰＵは別のバッファ用メモリに
別のＣＰＵに伝達するためのデータを書き込むことを可
能とし、また逆にデータの読み出しをも可能とすること
により、ＣＰＵがバッファ用メモリを使用するための待
ち時間をなくすことによりＣＰＵ間の情報伝達を効率よ
く行えるようにしたものである。
以下１本発明の一実施例を図面に基づいて説明する。図
はＣＰＵ２個を使用し、バッファ用メモリ２個を使用し
てＣＰＵ間の情報伝達を行うコンピュータ装置のブロッ
ク図で、１はＣＰＵ （１）、２はＣＰＵ （２）、３
はメモリ切換え回路（１）。
はＣＰＵ２個を使用し、バッファ用メモリ２個を使用し
てＣＰＵ間の情報伝達を行うコンピュータ装置のブロッ
ク図で、１はＣＰＵ （１）、２はＣＰＵ （２）、３
はメモリ切換え回路（１）。
４は３に接続されるバッファ用メモリ（１）、５はメモ
リ切換え回路（２） 、６は５に接続されるバッファ用
メモリ（２）、７は１のシステムバス。
リ切換え回路（２） 、６は５に接続されるバッファ用
メモリ（２）、７は１のシステムバス。
８は２のシステムバス、９は３と４を接続するバス、１
０は５と６を接続するバスを示す。但し、上記バスには
、アドレスバス、データバス、メモリ制御信号などの必
要な信号を含む。ＣＰ Ｕ （１）１からＣＰ Ｕ （
２） ２へ情報を伝達する場合、１は３を制御し１のバ
ス７を９を介して４に接続すると同時に２のバス８と９
の接続を切り放す。この方法により１と２が同時に４を
アクセスすることはない。次に１は４に必要な情報を書
き込んだ後。
０は５と６を接続するバスを示す。但し、上記バスには
、アドレスバス、データバス、メモリ制御信号などの必
要な信号を含む。ＣＰ Ｕ （１）１からＣＰ Ｕ （
２） ２へ情報を伝達する場合、１は３を制御し１のバ
ス７を９を介して４に接続すると同時に２のバス８と９
の接続を切り放す。この方法により１と２が同時に４を
アクセスすることはない。次に１は４に必要な情報を書
き込んだ後。
３を制御し７と９を切り放す。もしこの間、２が１に情
報を伝達する必要があれば、２は５を制御し２のバス８
を１０を介して６に接続すると同時に１のバス７と１０
の接続を切り放す６次に２は６に必要な情報を書き込ん
だ後、５を制御して８と１０を切り放す。上記方法は各
ＣＰＵが情報を読み出す場合も同様な手順にて行う。
報を伝達する必要があれば、２は５を制御し２のバス８
を１０を介して６に接続すると同時に１のバス７と１０
の接続を切り放す６次に２は６に必要な情報を書き込ん
だ後、５を制御して８と１０を切り放す。上記方法は各
ＣＰＵが情報を読み出す場合も同様な手順にて行う。
従って、１および２とも情報の送り出しおよび受けを待
ち時間なしに同時に行うことが可能である。
ち時間なしに同時に行うことが可能である。
以上説明したように本発明によれば、ＣＰＵ間の情報伝
達を待ち時間なしに行うことが可能となりシステム全体
の処理効率を向上することができる。また、バッファ用
メモリおよびメモリ切換え回路を増設することにより、
ＣＰＵがマルチタスク処理を行うようなシステムにおい
ても使用するバッファ用メモリを各タスク毎に区別する
ことにより各タスク間での情報を明確に区別することな
ども可能である。
達を待ち時間なしに行うことが可能となりシステム全体
の処理効率を向上することができる。また、バッファ用
メモリおよびメモリ切換え回路を増設することにより、
ＣＰＵがマルチタスク処理を行うようなシステムにおい
ても使用するバッファ用メモリを各タスク毎に区別する
ことにより各タスク間での情報を明確に区別することな
ども可能である。
図は、同一回路内にＣＰＵ２個、バッファ用メモリ２個
を使用した場合の本発明の一実施例のブロック図である
。 １・・ＣＰＵ （１） 、 ２・・・ＣＰＵ （２）
、 ３・・メモリ切換え回路（１）、４・・・バッファ
用メモリ（１）、５・・・メモリ切換え回路（２）、６
・・・バッファ用メモリ（２）、７・・・１のシステム
バス、８・・・２のシステムバス。
を使用した場合の本発明の一実施例のブロック図である
。 １・・ＣＰＵ （１） 、 ２・・・ＣＰＵ （２）
、 ３・・メモリ切換え回路（１）、４・・・バッファ
用メモリ（１）、５・・・メモリ切換え回路（２）、６
・・・バッファ用メモリ（２）、７・・・１のシステム
バス、８・・・２のシステムバス。
Claims (1)
- １、同一回路内に２個以上のＣＰＵ（中央演算処理装置
）を使用するコンピュータ装置において、あるＣＰＵか
ら他のＣＰＵへ情報を伝達する手段としてメモリ領域の
一部を各ＣＰＵの共通メモリとして切換えることにより
、このメモリ領域を情報交換用バッファメモリとして使
用するシステムにて、切換可能なメモリを複数設けるこ
とにより、複数のＣＰＵ間の情報伝達を同時に行うこと
を可能とする手段を設けたことを特徴とするデータ転送
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9343088A JPH01265354A (ja) | 1988-04-18 | 1988-04-18 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9343088A JPH01265354A (ja) | 1988-04-18 | 1988-04-18 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01265354A true JPH01265354A (ja) | 1989-10-23 |
Family
ID=14082092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9343088A Pending JPH01265354A (ja) | 1988-04-18 | 1988-04-18 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01265354A (ja) |
-
1988
- 1988-04-18 JP JP9343088A patent/JPH01265354A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63255759A (ja) | 制御システム | |
| EP0097028A2 (en) | Multiple-microcomputer communications system | |
| JPS63255760A (ja) | 制御システム | |
| JPH01265354A (ja) | データ転送方式 | |
| EP0169909B1 (en) | Auxiliary memory device | |
| JPS6121542A (ja) | デ−タ転送装置 | |
| JPH03131951A (ja) | データ転送方式 | |
| JPS63104155A (ja) | 電子計算機 | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| US20020125501A1 (en) | Integrated circuit | |
| JPH0535693A (ja) | データ転送装置 | |
| JPS6217879Y2 (ja) | ||
| JPH02211571A (ja) | 情報処理装置 | |
| JPH08147236A (ja) | 転送制御装置 | |
| JPS60147864A (ja) | マイクロコンピユ−タ装置 | |
| JPS63146148A (ja) | バス方式 | |
| JPH064470A (ja) | データ転送システム | |
| JPS62154056A (ja) | デ−タ通信用インタ−フエイス | |
| JPH0561839A (ja) | データ転送装置 | |
| JPH04357548A (ja) | マルチプロセッサ | |
| JPH01145753A (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPS60246465A (ja) | Ｄｍａ制御方式 | |
| JPS63259746A (ja) | バンクメモリ間のデ−タ転送方式 | |
| JPH04205452A (ja) | Ｄｍａコントローラ | |
| JPH01134654A (ja) | 情報転送方式 |