JPH01266787A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH01266787A JPH01266787A JP9525388A JP9525388A JPH01266787A JP H01266787 A JPH01266787 A JP H01266787A JP 9525388 A JP9525388 A JP 9525388A JP 9525388 A JP9525388 A JP 9525388A JP H01266787 A JPH01266787 A JP H01266787A
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- foil layer
- conductor
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000010276 construction Methods 0.000 title 1
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 69
- 239000011888 foil Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 239000011889 copper foil Substances 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 238000005549 size reduction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は同一基板上に大電流及び小電流用の導体が形成
された混成集積回路の導体構造及びその導体製造方法に
関する。
された混成集積回路の導体構造及びその導体製造方法に
関する。
（ロ）従来の技術
通常混成集積回路は基板上に所定の導体が形成され、そ
の導体上に複数の半導体素子が固着されてなっている。
の導体上に複数の半導体素子が固着されてなっている。
また金属基板からなる混成集積回路において、同一基板
上に銅箔を用いて電流容量の大きい導体パターンと電流
容量の小きい導体パターンとを形成する場合は通常第５
図に示す如く、導体（１１）の幅の太で電流容量の大小
が区別されている（このときの銅箔の膜厚は一定である
）。
上に銅箔を用いて電流容量の大きい導体パターンと電流
容量の小きい導体パターンとを形成する場合は通常第５
図に示す如く、導体（１１）の幅の太で電流容量の大小
が区別されている（このときの銅箔の膜厚は一定である
）。
（ハ）発明が解決しようとする課題
同一基板上に電流容量の大きい導体と電流容量の小さい
導体ブロックが必要の場合、電流容量大の導体を形成す
る時は、第５図に示す如く、銅箔幅を広くする方法しか
なく、基板の実装面積が小さくなると共に混成集積回路
の小型化という点で問題がある。
導体ブロックが必要の場合、電流容量大の導体を形成す
る時は、第５図に示す如く、銅箔幅を広くする方法しか
なく、基板の実装面積が小さくなると共に混成集積回路
の小型化という点で問題がある。
また、電流容量の大きい導体を銅箔厚さを犬にしてパタ
ーン面積を小さくしようとすると銅箔厚さが一定である
ので、電流容量の小きい導体ブロックでファインパター
ンを形成することが困難となり、やはり基板の実装面積
が小さくなるという点で問題がある。
ーン面積を小さくしようとすると銅箔厚さが一定である
ので、電流容量の小きい導体ブロックでファインパター
ンを形成することが困難となり、やはり基板の実装面積
が小さくなるという点で問題がある。
（ニ）課題を解決するための手段
本発明は上述した問題点に鑑みて為されたものであり、
混成集積回路基板と、前記基板上に接着された第１の金
属箔層と、前記第１の金属箔層上の所望領域に固着され
た第２の金属箔層とを有し、前記第１の金属箔層より形
成された導体を小電流用、第２の金属箔層より形成され
た導体を大電流用に用いて解決する。
混成集積回路基板と、前記基板上に接着された第１の金
属箔層と、前記第１の金属箔層上の所望領域に固着され
た第２の金属箔層とを有し、前記第１の金属箔層より形
成された導体を小電流用、第２の金属箔層より形成され
た導体を大電流用に用いて解決する。
（ホ）作用
この様に本発明に依れば、大電流、小電流用に導体の膜
厚を夫々異ならせ、即ち、大電流用の膜厚を厚く、小１
流用の膜厚を薄く形成することにより、大小電流用の導
体幅の差がなくなると共に大小電流用の導体幅の差を著
しく小さくし高密度導体パターンを形成することができ
、従来と同様に大電流用の導体に大電流を流すことがで
きる。
厚を夫々異ならせ、即ち、大電流用の膜厚を厚く、小１
流用の膜厚を薄く形成することにより、大小電流用の導
体幅の差がなくなると共に大小電流用の導体幅の差を著
しく小さくし高密度導体パターンを形成することができ
、従来と同様に大電流用の導体に大電流を流すことがで
きる。
（へ）実施例
以下に図面に示した実施例に基づいて本発明の詳細な説
明する。
明する。
第１図りは本発明の混成集積回路の導体構造を示す要部
拡大斜視図であり、（１）は基板、（６）（５）は大小
電流用の導体、（２）は基板（１）と第１の金属箔層り
３）とを接着する絶縁樹脂層である。
拡大斜視図であり、（１）は基板、（６）（５）は大小
電流用の導体、（２）は基板（１）と第１の金属箔層り
３）とを接着する絶縁樹脂層である。
次に本発明の混成集積回路の導体の製造方法を説明する
。
。
先ず第１図Ａに示す如く、混成集積回路基板り１）を準
備する。混成集積回路基板（１）としては金属、セラミ
ックス、ガラエボ等の基板があるが銅箔の発熱を容易に
放熱することができる金属のアルミニウム基板を用いる
ものとする。そのアルミニウム基板（１）の表面は周知
技術である陽極酸化によって絶縁処理をする。その混成
集積回路基板り１）の−主面に所望厚の第１の金属箔層
（３）を貼着する。第１の金属箔層（３）は絶縁樹脂層
（２）との接着性を向上させるために銅箔を用いエポキ
シ樹脂等の絶縁樹脂層（２）を介して基板（１）に貼着
される。このとき第１の金属箔層（３）の膜厚は小電流
用の導体の膜厚となる様に設定しておく。
備する。混成集積回路基板（１）としては金属、セラミ
ックス、ガラエボ等の基板があるが銅箔の発熱を容易に
放熱することができる金属のアルミニウム基板を用いる
ものとする。そのアルミニウム基板（１）の表面は周知
技術である陽極酸化によって絶縁処理をする。その混成
集積回路基板り１）の−主面に所望厚の第１の金属箔層
（３）を貼着する。第１の金属箔層（３）は絶縁樹脂層
（２）との接着性を向上させるために銅箔を用いエポキ
シ樹脂等の絶縁樹脂層（２）を介して基板（１）に貼着
される。このとき第１の金属箔層（３）の膜厚は小電流
用の導体の膜厚となる様に設定しておく。
次に第１図Ｂに示す如く、第１の金属箔層（３）上の所
定領域に第２の金属箔層を形成する。第２の金属箔層（
４）は大電流用の導体が形成きれる領域である。即ち、
大電流用導体が形成される以外の領域にメッキ用のレジ
ストを塗布しく斜線部分）、第１の金属箔層（３）の露
出部分に銅あるいはニッケル等のメッキを行い大電流用
導体の膜厚（１）となるまで第１の金属箔層（３）上に
膜厚分だけ積層させる。ここでメッキは電解あるいは無
電解メッキのどちらでもよい。第１の金属箔層（３）上
の所定領域に第２の金属箔層（４）を形成した後、第１
の金属箔層（３）上に残されたメッキ用のレジストを除
去する。
定領域に第２の金属箔層を形成する。第２の金属箔層（
４）は大電流用の導体が形成きれる領域である。即ち、
大電流用導体が形成される以外の領域にメッキ用のレジ
ストを塗布しく斜線部分）、第１の金属箔層（３）の露
出部分に銅あるいはニッケル等のメッキを行い大電流用
導体の膜厚（１）となるまで第１の金属箔層（３）上に
膜厚分だけ積層させる。ここでメッキは電解あるいは無
電解メッキのどちらでもよい。第１の金属箔層（３）上
の所定領域に第２の金属箔層（４）を形成した後、第１
の金属箔層（３）上に残されたメッキ用のレジストを除
去する。
次に第１図Ｃに示す如く、第１及び第２の金属箔層（３
）（４）上にエツチング用の感光性レジストをスプレ一
方式、デイツプ及びロールコータ方式等を用いて塗布す
る。ホトレジストを塗布した後、小電流用導体が形成さ
れる第１の金属箔層（３）上に小電流用導体パターン（
５°）及び大電流用導体が形成される第２の金属箔層（
４）上に大電流用導体パターン（６′）となる様にホト
レジストを露光・現像しく斜線部分）、露出した第１及
び第２の金属箔層（３）（４）をエツチング除去して第
１図りに示す如く、小電流用の導体（５）と大電流用の
導体（６）を形成する。
）（４）上にエツチング用の感光性レジストをスプレ一
方式、デイツプ及びロールコータ方式等を用いて塗布す
る。ホトレジストを塗布した後、小電流用導体が形成さ
れる第１の金属箔層（３）上に小電流用導体パターン（
５°）及び大電流用導体が形成される第２の金属箔層（
４）上に大電流用導体パターン（６′）となる様にホト
レジストを露光・現像しく斜線部分）、露出した第１及
び第２の金属箔層（３）（４）をエツチング除去して第
１図りに示す如く、小電流用の導体（５）と大電流用の
導体（６）を形成する。
他の実施例として第２図Ａに示す如く、第１の金属箔層
（３）をあらかじめ小電流用導体（５）と大電流用のブ
ロック（７）とにエツチング形成した後、大電流ブロッ
ク（７）以外の領域にレジストを塗布した後（斜線部分
）、第２図Ｂに示す如く、大電流用ブロック（７）上に
上述したメッキによって所定の膜厚分だけメッキした後
、ブロック（７）上に大電流用の導体パターンクロ′）
を形成して（点線斜線部分）、ブロック（７）をエツチ
ングすれば第１図りに示す様な大小電流用の導体（５）
（６）を形成することができる。
（３）をあらかじめ小電流用導体（５）と大電流用のブ
ロック（７）とにエツチング形成した後、大電流ブロッ
ク（７）以外の領域にレジストを塗布した後（斜線部分
）、第２図Ｂに示す如く、大電流用ブロック（７）上に
上述したメッキによって所定の膜厚分だけメッキした後
、ブロック（７）上に大電流用の導体パターンクロ′）
を形成して（点線斜線部分）、ブロック（７）をエツチ
ングすれば第１図りに示す様な大小電流用の導体（５）
（６）を形成することができる。
上述した製造方法は夫々の導体（６）（７）の膜厚差が
あまりない場合において有効であるが、大小１流用導々
の導体（６）（７）の膜厚差が著しく異なる場合にはあ
まり適応しない。
あまりない場合において有効であるが、大小１流用導々
の導体（６）（７）の膜厚差が著しく異なる場合にはあ
まり適応しない。
以下に膜厚差が著しく異なる場合の製造方法を説明する
。基板上に銅箔を貼着するまでは上述と同様であり説明
は省略する。
。基板上に銅箔を貼着するまでは上述と同様であり説明
は省略する。
第３図Ａに示す如く、基板（１）上には絶縁樹脂層（２
）を介して所望の膜厚の第１の金属箔層（３）を貼着す
る。この第１の金属箔層（３）は上述の如く、銅箔であ
り、膜厚は小電流用導体の膜厚に設定しておく、感光性
レジストを第１の金属箔層（３）全面に塗布し、大電流
用導体パタニン（６′）形状に露光・現像して大電流用
導体領域となる以外の領域にレジストを残す（斜線部分
）。
）を介して所望の膜厚の第１の金属箔層（３）を貼着す
る。この第１の金属箔層（３）は上述の如く、銅箔であ
り、膜厚は小電流用導体の膜厚に設定しておく、感光性
レジストを第１の金属箔層（３）全面に塗布し、大電流
用導体パタニン（６′）形状に露光・現像して大電流用
導体領域となる以外の領域にレジストを残す（斜線部分
）。
次に第３図Ｂに示す如く、大電流用導体領域に銅あるい
はニッケルの電解（非電解）メッキを施し、大電流用の
導体膜厚になるまで積層し、導体パターン形状の第２の
金属箔層（４）を形成する。
はニッケルの電解（非電解）メッキを施し、大電流用の
導体膜厚になるまで積層し、導体パターン形状の第２の
金属箔層（４）を形成する。
第２の金属箔Ｍ（４）形成後、レジストを剥離する。次
に第３図Ｃに示す如く、再度第１及び第２の金属箔層（
３）（４）上にエツチング用のホトレジストを塗布し、
第１の金属箔層（３）上に小電流用導体のパターン（５
′）及び第２の金属箔層（４）のパターン形状に露光・
現像し、小電流導体と大電流導体となる領域上のみにレ
ジストを残したのも（斜線部分）、第１の金属箔層（３
）をエツチング除去すれば第３図りに示す如く、電流容
量の差が著しく異なる場合においても大小電流用の導体
（６）（５）を形成することができる。
に第３図Ｃに示す如く、再度第１及び第２の金属箔層（
３）（４）上にエツチング用のホトレジストを塗布し、
第１の金属箔層（３）上に小電流用導体のパターン（５
′）及び第２の金属箔層（４）のパターン形状に露光・
現像し、小電流導体と大電流導体となる領域上のみにレ
ジストを残したのも（斜線部分）、第１の金属箔層（３
）をエツチング除去すれば第３図りに示す如く、電流容
量の差が著しく異なる場合においても大小電流用の導体
（６）（５）を形成することができる。
他の実施例として第４図Ａ及び第４図Ｂに示す如く、基
板（１）上に第１の金属箔層（３）を貼着し、大小１流
用導体パターン（６’ ＞（５’ ）を形成して第１の
金属箔層（３）で夫々の導体（５）（６）をあらかじめ
形成しておき、第４図Ｃに示す如く、大電流用導体（６
）以外の領域にレジストを塗布して（斜線部分）、メッ
キすれば導体（６）上に金属が積層すれ、第３図りに示
す如く、膜厚差の異なる大小電流用の導体（６）（５）
を形成することができる。
板（１）上に第１の金属箔層（３）を貼着し、大小１流
用導体パターン（６’ ＞（５’ ）を形成して第１の
金属箔層（３）で夫々の導体（５）（６）をあらかじめ
形成しておき、第４図Ｃに示す如く、大電流用導体（６
）以外の領域にレジストを塗布して（斜線部分）、メッ
キすれば導体（６）上に金属が積層すれ、第３図りに示
す如く、膜厚差の異なる大小電流用の導体（６）（５）
を形成することができる。
断る本発明に依れば、同一基板上に選択して電流容量の
異なる導体を形成することができるので、基板の大きさ
を変更せずにより大きさの異なった電流容量の導体を形
成することができる。
異なる導体を形成することができるので、基板の大きさ
を変更せずにより大きさの異なった電流容量の導体を形
成することができる。
（ト）発明の効果
以上に詳述した如く、本発明に依れば、同一基板上に膜
厚の異なる導体即ち、電流容量の異なる導体を形成する
ことができるため、従来と同一基板で電流容量の大きい
導体形成することができ、混成集積回路の小型化を容易
にすることができる。
厚の異なる導体即ち、電流容量の異なる導体を形成する
ことができるため、従来と同一基板で電流容量の大きい
導体形成することができ、混成集積回路の小型化を容易
にすることができる。
また本発明では従来の製造工程をそのまま用いて製造す
ることができる利点を有する。
ることができる利点を有する。
第１図Ａ乃至第１図りは本発明の混成集積回路の導体製
造方法を示す斜視図、第２図Ａ及び第２図Ｂ、第３図Ａ
乃至第３図Ｄ、第４図Ａ乃至第４図Ｃは他の製造方法を
示す斜視図、第５図は従来例を示す斜視図である。 （１）・・・基板、 り２）・・・絶縁樹脂層、 （３
）・・・第１の金属箔層、 （４）・・・第２の金属箔
層、 （５）（６ン・・・導体。
造方法を示す斜視図、第２図Ａ及び第２図Ｂ、第３図Ａ
乃至第３図Ｄ、第４図Ａ乃至第４図Ｃは他の製造方法を
示す斜視図、第５図は従来例を示す斜視図である。 （１）・・・基板、 り２）・・・絶縁樹脂層、 （３
）・・・第１の金属箔層、 （４）・・・第２の金属箔
層、 （５）（６ン・・・導体。
Claims (9)
- （１）混成集積回路基板と、前記基板上に接着された第
１の金属箔層と、前記第１の金属箔層上の所望領域に固
着された第２の金属箔層とを有し、前記第１の金属箔層
より形成された導体を小電流用、第２の金属箔層より形
成された導体を大電流用に用いたことを特徴とする混成
集積回路の導体構造。 - （２）前記第２の金属箔層はメッキによって積層された
ことを特徴とする請求項１記載の混成集積回路の導体構
造。 - （３）前記大電流用及び小電流用夫々の導体を前記基板
の所望領域で区画させることを特徴とする請求項１記載
の混成集積回路の導体構造。 - （４）混成集積回路基板上に所望膜厚の第１の金属箔層
を接着し、前記第１の金属箔層上の所定領域に所望の膜
厚を有した第２の金属箔層を積層させた後、前記第１及
び第２の金属箔層を蝕刻して膜厚の異なる導体を形成す
ることを特徴とする混成集積回路の導体製造方法。 - （５）混成集積回路基板上に所望膜厚の第１の金属箔層
を接着し、前記第１の金属箔層上に導体パターン形状の
第２の金属箔層を積層し、前記第１の金属箔層のみを蝕
刻して膜厚の異なる導体を形成することを特徴とする混
成集積回路の導体製造方法。 - （６）前記導体パターン形状を有した第２の金属箔層の
膜厚を異ならせて形成したことを特徴とする請求項５記
載の混成集積回路の導体製造方法。 - （７）前記第１の金属箔層に銅箔を用い、前記基板上に
接着性を有する絶縁樹脂層を介して貼着することを特徴
とする請求項１，４及び５記載の混成集積回路の導体構
造及びその導体製造方法。 - （８）前記第２の金属箔層は銅メッキあるいはニッケル
メッキによって行うことを特徴とする請求項４及び５記
載の混成集積回路の導体製造方法。 - （９）前記基板は絶縁処理された金属基板を用いること
を特徴とする請求項１，４及び５記載の混成集積回路の
導体構造及びその導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095253A JP2664409B2 (ja) | 1988-04-18 | 1988-04-18 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095253A JP2664409B2 (ja) | 1988-04-18 | 1988-04-18 | 混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01266787A true JPH01266787A (ja) | 1989-10-24 |
| JP2664409B2 JP2664409B2 (ja) | 1997-10-15 |
Family
ID=14132594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63095253A Expired - Lifetime JP2664409B2 (ja) | 1988-04-18 | 1988-04-18 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664409B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013229603A (ja) * | 2012-04-25 | 2013-11-07 | Semikron Elektronik Gmbh & Co Kg | 基板と、少なくとも１つのパワー半導体コンポーネント用の基板を製造するための方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55159572U (ja) * | 1979-05-04 | 1980-11-15 | ||
| JPS58110090A (ja) * | 1981-12-24 | 1983-06-30 | 富士通株式会社 | 平面回路の導体パタ−ン |
| JPS58138363U (ja) * | 1982-03-11 | 1983-09-17 | オリジン電気株式会社 | 電力用印刷配線板 |
| JPS60182188A (ja) * | 1984-02-29 | 1985-09-17 | 矢崎総業株式会社 | 回路板及びその製造方法 |
| JPS60257191A (ja) * | 1984-06-02 | 1985-12-18 | 株式会社日立製作所 | プリント配線板 |
| JPS622591A (ja) * | 1985-06-28 | 1987-01-08 | 電気化学工業株式会社 | 金属ベ−ス混成集積回路基板の製法 |
| JPH01253293A (ja) * | 1988-03-31 | 1989-10-09 | Yamaha Motor Co Ltd | プリント配線基板及びその製造方法 |
-
1988
- 1988-04-18 JP JP63095253A patent/JP2664409B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55159572U (ja) * | 1979-05-04 | 1980-11-15 | ||
| JPS58110090A (ja) * | 1981-12-24 | 1983-06-30 | 富士通株式会社 | 平面回路の導体パタ−ン |
| JPS58138363U (ja) * | 1982-03-11 | 1983-09-17 | オリジン電気株式会社 | 電力用印刷配線板 |
| JPS60182188A (ja) * | 1984-02-29 | 1985-09-17 | 矢崎総業株式会社 | 回路板及びその製造方法 |
| JPS60257191A (ja) * | 1984-06-02 | 1985-12-18 | 株式会社日立製作所 | プリント配線板 |
| JPS622591A (ja) * | 1985-06-28 | 1987-01-08 | 電気化学工業株式会社 | 金属ベ−ス混成集積回路基板の製法 |
| JPH01253293A (ja) * | 1988-03-31 | 1989-10-09 | Yamaha Motor Co Ltd | プリント配線基板及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013229603A (ja) * | 2012-04-25 | 2013-11-07 | Semikron Elektronik Gmbh & Co Kg | 基板と、少なくとも１つのパワー半導体コンポーネント用の基板を製造するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2664409B2 (ja) | 1997-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450381B1 (en) | Multilayer interconnection structure | |
| JPH06112630A (ja) | 回路配線パタ−ンの形成法 | |
| JP2664408B2 (ja) | 混成集積回路の製造方法 | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| EP0147566B1 (en) | Method of forming contacts for flexible module carriers | |
| JPH01266787A (ja) | 混成集積回路の製造方法 | |
| JPS6155797B2 (ja) | ||
| JP2705253B2 (ja) | 導体パターン形成方法と磁気ヘッドの製造方法 | |
| JPH06268355A (ja) | プリント配線板およびその製造方法 | |
| JP3425807B2 (ja) | 多層配線基板の製造方法 | |
| JPH06177277A (ja) | 半導体装置の製造方法 | |
| JPH05504233A (ja) | プリント回路板及びその製法 | |
| JPS62123935A (ja) | プリントコイルの製造方法 | |
| JP2750809B2 (ja) | 厚膜配線基板の製造方法 | |
| JPS6141303B2 (ja) | ||
| JPS6167989A (ja) | 多層配線基板の製造方法 | |
| JPS62291089A (ja) | 回路基板の製造方法 | |
| JPS60167306A (ja) | プリントコイルの製造法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JPH0438157B2 (ja) | ||
| JPS60167307A (ja) | プリントコイルの製造方法 | |
| JP2001352169A (ja) | 多層プリント基板及びその製造方法 | |
| JPH01128493A (ja) | 多層配線基板の製造方法 | |
| JPH03270055A (ja) | 半導体パッケージ用絶縁基板上への導体配線形成方法及び導体配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |