JPH01321666A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH01321666A JPH01321666A JP63155854A JP15585488A JPH01321666A JP H01321666 A JPH01321666 A JP H01321666A JP 63155854 A JP63155854 A JP 63155854A JP 15585488 A JP15585488 A JP 15585488A JP H01321666 A JPH01321666 A JP H01321666A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead frame
- pad piece
- semiconductor element
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置を組立てる際に使用されるリードフ
レームに関するものである。
レームに関するものである。
一般に従来のリードフレームは第３図ないし第５図に示
すように構成されている。
すように構成されている。
第３図は従来のリードフレームに半導体素子が接合され
た状態を示す平面図、第４図は第３図中ＩＶ−ＩＶ線断
面図、第５図は第３図中Ｖ−Ｖ線断面図である。これら
の図において１はリードフレームで、このリードフレー
ム１は板材を抜き加工することによって形成され、半導
体素子２が接合されるダイパッド部１ａ と、このダイ
パッド部１ａを囲むように配置されたインナーリード部
１ｂとが一体的に形成されている。また、前記ダイパッ
ド部１ａは、半導体素子２の上面とインナーリード部１
ｂとの高さの違いを減少させるためにインナーリード部
１ｂより下方に突出するよう曲げ加工が施されている。
た状態を示す平面図、第４図は第３図中ＩＶ−ＩＶ線断
面図、第５図は第３図中Ｖ−Ｖ線断面図である。これら
の図において１はリードフレームで、このリードフレー
ム１は板材を抜き加工することによって形成され、半導
体素子２が接合されるダイパッド部１ａ と、このダイ
パッド部１ａを囲むように配置されたインナーリード部
１ｂとが一体的に形成されている。また、前記ダイパッ
ド部１ａは、半導体素子２の上面とインナーリード部１
ｂとの高さの違いを減少させるためにインナーリード部
１ｂより下方に突出するよう曲げ加工が施されている。
３は半導体素子２の回路接続部２ａと前記インナーリー
ド部１ｂとを接続するだめのワイヤである。すなわち、
従来のリードフレームは板材を抜き加工した後、第４図
に示すようにダイパッド部１ａに曲げ加工を施すととＫ
よって形成される。そして、このダイパッド部１ａに半
導体素子２を接合させ、半導体素子２の回路接続部２ａ
とインナーリード部１ｂとをワイヤ３によって接続させ
ることによってボンディング工程が終了し、しかる後、
後工程へ搬送され半導体装置が組立てられることになる
。
ド部１ｂとを接続するだめのワイヤである。すなわち、
従来のリードフレームは板材を抜き加工した後、第４図
に示すようにダイパッド部１ａに曲げ加工を施すととＫ
よって形成される。そして、このダイパッド部１ａに半
導体素子２を接合させ、半導体素子２の回路接続部２ａ
とインナーリード部１ｂとをワイヤ３によって接続させ
ることによってボンディング工程が終了し、しかる後、
後工程へ搬送され半導体装置が組立てられることになる
。
しかるに、従来のリードフレームにおいては一枚の板材
から形成されているため、ダイパッド１ａを半導体素子
２の特性に応じて熱伝導度の高い材料や半導体素子２の
線膨張係数との差の小さい材料によって形成することが
できず、また、その大きさもインナーリード部１ｂで囲
まれた範囲よりも大きく形成することができないのでダ
イパッド１ａによる放熱効果を向上させることができな
かった。このため、従来のリードフレームによって組立
てられた半導体装置においては、半導体素子２の性能が
充分に引き出されていなかったり、熱応力によって全体
が反ってしまったりする場合があった。
から形成されているため、ダイパッド１ａを半導体素子
２の特性に応じて熱伝導度の高い材料や半導体素子２の
線膨張係数との差の小さい材料によって形成することが
できず、また、その大きさもインナーリード部１ｂで囲
まれた範囲よりも大きく形成することができないのでダ
イパッド１ａによる放熱効果を向上させることができな
かった。このため、従来のリードフレームによって組立
てられた半導体装置においては、半導体素子２の性能が
充分に引き出されていなかったり、熱応力によって全体
が反ってしまったりする場合があった。
また、ワイヤボンディングが容易に行なわれるように、
ダイパッド部１ａを曲げ加工して半導体素子２の上面と
インナーリード部１ｂとの高さの違いを減少させている
ため、厚み寸法の異なる半導体素子を使用する際にはダ
イパッド部１ａの突出寸法を変えなければならず、ダイ
パッド部成形用の金型が多く必要になり不経済であった
。
ダイパッド部１ａを曲げ加工して半導体素子２の上面と
インナーリード部１ｂとの高さの違いを減少させている
ため、厚み寸法の異なる半導体素子を使用する際にはダ
イパッド部１ａの突出寸法を変えなければならず、ダイ
パッド部成形用の金型が多く必要になり不経済であった
。
本発明に係るリードフレームは、ダイパッド片をリード
フレーム本体と別体に形成し、このダイパッド片の半導
体素子搭載面とリードフレーム本体のインナーリードの
裏面とを対向させてダイパッド片とインナーリードとを
絶縁材を介して接合したものである。
フレーム本体と別体に形成し、このダイパッド片の半導
体素子搭載面とリードフレーム本体のインナーリードの
裏面とを対向させてダイパッド片とインナーリードとを
絶縁材を介して接合したものである。
ダイパッド片の材質を半導体素子の特性に応じて選択す
ることができ、所望の寸法に形成することができる。ま
た、曲げ加工を施すことなくリードフレームが形成され
る。
ることができ、所望の寸法に形成することができる。ま
た、曲げ加工を施すことなくリードフレームが形成され
る。
以下、その構成等を図に示す実施例により詳細に説明す
る。
る。
第１図は本発明のリードフレームに半導体素子が接合さ
れた状態を示す平面図、第２図は第１図中■−■線断面
図である。これらの図において第３図ないし第５図で説
明したものと同一もしくは同等部材については同一符号
を付し、ここにおいて詳細な説明は省略する。これらの
図において、１１はダイパッド片で、このダイパッド片
１１はインナーリード部１ｂとは別体に形成されている
。
れた状態を示す平面図、第２図は第１図中■−■線断面
図である。これらの図において第３図ないし第５図で説
明したものと同一もしくは同等部材については同一符号
を付し、ここにおいて詳細な説明は省略する。これらの
図において、１１はダイパッド片で、このダイパッド片
１１はインナーリード部１ｂとは別体に形成されている
。
また、このダイパッド片１１はリードフレーム１のイン
ナーリード部１ｂ、１ｂ・・・・を囲む範囲より大きい
面積をもって形成され、リードフレーム１の下側にこの
ダイパッド片１１の半導体素子搭載面１１ａとインナー
リード部１ｂの下面とを対向させて後述する絶縁物１２
を介して接着されている。
ナーリード部１ｂ、１ｂ・・・・を囲む範囲より大きい
面積をもって形成され、リードフレーム１の下側にこの
ダイパッド片１１の半導体素子搭載面１１ａとインナー
リード部１ｂの下面とを対向させて後述する絶縁物１２
を介して接着されている。
１２は前記ダイパッド片１１をリードフレーム１に接着
させるための絶縁物で、絶縁物１２は、その上面がイン
ナーリード部１ｂ、１ｂ ・・・・のそれぞれに接着
されるよう平面視略口形に形成され、インナーリード部
１ｂとワイヤ３とのボンディング部に対応するようイン
ナーリード部１ｂの下面に接着されており、前記ダイパ
ッド片１１がこの絶縁物１２の下面に接着されている。
させるための絶縁物で、絶縁物１２は、その上面がイン
ナーリード部１ｂ、１ｂ ・・・・のそれぞれに接着
されるよう平面視略口形に形成され、インナーリード部
１ｂとワイヤ３とのボンディング部に対応するようイン
ナーリード部１ｂの下面に接着されており、前記ダイパ
ッド片１１がこの絶縁物１２の下面に接着されている。
すなわち、このリードフレーム１は、ダイパッド片１１
が絶縁物１３を介して接合された状態でダイボンド装置
（図示せず）やワイヤボンド装置（図示せず）等に峯送
され、半導体素子２が接合されワイヤボンディングされ
ることになる。
が絶縁物１３を介して接合された状態でダイボンド装置
（図示せず）やワイヤボンド装置（図示せず）等に峯送
され、半導体素子２が接合されワイヤボンディングされ
ることになる。
したがって、ダイパッド片１１は、半導体素子２０寸法
が大きい場合には膨張係数が半導体素子２のそれと略等
しい材質のものを選択でき、半導体素子２の消費電力が
大きい場合は、熱伝導度の高い拐質のものを選択するこ
とができ、また、半導体素子搭載面１１ａの寸法もイン
ナーリード部１ｂの形状２寸法に影響されることなく、
熱伝導度を向上させ放熱効果が増大されるよう充分に大
きく形成することができる。さらにまた、絶縁物１２の
厚み寸法を変えることによって、ダイパッド片１１の半
導体素子搭載面１１ａの高さを調節できるから、リード
フレーム１の曲げ加工を必要とせずに厚み寸法の異なる
半導体素子の使用に対応することができる。
が大きい場合には膨張係数が半導体素子２のそれと略等
しい材質のものを選択でき、半導体素子２の消費電力が
大きい場合は、熱伝導度の高い拐質のものを選択するこ
とができ、また、半導体素子搭載面１１ａの寸法もイン
ナーリード部１ｂの形状２寸法に影響されることなく、
熱伝導度を向上させ放熱効果が増大されるよう充分に大
きく形成することができる。さらにまた、絶縁物１２の
厚み寸法を変えることによって、ダイパッド片１１の半
導体素子搭載面１１ａの高さを調節できるから、リード
フレーム１の曲げ加工を必要とせずに厚み寸法の異なる
半導体素子の使用に対応することができる。
なお、リードフレーム１をワイヤ３が接合されやすい拐
質のものによって形成すれば、より一層信頼性の高い半
導体装置が得られるということに言うまでもない。
質のものによって形成すれば、より一層信頼性の高い半
導体装置が得られるということに言うまでもない。
以上説明したように本発明によれば、ダイパッド片をリ
ードフレーム本体と別体に形成し、このダイパッド片の
半導体素子搭載面とリードフレーム本体のインナーリー
ドの裏面とを対向させてダイバンド片とインナーリード
とを絶縁材を介して接合したため、ダイパッド片の材質
を半導体素子の特性に応じて選択することができ、所望
の寸法に形成することができる。したがって、本発明の
リードフレームによって半導体装置を組立てると、熱抵
抗が減少されしかも反りが生じにくくなるから、高性能
で信頼性の高い半導体装置を得ることができる。また、
厚み寸法の異なる半導体素子を使用するにあたり、絶縁
材の厚み寸法を変えることによって対応することができ
るため曲げ加工が不要になるから、コストを低く抑える
ことができるという効果もある。
ードフレーム本体と別体に形成し、このダイパッド片の
半導体素子搭載面とリードフレーム本体のインナーリー
ドの裏面とを対向させてダイバンド片とインナーリード
とを絶縁材を介して接合したため、ダイパッド片の材質
を半導体素子の特性に応じて選択することができ、所望
の寸法に形成することができる。したがって、本発明の
リードフレームによって半導体装置を組立てると、熱抵
抗が減少されしかも反りが生じにくくなるから、高性能
で信頼性の高い半導体装置を得ることができる。また、
厚み寸法の異なる半導体素子を使用するにあたり、絶縁
材の厚み寸法を変えることによって対応することができ
るため曲げ加工が不要になるから、コストを低く抑える
ことができるという効果もある。
第１図は本発明のリードフレームに半導体素子が接合さ
れた状態を示す平面図、第２図は第１図中■−■線断面
図、第３図は従来のリードフレームに半導体素子が接合
された状態を示す平面図、第４図は第３図中ＩＶ−ＩＶ
線断面図、第５図は第３図中ｖ−ｖ線断面図である。 １・・・・リードフレーム、１ｂ・・・・インナーリー
ド部、２・・・・半導体素子、１１・・・・ダイパッド
片、１１ａ・・・・半導体素子搭載面、１２・・・・絶
縁物。
れた状態を示す平面図、第２図は第１図中■−■線断面
図、第３図は従来のリードフレームに半導体素子が接合
された状態を示す平面図、第４図は第３図中ＩＶ−ＩＶ
線断面図、第５図は第３図中ｖ−ｖ線断面図である。 １・・・・リードフレーム、１ｂ・・・・インナーリー
ド部、２・・・・半導体素子、１１・・・・ダイパッド
片、１１ａ・・・・半導体素子搭載面、１２・・・・絶
縁物。
Claims (1)
- ダイパッド片をリードフレーム本体と別体に形成し、
このダイパッド片の半導体素子搭載面とリードフレーム
本体のインナーリードの裏面とを対向させてダイパッド
片とインナーリードとを絶縁材を介して接合したことを
特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155854A JPH01321666A (ja) | 1988-06-22 | 1988-06-22 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155854A JPH01321666A (ja) | 1988-06-22 | 1988-06-22 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01321666A true JPH01321666A (ja) | 1989-12-27 |
Family
ID=15614952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63155854A Pending JPH01321666A (ja) | 1988-06-22 | 1988-06-22 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01321666A (ja) |
-
1988
- 1988-06-22 JP JP63155854A patent/JPH01321666A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5966157A (ja) | 半導体装置及びその製造方法 | |
| JP2000307017A5 (ja) | ||
| JPS60193365A (ja) | リ−ドフレ−ム | |
| JPH01321666A (ja) | リードフレーム | |
| JPH04249353A (ja) | 樹脂封止型半導体装置 | |
| JPS629656A (ja) | リ−ドフレ−ム | |
| JP3250213B2 (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 | |
| JPH0735403Y2 (ja) | リードフレーム | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JPH0332048A (ja) | 半導体装置 | |
| JP3813680B2 (ja) | 半導体装置の製造方法 | |
| JP2795069B2 (ja) | 半導体装置 | |
| JPS5853838A (ja) | 半導体装置 | |
| JPS6125256Y2 (ja) | ||
| JPS5952539B2 (ja) | 半導体装置のトランスフアモ−ルド装置 | |
| JPS5812455Y2 (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS6138193Y2 (ja) | ||
| JP2754675B2 (ja) | 半導体装置用リードフレーム、その製造方法および半導体装置 | |
| JP2592181B2 (ja) | 固体撮像素子のサーディップ型パッケージ | |
| JPS5978537A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6056309B2 (ja) | リ−ドフレ−ムおよびその製造方法 | |
| JPS61194861A (ja) | 樹脂封止型半導体装置 | |
| JPS607750A (ja) | 絶縁型半導体装置 | |
| JPS63248155A (ja) | 半導体装置 | |
| JP2726555B2 (ja) | 樹脂封止型半導体装置 |