JPH02110754A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH02110754A JPH02110754A JP26442688A JP26442688A JPH02110754A JP H02110754 A JPH02110754 A JP H02110754A JP 26442688 A JP26442688 A JP 26442688A JP 26442688 A JP26442688 A JP 26442688A JP H02110754 A JPH02110754 A JP H02110754A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- command word
- channel command
- transfer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 241000951471 Citrus junos Species 0.000 description 1
- 241001442495 Mantophasmatodea Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮血欠ヱ
本発明はデータ転送装置に関し、特にチャネルプログラ
ム内にデータチエインのチャネルコマンド語（ＣＣＷ）
が含まれる場合の先取り制御に関する。
ム内にデータチエインのチャネルコマンド語（ＣＣＷ）
が含まれる場合の先取り制御に関する。
征」１１街
従来、この柚のデータ転送装置においては、チャネル；
ｌマント語がデータチエインを示すとき、−個ないしは
二個のチャネルコマンド語をチャネル装置に与えて転送
を開始し、−個のチャネルコマンド話の転送バイトカウ
ントが尽きたときにのみ、次のチャネルコマンド語の先
取りを行ってそのチャネルコマンド語をチャネル装置に
与えていた。
ｌマント語がデータチエインを示すとき、−個ないしは
二個のチャネルコマンド語をチャネル装置に与えて転送
を開始し、−個のチャネルコマンド話の転送バイトカウ
ントが尽きたときにのみ、次のチャネルコマンド語の先
取りを行ってそのチャネルコマンド語をチャネル装置に
与えていた。
また、チャネル装置に先取りしたチャネルコマンド語が
与えられている限り、データ転送が継続されていた。
与えられている限り、データ転送が継続されていた。
このような従来のデータ転送装置では、チャネルコマン
ド語がデータチエインを示すときに一個のチャネルコマ
ンド語の転送バイトカウントが尽きると、次のチャネル
コマンド語の先取りを行っていたので、チャネルコマン
ド語を先取りしてチャネル装置に与えるまでの時間（制
御時間）がチャネル装置に与えられたチャネルコマンド
語の転送時間よりも長い場合にはデータオーバランが起
り易いという欠点がある。
ド語がデータチエインを示すときに一個のチャネルコマ
ンド語の転送バイトカウントが尽きると、次のチャネル
コマンド語の先取りを行っていたので、チャネルコマン
ド語を先取りしてチャネル装置に与えるまでの時間（制
御時間）がチャネル装置に与えられたチャネルコマンド
語の転送時間よりも長い場合にはデータオーバランが起
り易いという欠点がある。
良班ム貝旬
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、データオーバランの発生確率を低下させ
ることができるデータ転送装置の提供を目的とする。
されたもので、データオーバランの発生確率を低下させ
ることができるデータ転送装置の提供を目的とする。
几匪曵１羞
本発明によるデータ転送装置は、チャネル１１７グラム
内のチャネルコマンド語を先取りしてデータ転送を行う
データ転送装置であって、先取りされたチャネルコマン
ド語の転送バイトカウント値と予め設定された所定値と
を比較する比較手段と、前記比較手段の比較結果におい
て前記転送バイトカウント値が前記所定値より大となる
まで前記チャネルコマンド語を先取りするよう制御する
先取り制御手段とを有することを特徴とする。
内のチャネルコマンド語を先取りしてデータ転送を行う
データ転送装置であって、先取りされたチャネルコマン
ド語の転送バイトカウント値と予め設定された所定値と
を比較する比較手段と、前記比較手段の比較結果におい
て前記転送バイトカウント値が前記所定値より大となる
まで前記チャネルコマンド語を先取りするよう制御する
先取り制御手段とを有することを特徴とする。
火隻画
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、記憶装置１にはチャネルコマンド語（
ＣＣＷ ）を含むチャネルプログラムおよびデータが格
納され、この記憶装置１からチャネル制御装Ｗ２によっ
て先取りされたチャネルコマンド語が、チャネル装置３
−ｉ（ｉ＝１．・・・・・・、ｎ）を介して入出力装置
１４−ｉに転送される。
る。図において、記憶装置１にはチャネルコマンド語（
ＣＣＷ ）を含むチャネルプログラムおよびデータが格
納され、この記憶装置１からチャネル制御装Ｗ２によっ
て先取りされたチャネルコマンド語が、チャネル装置３
−ｉ（ｉ＝１．・・・・・・、ｎ）を介して入出力装置
１４−ｉに転送される。
チャネル制御装置２にはチャネル装置３−ｉに対応して
複数の転送パイ１−カウント保持回路（以下ＢＣ保持回
路とする）、２１−ｉか設けられており、ＢＣ保持回路
２１−１は現在実行中または先取りしたチャネルコマン
ド語の転送バイ１へカウントを保持する転送バイトカウ
ントレジスタ ジスタとする）２１−ｉ−ｊ（ｊ＝１．２ ３ ・
旧・・ｍ）からなる。
複数の転送パイ１−カウント保持回路（以下ＢＣ保持回
路とする）、２１−ｉか設けられており、ＢＣ保持回路
２１−１は現在実行中または先取りしたチャネルコマン
ド語の転送バイ１へカウントを保持する転送バイトカウ
ントレジスタ ジスタとする）２１−ｉ−ｊ（ｊ＝１．２ ３ ・
旧・・ｍ）からなる。
加算回路２２はＢＣ保持回路２１−ｉ内に保持された転
送バイトカウントを加算し、その加算結果を比較器２４
に送出する。
送バイトカウントを加算し、その加算結果を比較器２４
に送出する。
比較器２４は加算回路２２からの加算結果と一定値保持
回路２３に保持された一定値との比較を行い、加算回路
２２の加算結果が一定値保持回路２３に保持された一定
値より小さいか等しい場合に先取り制御回路２５を起動
する。
回路２３に保持された一定値との比較を行い、加算回路
２２の加算結果が一定値保持回路２３に保持された一定
値より小さいか等しい場合に先取り制御回路２５を起動
する。
ここで、一定値保持回路２３にはチャネルコマンド語の
入出力装置４−ｉへの転送時間と、先取り制御を含む転
送制御性能とに応じて、すなわちデータオーバランが生
じないように予め設定された一定値が保持されている。
入出力装置４−ｉへの転送時間と、先取り制御を含む転
送制御性能とに応じて、すなわちデータオーバランが生
じないように予め設定された一定値が保持されている。
先取り制御回路２５は記憶装置１に格納されたチャネル
プログラム内のチャネルコマンド語を先取りし、そのチ
ャネルコマンド語の転送バイトカウントをＢｅレジスタ
２ １−ｉ−ｊに格納するとともに、転送制御回路２６
に転送開始の起動を行う。
プログラム内のチャネルコマンド語を先取りし、そのチ
ャネルコマンド語の転送バイトカウントをＢｅレジスタ
２ １−ｉ−ｊに格納するとともに、転送制御回路２６
に転送開始の起動を行う。
転送制御回路２６は記憶装置１とチャネル装置３−ｉと
の間でのチャネルコマンド語を含むデータの転送を制御
し、データ転送中にもチャネルコマンド語の転送が可能
となっている。
の間でのチャネルコマンド語を含むデータの転送を制御
し、データ転送中にもチャネルコマンド語の転送が可能
となっている。
割込み制御回路２７はチャネル装置３−ｉからの割込み
信号を受付け、この割込み信号の受イ４けにより先取り
制御回路２５を起動する。
信号を受付け、この割込み信号の受イ４けにより先取り
制御回路２５を起動する。
チャネル装置３−ｉは夫々チャネル制御装置２がらチャ
ネルコマンド語が与えられると、転送制御回路２６の制
御の下で記憶装置１と自装置配下の入出力装置４−ｉと
の間でデータ転送を行い、−個のチャネルコマンド語の
転送バイトカウントが尽きる度に割込み制御回路２７に
割込み信号を出力して起動する。データチエイン時には
通常二個以上のチャネルコマンド語がチャネル装置３−
ｉに与えられてデータ転送が開始され、あるいはデータ
転送が継続される。
ネルコマンド語が与えられると、転送制御回路２６の制
御の下で記憶装置１と自装置配下の入出力装置４−ｉと
の間でデータ転送を行い、−個のチャネルコマンド語の
転送バイトカウントが尽きる度に割込み制御回路２７に
割込み信号を出力して起動する。データチエイン時には
通常二個以上のチャネルコマンド語がチャネル装置３−
ｉに与えられてデータ転送が開始され、あるいはデータ
転送が継続される。
第２図は本発明の一実施例の動作を説明するなめのチャ
ネルプログラムの構成例を示す図であり、第３図は第２
図のチャネルコマンド語の構成を示す図である。図にお
いて、チャネルプログラムは記憶装置１上に存在し、２
ワード長のチャネルコマンド語ＣＣ１４１，ＣＣＷ２の
連鎖で構成されている。
ネルプログラムの構成例を示す図であり、第３図は第２
図のチャネルコマンド語の構成を示す図である。図にお
いて、チャネルプログラムは記憶装置１上に存在し、２
ワード長のチャネルコマンド語ＣＣ１４１，ＣＣＷ２の
連鎖で構成されている。
チャネルコマンド語ＣＣＷ１は記憶装置１上のデータ転
送を開始する最初のアドレスを示すデータアドレスから
なり、チャネルコマンド語ＣＣ１４２は遂行される入出
力動作を規定するコマンドと、データチエイン（ＤＣ）
などの入出力動作に対する制御を規定するフラグと、デ
ータ転送を行うべきデータの数を規定する転送バイトカ
ウントとからなる。
送を開始する最初のアドレスを示すデータアドレスから
なり、チャネルコマンド語ＣＣ１４２は遂行される入出
力動作を規定するコマンドと、データチエイン（ＤＣ）
などの入出力動作に対する制御を規定するフラグと、デ
ータ転送を行うべきデータの数を規定する転送バイトカ
ウントとからなる。
第４図は本発明の一実施例の動作を示ずタイムチャー１
〜である。これら第１図〜第４図を用いて本発明の一実
施例の動作について説明する。
〜である。これら第１図〜第４図を用いて本発明の一実
施例の動作について説明する。
チャネル装置３−１配下の入出力装置４−１に対して、
データチエインを含むチャネルコマンド語ＣＣ旧、 Ｃ
Ｃｌ４２が連鎖して構成されているチャネルプログラム
によってデータ転送が行われるときには、まず先取り制
御回路２５により第１番目のチャネルコマンド語および
第２番目のチャネルコマンド語が先取りされ、これら第
１番目および第２番目のチャネルコマンド語各々の転送
バイトカウントＢＣ１、Ｂｅ２がＢｅレジスタ２１−１
−１．２１−１−２に格納される。
データチエインを含むチャネルコマンド語ＣＣ旧、 Ｃ
Ｃｌ４２が連鎖して構成されているチャネルプログラム
によってデータ転送が行われるときには、まず先取り制
御回路２５により第１番目のチャネルコマンド語および
第２番目のチャネルコマンド語が先取りされ、これら第
１番目および第２番目のチャネルコマンド語各々の転送
バイトカウントＢＣ１、Ｂｅ２がＢｅレジスタ２１−１
−１．２１−１−２に格納される。
同時に、先取りされた第１番目および第２番目のチャネ
ルコマンド語が転送制御回＃Ｉ２６によりチャネル装置
３−１に与えられる。
ルコマンド語が転送制御回＃Ｉ２６によりチャネル装置
３−１に与えられる。
加算回路２２はＢｅレジスタ２１−１−１．２１−１−
２に保持された転送バイトカラン１−ＢＣ１，Ｂｅ２を
加算し、その加算結果（ＢＣＩ 十ＢＣ２）を比較回路
２４に送出する。
２に保持された転送バイトカラン１−ＢＣ１，Ｂｅ２を
加算し、その加算結果（ＢＣＩ 十ＢＣ２）を比較回路
２４に送出する。
比較回路２４は加算回路２２の加算結果（ＢＣｌ ＋Ｂ
Ｃ２）と一定値保持回路２３に保持された一定値ＢＣＯ
との比較を行う。この比較結果により、加算結果（ＢＣ
Ｉ 十ＢＣ２）が一定値ＢＣＯより小さいか等しい（Ｂ
ＣＯ≧ＢＣＩ 十ＢＣ２）場合には、先取り制御回路２
５が起動されて第３番目のチャネルコマンド語の先取り
が行われ、この第３番目のチャネルコマンド話の転送バ
イトカウントＢＣ３がＢｅレジスタ２１−１−３に格納
される。
Ｃ２）と一定値保持回路２３に保持された一定値ＢＣＯ
との比較を行う。この比較結果により、加算結果（ＢＣ
Ｉ 十ＢＣ２）が一定値ＢＣＯより小さいか等しい（Ｂ
ＣＯ≧ＢＣＩ 十ＢＣ２）場合には、先取り制御回路２
５が起動されて第３番目のチャネルコマンド語の先取り
が行われ、この第３番目のチャネルコマンド話の転送バ
イトカウントＢＣ３がＢｅレジスタ２１−１−３に格納
される。
同時に、先取りされた第３番目のチャネルコマンド語が
転送制御回路２６によりチャネル装置３−１に与えられ
る。
転送制御回路２６によりチャネル装置３−１に与えられ
る。
加算回路２２はＢｅレジスタ２１−１−１．２１−１−
２．２１−１−３に保持された転送バイトカウントＢＣ
１、Ｂｅ２ 、Ｂｅ３を加算し、その加算結果（ＢＣＩ
−１−Ｂｅ２−トＢＣ３）を比較回路２４に送出する６ 比較回路２４は加算回路２２の加算結果（Ｂｅ１ ＋Ｂ
ＣＺ 十ＢＣ３）、！ニ一定値保持回ｖ＠２３ニｆｆｌ
持された一定値ＢＯＯとの比較を行う。この比較結果に
より、加算結果（ＢＣＩ 十ＢＣ２＋ＢＣ３）が一定値
ＢＣＯより大きく （ＢＣＯ＜ＢＣｌ ＋Ｂ０２ ＋Ｂ
Ｃ３）なると、転送制御回路２６の制御の下で記憶装置
１と入出力装置４−１との間でデータ転送を開始する。
２．２１−１−３に保持された転送バイトカウントＢＣ
１、Ｂｅ２ 、Ｂｅ３を加算し、その加算結果（ＢＣＩ
−１−Ｂｅ２−トＢＣ３）を比較回路２４に送出する６ 比較回路２４は加算回路２２の加算結果（Ｂｅ１ ＋Ｂ
ＣＺ 十ＢＣ３）、！ニ一定値保持回ｖ＠２３ニｆｆｌ
持された一定値ＢＯＯとの比較を行う。この比較結果に
より、加算結果（ＢＣＩ 十ＢＣ２＋ＢＣ３）が一定値
ＢＣＯより大きく （ＢＣＯ＜ＢＣｌ ＋Ｂ０２ ＋Ｂ
Ｃ３）なると、転送制御回路２６の制御の下で記憶装置
１と入出力装置４−１との間でデータ転送を開始する。
第１番目のチャネルコマンド語の転送バイトカウントＢ
ｅ１が尽きると、チャネル装置３−１は割込み制御回路
２７に割込み信号を出力して起動する。
ｅ１が尽きると、チャネル装置３−１は割込み制御回路
２７に割込み信号を出力して起動する。
この割込み制御回路２７が起動されると、加算回路２２
によりＢｅレジスタ２１−１−２．２１−１−３に保持
された転送バイトカウントＢＣ２、Ｂｅ３の加算が行わ
れ、その加算結果（Ｂｅ２ 十ＢＣ３）が比較回Ｆ！＆
２４に送出される。
によりＢｅレジスタ２１−１−２．２１−１−３に保持
された転送バイトカウントＢＣ２、Ｂｅ３の加算が行わ
れ、その加算結果（Ｂｅ２ 十ＢＣ３）が比較回Ｆ！＆
２４に送出される。
比較回路２４では加算回路２２の加算結果（Ｂｅ２ ＋
ＢＣ３）と一定値保持回路２３に保持された一定値ＢＣ
Ｏとの比較が行われ、加算結果（Ｂｅ Ｃ２十ＢＣ３）が一定値ＢＣＯより小さいか等しい（Ｂ
ＣＯ≧ＢＣ２＋ＢＣ３）場合には、先取り制御回路２５
が起動されて第４番目のチャネルコマンド語の先取りが
行われ、この第４番目のチャネルコマンド語の転送バイ
トカウントＢＣ４がＢｅレジスタ２１−１−１に格納さ
れる。
ＢＣ３）と一定値保持回路２３に保持された一定値ＢＣ
Ｏとの比較が行われ、加算結果（Ｂｅ Ｃ２十ＢＣ３）が一定値ＢＣＯより小さいか等しい（Ｂ
ＣＯ≧ＢＣ２＋ＢＣ３）場合には、先取り制御回路２５
が起動されて第４番目のチャネルコマンド語の先取りが
行われ、この第４番目のチャネルコマンド語の転送バイ
トカウントＢＣ４がＢｅレジスタ２１−１−１に格納さ
れる。
同時に、先取りされた第４番目のチャネルコマンド語が
転送制御回路２６によりチャネル装置３−１に与えられ
る。
転送制御回路２６によりチャネル装置３−１に与えられ
る。
上述の処理と同様にして、加算回路２２によるＢｅレジ
スタ２１−１−１．２１−１−２．２１−１−３に保持
された転送バイトカウントＢＣ４、Ｂｅ２ 、Ｂｅ３の
加算結果（Ｂｅ２ ＋ＢＣ３＋ＢＣ４）が−定値ＢＣＯ
より大きく （ＢｃＯ＜Ｂｅ２ ＋ＢＣ３十ＢＣ４）な
ると、転送制御回路２６の制御の下で記憶装置１と入出
力装置４−１との間でデータ転送が開始される。
スタ２１−１−１．２１−１−２．２１−１−３に保持
された転送バイトカウントＢＣ４、Ｂｅ２ 、Ｂｅ３の
加算結果（Ｂｅ２ ＋ＢＣ３＋ＢＣ４）が−定値ＢＣＯ
より大きく （ＢｃＯ＜Ｂｅ２ ＋ＢＣ３十ＢＣ４）な
ると、転送制御回路２６の制御の下で記憶装置１と入出
力装置４−１との間でデータ転送が開始される。
データ転送は先取りされたチャネルコマンド語が転送制
御回路２６によりチャネル装置３−１に与えられている
限り継続される。但し、先取りされたチャネルコマンド
語が一個だけのときには、無条件に次のチャネルコマン
ド語が先取りされ、」−連の処理と同様の処理が実行さ
れる。
御回路２６によりチャネル装置３−１に与えられている
限り継続される。但し、先取りされたチャネルコマンド
語が一個だけのときには、無条件に次のチャネルコマン
ド語が先取りされ、」−連の処理と同様の処理が実行さ
れる。
したがって、チャネル装置３−１においては一個のチャ
ネル＝１マント語の転送バイトカウントきる度に割込み
制御回路２７に割込み信号が出力され、これにより加算
回路２２によるＢｅ保持回路２１−１に保持された転送
バイトカウントの加算結果に応じて、先取り制御回路２
５によってチャネルコマンド語の先取りが制御される。
ネル＝１マント語の転送バイトカウントきる度に割込み
制御回路２７に割込み信号が出力され、これにより加算
回路２２によるＢｅ保持回路２１−１に保持された転送
バイトカウントの加算結果に応じて、先取り制御回路２
５によってチャネルコマンド語の先取りが制御される。
このように、先取り制御回路２５の制御により記憶装置
１から先取りされたチャネルコマンド語の転送バイトカ
ウントをＢｅ保持回路２１−ｉに保持し、加算回路２２
によるＢｅ保持回路２１−ｉに保持された転送バイトカ
ウントの加算結果が予め設定された一定値ＢＣＯより大
きくなるまで先取り制御回路２５の制御によってチャネ
ルコマンド語の先取りを行うようにすることによって、
チャネルコマンド語を先取りしてチャネル装置３−ｉに
与えるまでの時間（制御時間）が、チャネル装置３−１
に与えられたチャネルコマンド語の転送時間よりも長く
なりにくくなるので、データオーバランの発生確率を低
下させることかできる。
１から先取りされたチャネルコマンド語の転送バイトカ
ウントをＢｅ保持回路２１−ｉに保持し、加算回路２２
によるＢｅ保持回路２１−ｉに保持された転送バイトカ
ウントの加算結果が予め設定された一定値ＢＣＯより大
きくなるまで先取り制御回路２５の制御によってチャネ
ルコマンド語の先取りを行うようにすることによって、
チャネルコマンド語を先取りしてチャネル装置３−ｉに
与えるまでの時間（制御時間）が、チャネル装置３−１
に与えられたチャネルコマンド語の転送時間よりも長く
なりにくくなるので、データオーバランの発生確率を低
下させることかできる。
良呪ム皇遇
以上説明したように本発明によれば、チャネルプログラ
ム内のチャネルコマンド語を先取りしてデータ転送を行
うデータ転送装置において、先取りされたチャネルコマ
ンド語の転送バイトカウント値が予め設定された所定値
より大となるまでチャネルコマンド語の先取りを行うよ
う制御するようにすることによって、データオーバラン
の発生確率を低下させることができるという効果がある
。
ム内のチャネルコマンド語を先取りしてデータ転送を行
うデータ転送装置において、先取りされたチャネルコマ
ンド語の転送バイトカウント値が予め設定された所定値
より大となるまでチャネルコマンド語の先取りを行うよ
う制御するようにすることによって、データオーバラン
の発生確率を低下させることができるという効果がある
。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例の動作を説明するためのチャネ
ルプログラムの構成例を示ず図、第３図は第２図のチャ
ネルコマンド語の構成を示す図、第４図は本発明の一実
施例の動作を示すタイムチャートである。 主要部分の符号の説明 １・・・・・・記憶装置 ２・・・・・・チャネル制御装置 ３−１〜３−ｎ・・・・・・チャネル装置４−１〜４−
ｎ・・・・・・入出力装置２１−１〜２１−ｎ・・・・
・・転送バイトカウント保持回路 ２・・・・・・加算回路 ３・・・・・・一定値保持回路 ４・・・・・・比較器 ５・・・・・・先取り制御回路 ６・・・・・・転送制御回路 ７・・・・・・割込み制御回路
２図は本発明の一実施例の動作を説明するためのチャネ
ルプログラムの構成例を示ず図、第３図は第２図のチャ
ネルコマンド語の構成を示す図、第４図は本発明の一実
施例の動作を示すタイムチャートである。 主要部分の符号の説明 １・・・・・・記憶装置 ２・・・・・・チャネル制御装置 ３−１〜３−ｎ・・・・・・チャネル装置４−１〜４−
ｎ・・・・・・入出力装置２１−１〜２１−ｎ・・・・
・・転送バイトカウント保持回路 ２・・・・・・加算回路 ３・・・・・・一定値保持回路 ４・・・・・・比較器 ５・・・・・・先取り制御回路 ６・・・・・・転送制御回路 ７・・・・・・割込み制御回路
Claims (1)
- （１）チャネルプログラム内のチャネルコマンド語を先
取りしてデータ転送を行うデータ転送装置であって、先
取りされたチャネルコマンド語の転送バイトカウント値
と予め設定された所定値とを比較する比較手段と、前記
比較手段の比較結果において前記転送バイトカウント値
が前記所定値より大となるまで前記チャネルコマンド語
を先取りするよう制御する先取り制御手段とを有するこ
とを特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26442688A JPH02110754A (ja) | 1988-10-20 | 1988-10-20 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26442688A JPH02110754A (ja) | 1988-10-20 | 1988-10-20 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02110754A true JPH02110754A (ja) | 1990-04-23 |
Family
ID=17403014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26442688A Pending JPH02110754A (ja) | 1988-10-20 | 1988-10-20 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02110754A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140362A (ja) * | 1987-11-27 | 1989-06-01 | Nec Corp | チャネル制御装置 |
-
1988
- 1988-10-20 JP JP26442688A patent/JPH02110754A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140362A (ja) * | 1987-11-27 | 1989-06-01 | Nec Corp | チャネル制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI90804B (fi) | Dataprosessorin ohjausyksikkö, jolla on käskyn esihaun uudelleensuuntausta käyttävä keskeytyspalvelu | |
| US8516163B2 (en) | Hardware-based concurrent direct memory access (DMA) engines on serial rapid input/output SRIO interface | |
| US5713044A (en) | System for creating new group of chain descriptors by updating link value of last descriptor of group and rereading link value of the updating descriptor | |
| KR100841548B1 (ko) | 처리 시스템 | |
| WO2001038970A2 (en) | Buffer memories, methods and systems for buffering having seperate buffer memories for each of a plurality of tasks | |
| US6976110B2 (en) | Method and apparatus for reducing interrupt latency by dynamic buffer sizing | |
| JPH02110754A (ja) | データ転送装置 | |
| JP3655930B2 (ja) | データ処理システムにおいてレジスタをアンスタッキングする方法および装置 | |
| US5673409A (en) | Self-defining instruction size | |
| US20020032846A1 (en) | Memory management apparatus and method | |
| JP2000187636A (ja) | Ｄｍａ転送システム | |
| JPH0831075B2 (ja) | データ転送装置 | |
| JPH05173933A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPH0342723A (ja) | データ処理装置 | |
| JPH0719235B2 (ja) | チャネル制御装置 | |
| JP3525790B2 (ja) | Ｄｍａデータ転送方法 | |
| JPH01240956A (ja) | データ転送装置 | |
| JPH10133997A (ja) | Ｄｍａ制御装置 | |
| JPH01140362A (ja) | チャネル制御装置 | |
| JPS61250749A (ja) | 主記憶アクセス制御方式 | |
| JPH05298119A (ja) | マイクロプロセッサのコンテキストスイッチ機構 | |
| JPH01147759A (ja) | 入出力処理装置 | |
| JPH0259844A (ja) | データ転送装置 | |
| JPH05257856A (ja) | チャネル装置 | |
| JPH04235625A (ja) | バッファ管理システム |