JPH02122539A - Soi基板の検査方法 - Google Patents

Soi基板の検査方法

Info

Publication number
JPH02122539A
JPH02122539A JP63275353A JP27535388A JPH02122539A JP H02122539 A JPH02122539 A JP H02122539A JP 63275353 A JP63275353 A JP 63275353A JP 27535388 A JP27535388 A JP 27535388A JP H02122539 A JPH02122539 A JP H02122539A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor layer
soi substrate
bonded area
unbonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63275353A
Other languages
English (en)
Other versions
JP2650364B2 (ja
Inventor
Yoshihiro Arimoto
由弘 有本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63275353A priority Critical patent/JP2650364B2/ja
Publication of JPH02122539A publication Critical patent/JPH02122539A/ja
Application granted granted Critical
Publication of JP2650364B2 publication Critical patent/JP2650364B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 SOI基板の検査方法に係り、特に基板張り合わせ技術
により作製したSOt基板の検査方法に関し。
1fl以下の寸法の未接着領域を非破壊的に検出する方
法を目的とし。
少なくとも該SOI基板の片面が鏡面状態となるように
して、該片面に形成される該未接着領域に対応する凹凸
を光学的手段により検出するSOI基板の検査方法によ
り構成する。
〔産業上の利用分野〕
本発明はSOI基板(絶縁膜上半導体層を有する基板)
の検査方法に係り、特に基板張り合わせ技術により作製
したSOI基板の検査方法に関する。
基板張り合わせ技術により作製したSOI基板は半導体
層がバルク材なみの品質を持っていること、従来のLS
Iプロセスに対する整合性が良好であることにより、高
性能LSI用基板として注目されている。
しかしながら、接着時において、未接着領域が発生する
場合がある。未接着領域が発生している基板は使用不可
能であるため、薄膜化工程前に選別する必要がある。特
に、1m1以下という微細な寸法の未接着領域を非破壊
的に検出する方法の開発が要望される。
〔従来の技術〕
従来、基板張り合わせ技術により作製した301基板に
赤外線を照射し、未接着領域における赤外線の透過率の
変化を観察することにより。
その透過像から未接着領域の検出を行っていた。
通常、基板材料として使用されるシリコンに対して透過
率の高い1μm以上の赤外線が使用されるが、赤外線は
直接観察することができないため。
赤外線カメラを用いて観察する。
〔発明が解決しようとする課題〕
現在、赤外線カメラの検出分解能は十分でなく。
11m以下の寸法の微細な未接着領域を検出することは
極めて難しい。このため、SOI基板の作製において薄
膜化後にはじめて未接着領域が発見されるということが
あり、無駄な工数を費やすといった問題があった。
本発明は、1m以下の寸法の微細な未接着領域を薄膜化
する前に短時間でしかも非破壊的に検出する方法を提供
することを目的とする。
〔課題を解決するための手段〕
第1図は本発明の実施例であり、その図及び図中の符号
を参照しながら上記課題を解決するための手段について
説明する。
上記課題は、基板張り合わせ技術により作製したsor
基板lの未接着領域4を検出する検査方法であって、少
なくとも該SOI基板lの片面が鏡面状態となるように
して、該片面に形成される該未接着領域4に対応する凹
凸を光学的手段により検出するSOI基板の検査方法に
よって解決される。
〔作用〕
本発明は、未接着領域4が存在するとそれに対応してそ
の上部の表面半導体層3の表面が変形し起伏の極めてゆ
るやかな凹凸が形成され、しかもかかる変形はその後の
鏡面研磨によっても消失しないという知見に基づいてい
る。
この変形領域は未接着領域4より広くなるので未接着領
域4の寸法が小さい場合は検出上有利である。一方、こ
の凹凸の差は未接着領域4の厚さよりもはるかに小さく
なるので変形は極めてなだらかなものとなる。かかる変
形は通常の触針を用いるタリステップによる凹凸測定で
は検出が難しいが、光学的手段を用いれば検出が可能と
なる。
この場合、レーザ光を用いる光干渉式凹凸測定は検出感
度があまり高くないが、未接着領域4を有するSOI基
板1の表面半導体層の表面を鏡面研磨する時は、いわゆ
る魔境が形成され、その魔境の像を観察することにより
検出感度を高くすることができる。かくして、1MM以
下の微細な寸法の未接着領域の検出が可能となる。
(実施例〕 第1図は本発明の実施例である。
第1図(a)及び(b)は張り合わせ技術によるSOI
基板の作製の工程を示し、未接着領域の存在を模式的に
示している。
第1図(c)はその未接着領域を光学的に検出する方法
を説明する図である。
以下、第1図(a)乃至(C)を参照しながら本発明の
実施例について説明する。
第1図(a)参照 厚さ600μm程度のシリコン単結晶からなる第1の半
導体基板11の表面を熱酸化して、厚さ約1μmの第1
の絶縁層12を形成する。
厚さ600μm程度のシリコン単結晶からなる第2の半
導体基板21の表面を熱酸化して、厚さ約1μmの第2
の絶縁層22を形成する。
第1の絶縁層12と第2の絶縁層22を向かい合わせて
接触させる。
第1図(b)参照 800℃1.5分の熱処理により第1の絶縁層12と第
2の絶縁層22を接合し、絶縁層2を形成することによ
り、第1の半導体基板11と第2の半導体基板21を一
体化してSOI基板1を形成する。絶縁層2の中には例
えば500μm程度の寸法の未接着領域4が存在する。
第2の半導体基板21の露出している面を平盤上で鏡面
研磨して表面半導体層3を形成する。この時、第2の半
導体基板21を研削して薄くしてから鏡面研磨してもよ
い。
絶縁層2の中に未接着領域4が存在すると、第2の半導
体基板21の露出している面に未接着領域4に対応する
凸状の変形が生じ、かかる変形はその面を平盤上で鏡面
研磨した後でも残存する。
なぜ残存するかその理由は必ずしも明らかでないが5次
のように推定される。
平盤上で鏡面研磨している時は未接着領域4に含まれる
ガスが圧縮されて高い内圧を有している。
表面半導体層3の表面が平らに鏡面研磨されたとしても
、−旦平盤から離すと未接着領域4に含まれるガスは内
圧を下げるように膨張するので、未接着領域4付近で表
面半導体層3は極めてわずかではあるが凸状に変形する
第1図(C)参照 高さの差が極めて小さいなだらかな凹凸のある表面半導
体層3表面の鏡面を光学的手段により観察する。光源5
として例えば発光ダイオードを使用し、そこから出た光
をレンズ61により平行にし0表面半導体層3の表面に
入射させる。表面半導体層3の表面で反射した光はレン
ズ62を通ってテレビカメラ7に入射する。テレビカメ
ラ7で捕らえられた像はデイスプレィ8に表示される。
ところで、未接着領域4に対応する表面半導体層3の表
面の凸状の部分で反射する光は他の平坦な部分で反射す
る光に比べて発散する傾向にあるので、テレビカメラ7
で捕らえるその部分は暗くなる。その感度は極めて高<
、10nm程度の凹凸も検出することができる。
かくして、1鶴以下の寸法の未接着領域4が容易に検出
される。
なお、SOI基板1の第1の半導体基板11側の面を鏡
面研磨して、その面を光学的手段により観察することに
より未接着領域4に対応する凹凸を検出することもでき
る。
また、SOI基板1の両面を平行平盤により同時に鏡面
研磨してもよい。
さらに、第1の半導体基板11或いは第2の半導体基板
21の露出している面が張り合わせ前に鏡面研磨されて
いる場合は、張り合わせて一体化した後あらためて鏡面
研磨する必要はなく、すぐ光学的手段により未接着領域
4に対応する凹凸を検出することができる。
〔発明の効果〕
以上説明した様に2本発明によれば、10以下の寸法の
未接着領域を非破壊的に短時間で検出することができる
ので、基板張り合わせ技術により作製したSOI基板に
未接着領域が発生している時、その基板を早期に選別、
除去することにより。
工程の無駄を無くすことができる。
【図面の簡単な説明】
第1図は実施例 である。図において。 1はSOI基板。 11.21はそれぞれ第1の半導体基板、第2の半導体
基板。 12.22はそれぞれ第1の絶縁層、第2の絶縁層。 2は絶縁層。 3は表面半導体層。 4は未接着領域。 5は光源。 61.62はレンズ。 7はテレビカメラ。 8はディスプレイ

Claims (1)

  1. 【特許請求の範囲】  基板張り合わせ技術により作製したSOI基板(1)
    の未接着領域(4)を検出する検査方法であって、 少なくとも該SOI基板(1)の片面が鏡面状態となる
    ようにして、該片面に形成される該未接着領域(4)に
    対応する凹凸を光学的手段により検出することを特徴と
    するSOI基板の検査方法。
JP63275353A 1988-10-31 1988-10-31 Soi基板の検査方法 Expired - Fee Related JP2650364B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63275353A JP2650364B2 (ja) 1988-10-31 1988-10-31 Soi基板の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63275353A JP2650364B2 (ja) 1988-10-31 1988-10-31 Soi基板の検査方法

Publications (2)

Publication Number Publication Date
JPH02122539A true JPH02122539A (ja) 1990-05-10
JP2650364B2 JP2650364B2 (ja) 1997-09-03

Family

ID=17554291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63275353A Expired - Fee Related JP2650364B2 (ja) 1988-10-31 1988-10-31 Soi基板の検査方法

Country Status (1)

Country Link
JP (1) JP2650364B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346314A (ja) * 1989-07-14 1991-02-27 Sumitomo Metal Mining Co Ltd 半導体基板の接合時又は研磨時前の処理方法
JP2009272514A (ja) * 2008-05-09 2009-11-19 Semiconductor Energy Lab Co Ltd 貼り合わせ法による半導体基板の製造方法
JP2010135451A (ja) * 2008-12-03 2010-06-17 Sumco Corp 貼り合わせ基板のボイド検査方法
JP2021180202A (ja) * 2020-05-11 2021-11-18 東京エレクトロン株式会社 検査装置、接合システムおよび検査方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886408A (ja) * 1981-11-18 1983-05-24 Matsushita Electric Ind Co Ltd 鏡面の微小凹凸または歪検査装置
JPS6337652A (ja) * 1986-07-31 1988-02-18 Sumitomo Metal Mining Co Ltd 半導体デバイス用基板の接着方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886408A (ja) * 1981-11-18 1983-05-24 Matsushita Electric Ind Co Ltd 鏡面の微小凹凸または歪検査装置
JPS6337652A (ja) * 1986-07-31 1988-02-18 Sumitomo Metal Mining Co Ltd 半導体デバイス用基板の接着方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346314A (ja) * 1989-07-14 1991-02-27 Sumitomo Metal Mining Co Ltd 半導体基板の接合時又は研磨時前の処理方法
JP2009272514A (ja) * 2008-05-09 2009-11-19 Semiconductor Energy Lab Co Ltd 貼り合わせ法による半導体基板の製造方法
JP2010135451A (ja) * 2008-12-03 2010-06-17 Sumco Corp 貼り合わせ基板のボイド検査方法
JP2021180202A (ja) * 2020-05-11 2021-11-18 東京エレクトロン株式会社 検査装置、接合システムおよび検査方法

Also Published As

Publication number Publication date
JP2650364B2 (ja) 1997-09-03

Similar Documents

Publication Publication Date Title
JP2671241B2 (ja) ガラス板の異物検出装置
US7812942B2 (en) Method for detecting surface defects on a substrate and device using said method
JP6226319B2 (ja) 検査装置
KR950703729A (ko) 재료층 처리공정 도중의 광학적 종점감지 기법.(optical endpoint detemination during the processing of material layers)
JP2000009591A (ja) 検査装置
TW200804797A (en) Pattern defect inspection method, photomask manufacturing method, and display device substrate manufacturing method
US20050255666A1 (en) Method and structure for aligning mechanical based device to integrated circuits
JP2004170495A (ja) 表示用基板の検査方法及び装置
JPH02106052A (ja) 接合ウエーハ検査方法
JPH02122539A (ja) Soi基板の検査方法
JP2009139355A (ja) 欠陥検査装置
TWI813782B (zh) 雷射加工方法、半導體裝置製造方法及檢查裝置
TWI835876B (zh) 雷射加工方法、半導體裝置製造方法及檢查裝置
JPH0837137A (ja) Soi構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置
JP3267551B2 (ja) 多層半導体等における欠陥の検出方法
JPH10282007A (ja) 異物等の欠陥検査方法およびその装置
JP2001091475A (ja) 透明積層体の検査装置
TW200424608A (en) TFT liquid crystal display panel using micro lens array and manufacturing method thereof
JP2025532447A (ja) フラットパネルディスプレイ検査のための表面mems技術を用いた液晶ベースの電気光学光変調器の製造方法
JP2850031B2 (ja) パターン部材の検査方法および検査装置
JPH0346314A (ja) 半導体基板の接合時又は研磨時前の処理方法
US7449284B2 (en) Method and structure for fabricating mechanical mirror structures using backside alignment techniques
JP2596784B2 (ja) 貼り合わせsoi基板の検査方法
JP3988410B2 (ja) ガラス板の分割方法
JP2007139491A (ja) 欠陥の測定方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees