JPH02122617A - 電子デバイス用ウエハ,ウエハ用棒状基材および電子デバイス - Google Patents

電子デバイス用ウエハ,ウエハ用棒状基材および電子デバイス

Info

Publication number
JPH02122617A
JPH02122617A JP63277975A JP27797588A JPH02122617A JP H02122617 A JPH02122617 A JP H02122617A JP 63277975 A JP63277975 A JP 63277975A JP 27797588 A JP27797588 A JP 27797588A JP H02122617 A JPH02122617 A JP H02122617A
Authority
JP
Japan
Prior art keywords
rod
wafer
single crystal
base material
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63277975A
Other languages
English (en)
Other versions
JPH07101679B2 (ja
Inventor
Noboru Terao
寺尾 襄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63277975A priority Critical patent/JPH07101679B2/ja
Priority to EP89311180A priority patent/EP0367536B1/en
Priority to DE68914249T priority patent/DE68914249T2/de
Priority to US07/427,887 priority patent/US5105254A/en
Priority to KR1019890015753A priority patent/KR930010970B1/ko
Priority to CA002001934A priority patent/CA2001934C/en
Publication of JPH02122617A publication Critical patent/JPH02122617A/ja
Priority to US07/648,110 priority patent/US5100839A/en
Publication of JPH07101679B2 publication Critical patent/JPH07101679B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00Grinding, lapping or polishing of wafers, substrates or parts of devices
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00Bonding of wafers, substrates or parts of devices
    • H10P10/12Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • H10P10/128Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/012Bonding, e.g. electrostatic for strain gauges
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/017Clean surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] この発明は、スライス加コーされることによって複数個
の電子デバイス用ウェハを提供するための棒状基材に関
するものである。
[従来の技術] 第31図〜第33図を用いて、従来から採用されている
典型的な電子デバイス用ウェハを作るための工程を説明
する。
まず、第31図に示すように、S1単結晶インゴツト1
を作る。同一直径の複数個のSi単結晶ウェハを得るた
めに、Sl単結晶インゴット1は、その外周部が成形さ
れて、真円柱状にされる。また、Si単結晶インゴット
1の長さ方向上端部および上端部は除去される。第32
図に示すように、真円柱状に成形されたS i 111
結晶の枠部4II2には、tit結晶の結晶軸の方向を
示すために、その長さ方向に延びる平面部3が形成され
る。その後、Si単結晶からなる棒部材2は、スライス
加工され、それによって厚さ数100μ用のSi単結晶
ウェハ4を複数個提供する。このようにして取出された
複数個のウェハ4は、第33図に示されている。
ウェハ4の主面5は、ラッピング加工およびポリッシン
グ加工によって、鏡面状に仕上げられる。
ウェハ4の平面図を示す第:う4図を参照して、ウェハ
4の主面5上には、その後の工程で、複数個の半導体集
積回路もが形成される。
第34図に示すように、1つのウェハ4の上に多数の半
導体集積回786を形成していることによって非常に多
くのメリットが得られる。半導体デバイスが誕生する以
前においては、真空管、抵抗素子、容量素子などの個別
電子デバイスは、たとえ機械によって大量生産されると
しても、基本的には1個ずつ製作されねばならなかった
。また、半導体集積回路が誕生する以前には、主として
はんだ付けによる個別作業によって電子回路を構成しな
ければならなかった。たとえば、銅線をはんだ付けで接
続する作業や、プリント基板に個別デバイスをはんだ付
けで接続する作業などが、それぞれ個々に必要となって
いた。
一方、1つのウェハ上に多数の゛ト導体集積回路を形成
する技術では、基本的には、写真製版技術を用いること
によって1つのウェハ上に多数の同一の回路を同時に製
作することができる。したがって、上述したような従来
の個別処理を必要とする技術に比較して、1つのウェハ
上に多数の集積回路を形成する技術では、同一回路構成
あたりの製作コストが飛躍的に低下する。
半導体集積回路を形成するにあたっては、上述の写真製
版工程の前後の処理工程もウェハごとあるいは小結晶ウ
ェハのロットごとに行なわれている。このことも、同一
回路構成あたりの製作コストを低下させるのにi゛先献
ている。具体的には、写真製版工程の前後には、Si単
結晶ウつノ1上に結晶を積層するためのエビタキシャル
工程、単結晶ウェハ中に不純物を導入するためのイオン
注入工程、ウェハ中に導入された不純物を拡散する拡散
」−程、選択的に不純物をウエノ\中に導入したりする
ためにあるいは接合表面を保護するために特定の領域に
対して酸化処理を行なう酸化工程、CVD上程、電極や
配線を形成するためのメタライズ工程などがある。これ
らの工程は、個別の回路に対して個々になされる′ので
はなく、単結晶ウェハごとあるいはLit結晶ウニつ%
のロットごとに行なわれる。
[発明が解決しようとする課届] 以上のように、同一のrlを結晶ウェハ上に多数の同一
の半導体集積回路を同l!iに形成することによって、
同一回路構成あたりの製作コストを飛躍的に低下させる
ことができる。1回路構成あたりの製作コストをさらに
低下させるためには、ウェハ上に同時に形成されること
のできる同一半導体集積回路の数を増加させればよい。
このことを実現するために、従来、回路を微細化するこ
とによってチップ面積を縮小する方法、およびウェハの
大口径化による単結晶ウェハの面積を増大させる方法が
採用されてきた。
゛r導体技術が成立して以来数年間の間に、回路の微細
化はかなり進展した。当初写真製版の最小線幅が10μ
m以上の値であったのが、最近では、1.0μm以ドの
値にまでなった。この場合の面積効果は、100倍以上
である。
同様に、ウェハの大口径化もかなり進展した。
当初ウェハの直径が1インチレベルであったのが最近で
は10インチレベルにまで大きくなった。
この場合の面積効果は、100倍程度である。
回路の微細化の進展およびウェハの大口径化の進展によ
る相乗効果として、面積効果は1万倍程度となっている
。このことが、現在の半導体集積回路の発展やエレクト
ロニクス技術の発展の基礎の1つとなっていることは明
らかである。
しかしながら、多数の同一の半導体集積回路を同時に形
成するという技術の進歩に41して、回路の微細化およ
びウェハの大口径化の進歩は遅い。
写真製版の最小線幅を、10μm以上の値から1.0μ
m以下の値まで微細化するための指導原理は、主として
、欠陥の除去であった。すなわち、回路の微細化のため
に、製造工程中に存在するごみを排除したり、写真製版
時のマスク合わせの機械的精度の確保などによるパター
ン精度の確保を図ったり、結晶中ないし薄膜中に(7在
する欠陥や不要不純物を排除したりしていた。したがっ
て、上述のことを実現するためには、L程のソフトウェ
アを変更する必要があるのみならず、より高性能の製造
設備を導入するというハードウェアの変更も必要であっ
た。つまり、設計ルールを縮小する度ごとに、多額の設
備投資が必要となった。このように、回路を微細化する
ことによって同一回路構成あたりの製造コストを小さく
しようとしても、多額の設置1iii投資のために製造
コストは所望通りに低下しない。
現在の設計ルールでは、1.07zm以下のサブミクロ
ンレベルが問題にな4ている。このようなレベル内にお
いて微細化が一層進展すると、種々の問題点が顕在化し
てくる。
第1に、今までに辿ってきた微細化の過程と同様、微細
化が進展するのに伴なって多額の設備投資が必要となっ
てくるのみならず、欠陥除去の達成レベルがより高くな
るので、製造設備のコストパフォーマンスが悪化する。
すなわち、(設備費用の増加率)/(回路の微細化率)
が増大する。
第2に、製造工程の追加が必要となり、それに応じて製
造コストも増加する。たとえば、平面的に回路構成を縮
小するのではなく、立体的な構造に改良を加えることに
よって回路を微細化しようとすれば、溝掘り工程や積層
工程を追加するなど、単位ウェハあたりに対して必要と
される製造工程の数が増える。
第3に、集積回路を製造するにしても、寸法的に物理的
な限界がある。たとえば、写真製版によるマスク合わせ
の光源として、今までの設計ルールのレベルでは通常、
紫外線が用いられていた。
しかし、紫外線は回折現象や干渉現象を生じさせるので
、サブミクロンレベルの設計ルールのもとでは紫外線を
使用することはできなくなる。そのため、サブミクロン
レベルの設計ルールのもとでは、写真製版によるマスク
合わせの光源として、放射線を用いる必要が生じてくる
であろう。
以上のことを考慮すると、現時点での設計ルールを縮小
するに従って回路製造に対する困難性が増す。写真製版
の最小線幅を1.〔〕μmのレベルから061μI11
のレベルにまで縮小すること、すなわち面積効果を10
0倍にすることは、非常な困難性が予想される。サブミ
クロンレベルの設計ルールのもとでは、回路の微細化に
よるチップ面積の縮小に応じた半導体集積回路のコスト
低下が頭打ちとなる。
ウェハの大口径化は、まず、単結晶インゴットの製造技
術によって定められる。量産レベルのSi単結晶ウェハ
に関しては、現在、その最大直径は6インチである。試
作レベルのSi単結晶ウェハに関しては、その最大直径
は10インチである。
ウェハの直径が1インチのレベルから10インチのレベ
ルにまで増大してきたことの指導原理は、設備の大型化
および欠陥の除去であった。すなわち、大口径の111
結晶インゴツトを製造するためには、当然その寸法に見
合う大型の設備が必要である。ζ11結晶インゴツトが
大口径化するのに伴なって、応力の不均一化等を原因と
する欠陥が発生したりする。そのような欠陥を排除する
ために、単結晶インゴットの製造時における熱的および
機械的制御をより精密化する必要が生じてくる。熱的制
御および機械的制御をより精密化するためには、制御工
程を追加するとともに、製造設備そのものもより精密化
する必要がある。このように、Si単結晶インゴットを
大口径化することは、技術的に限界があり、さらに製造
設備の高額化を伴なうという欠点も有する。
現在、試作レベルでSi単結晶インゴットの最大直径が
10インチに留まっているのは、上述したような理由に
基づくものである。また、従来、3 i lit結晶ウ
ェハの大口径化が2インチレベルから、1〜2インチ刻
゛みにしか進まなかったのも上記理由のためである。上
述のような困難性は、インゴットが大口径化するのに従
って増加する。つまり、インゴットの最大直径を10イ
ンチレベルから20インチレベルにすること、すなわち
面積効果を4倍にすることは、非常な困難性が予想され
る。結局、ウェハの大口径化による単結晶ウェハの面積
の増大に応じた′r導導体晴晴回路コスト低下は頭打ち
となる。
さらに、ウェハの直径を1〜2インチ刻みに大口径化し
ていくことは、付加的な経済的困難性を伴なう。すなわ
ち、より大きな直径のウエノ1が一度実用化されると、
そのウェハを用いて製造された半導体集積回路は、今ま
で使用されてきたウェハ、すなわちより直径の小さいウ
ェハを用いて製造された半導体集積回路よりも低コスト
となる。
そのため、今まで使用されてきた直径のより小さいウェ
ハは、市場競争力を失ってしまう。このように、相対的
に大きな直径のウェハが実用化されるのに伴なって、相
対的に小さな直径を有するウェハ用の製造設備は、減l
1lli償却が十分になされる以前に廃棄しなければな
らない事態が発生するので、Si単結晶メーカもウェハ
の大口径化を簡tltに実用化するわけにはいかない。
また、ウェハの大口径化を実用化するためには、大口径
のウエノ1に対応した半導体集積回路製造設備が必要と
なる。
つまり、ウェハの大口径化に伴なって、多額の設備投資
費用が必要となる。前述したように、相対的に大きな直
径のウェハが一度大川化されると、今まで使用されてき
た相対的に小さな直径のウェハを用いた”ト導体集積回
路は市場競争力を失ってしまう。したがって、相対的に
小な直径のウニ/鴬に対応している半導体集積回路製造
設備の多くは、減価償却が十分になされる以前に、廃棄
される必要が生じたり、第一線での使用を停止しなけれ
ばならない必要が生じたりする。このような事情から、
半導体集積回路メーカは、ウェハの大口径化を簡単に実
メ11化することができない。試作レベルでは、Si中
結晶ウェハの最大直径が10インチであるのにえ1し、
実用レベルではSi単結晶ウェハの最大直径が6インチ
に貿まっているのも、上述の背是が1つの理由になって
いる。
以上述べたように、現在に至るまでは、回路の微細化に
よるチップ面積の縮小、およびウェハの大口径化による
単結晶ウェハの6清の増大によって゛ト導体集積回路の
コストを低ドさせてきたが、現状ではそのコスト低下も
頭打ちになってきている。
それゆえに、この発明のLJ的は、゛1′導体集積回路
のコストを大幅に低ドさせることのできるウェハ用の棒
状基材を提供することである。
[課題を解決するための手段] この発明に従った棒状基材は、スライス加工されること
によって複数個の電子デバイス用ウェハを提1j(する
ものであり、電子デバイス川ウェハとなるべき材料から
作られた複数個の棒部材を、並列に集合させて互いに接
続して一体物としたちのである。
[作用] 棒状基材は、複数個の棒部材を、並列に集合させて互い
に接続して一体物とする構造であるので、棒状基材の径
を大幅に増加させることができる。
したがって、棒状基材をスライス加−トすることによっ
て得られるウェハの径も、大幅に増加する。
ウェハの径が大幅に増加するために、ウェハ上に形成さ
れる電子デバイスの1個あたりのコストも大幅に低−ド
する。
並列に集合させる棒部材の数を多くすれば、棒状基材の
径もそれに伴なって大きくなる。本願発明によって得ら
れるような径の大きな棒状基材を、1本のインゴットか
らiL>ることは、技術的に不可能であり、あるいは可
能であったとしても大幅な製造コストの増大を招く。
この発明では、インゴット自体の径を大きくするもので
はないので、今まで使用されてきたインゴット製造設備
を廃棄することなく、引き続き使用することができる。
[実施例] 第1図に示されている棒状基材7は、Si単結晶から作
られた正四角柱状の4木の棒部材8を、並列に集合させ
てiLいに接続したものである。4本の棒部材8の集合
体である棒状基材7は、その後、高温雰囲気下に置かれ
る。この熱処理によって、各棒部材8は互いに強固に接
若し、その結果、棒状基材7は、第2図に示すように、
あたかもSi単結晶インゴットから削り出された1本の
単一棒であるかのような様相を呈する。このような棒部
材7をスライス加tすることによって、第3図に示すよ
うに、複数個の電子デバイス用Si小結晶ウェハ9を得
ることができる。ウェハ9の土面10は、鏡面状に仕上
げられ、この主面1()に、第4図に示すように多数の
半導体集積回路11が形成される。
第5図は、Si単結晶ウェハの主面に゛ド導体集積回路
を形成するまでの製造ステップを示している。主にこの
第5図をり照しながら、゛ト導体集積回路を形成するま
での製造ステップについて説明する。
まず、第6図に示すようなSi単結晶インゴット12を
4本作製する(ステップSl)。
各Si単結晶インゴット12は、その長さ方向上端部お
よび上端部が除去され、さらにその外周部分も切削加工
されて正四角柱状の棒部材8に成形される(ステップS
2)。こうして、第7図に示すように、同一−J法の4
個の正四角柱状の棒部材8が用意される。棒部材8の側
面8aは、Si単結晶の結晶軸の方向を示すために、特
定の方向を向くように選択されている。
各棒部材8は、4個の側面8aを1イしているが、その
うち隣接する棒部材と接触することになる特定の側面が
、ラッピング加工およびポリッシング加1.によって鏡
面に仕上げられる(ステップS3)。この際、鏡面の表
面粘度は、その平面度が10Jim以下であり、表面↑
■さが10 n rn以下であるのが望ましい。このよ
うな精度は、現在の技術によって簡単に達成できる値で
ある。
次に、正四角柱状に成形された各棒部材8の接合面とな
るべき側面に対して、化学薬品により表面処理を施す。
まず、棒部材8の側面を粗洗浄した後、加熱されたトリ
クロロエチレンに浸漬して脱脂する(ステップS4)。
次に、棒部材8の側面を、加熱された濃硫酸に浸漬する
(ステップS5)。熱濃硫酸の酸化作用によって、棒部
材8の側面に付着していた付着物が酸化除去される。付
着物としては、たとえば自″機性の塵やごみが考えられ
、金属製の塵やごみも考えられる。
次に、棒部材8の側面を水洗した後、その側面を加熱さ
れた硝酸系溶液に浸漬する(ステップS6)、棒部材8
の側面に位置するSiは、硝酸の酸化作用によって酸化
され、その結果、棒部材8の側面は、不安定で不均一・
な酸化状態から安定で均一な酸化状態になる。
次に、棒部材8の側面を水洗した後、その側面を弗酸系
の希釈水溶液に浸漬する(ステップS7)。すると、S
i酸化膜に対する弗酸のエツチング作用によって、棒部
材8の側面に形成されているS1酸化膜の最表面部が除
去され、それと同時に側面の最表面部に存(Eしていた
不必要な原子も除去される。
上記ステップは、必要に応じて繰返して行なわれてもよ
い。特に、棒部材8の側面部の最表面を酸化状態または
水酸化状態にするために、最終操作として、棒部材8の
側面に対して硝酸系溶液または過酸化水素系溶液による
表面処理を施すようにしてしよい。
次に、各棒部材8を水洗し、乾燥させる(ステップSR
)。
次に、第7図に示されている正四角柱状の4本の棒部材
8を、室温の清浄な雰囲気下で並列に集合させてそれぞ
れの接合面(側面)を接触させる(ステップS9)。4
本の棒部材8の集合体である棒状拭材7は、第1図に示
されている。鏡面に仕上げられた各枠部448の側面が
原子的に理想表面であれば、理論的には、各棒部材8を
並列に集合させて互いに接触させると、Si単結晶のシ
ームレス構造物となる。しかしながら、実際には、δ棒
部材8の側面8aの表面状態は、理想状態からかい離し
Cいる。たとえば、枠部(]8の側面8aを拡大して観
察すれば、その側面は若干波打っているであろうし、ま
た多数の凹凸が;1ヨ成されているであろう。したがっ
て、3棒部材8の側面8aを11いに接触させたとき、
その接触部分は棒部材8の側面全面にわたるのではなく
、原子的に見ればほんの一部の領域だけである。
隣接する棒部材8と接触することになる各棒部材8の側
面に対して、たとえ清浄雰囲気下で清浄化処理をしたと
しても、微視的に見れば、その側面には、多数の塵やご
みなどの付着物が付着している。付着物の存在は、各棒
部材8の原子同士の接触を妨げる。また、各棒部材8の
側面には、理想的にSi原子が露出しているわけではな
く、般にその側面の表面部は酸化状態あるいは水酸化状
態になっている。しかも、その酸化層または水酸化層は
、tit原子層ではなく、多数の不整合な原子が重なっ
た状態になっている。また、その層には水分などが吸着
されている。このような状態も、隣接する棒部材8の原
子同士の接触を妨げる。
以上のように、互いに接触することになる各棒部材8の
側面8aの表面状態は、理想状態よりかい離している。
しかしながら、各棒部材8の側面が、現l〔の技術レベ
ルによって得られる鏡面度および清浄度を自°していれ
ば、各棒部材8の側面同士は、室温の正常な雰囲気下で
接触されることにより、水素結合等の効果で接合強度5
 k g / c 〜2のレベルで接続され、それによ
って一体となったSi単結晶からなる棒状基材7が得ら
れる。
次に、各棒部材8の集合体である棒状基材7を、400
℃の窒素雰囲気中で30分間加熱する(ステップ510
)。この加熱処理により、主として、各棒部材8の接触
部分に(j在する水分などの版行分子が除去される。
次に、棒状基材7を、6LlO℃の窒素雰囲気中で30
分間加熱する(ステップ511)。この加熱処理によっ
て、主として、各棒部材8の側面は、縮合反応により酸
素を介して1iいに接続され、またはSi原子が直接ハ
ハ子的に結合することによってHg7いに接続される。
次に、棒状基材7を、1000℃の窒素雰囲気中で1時
間加熱する(ステップ512)。この加熱処理により、
上述の反応が、より完全になされることになる。棒状基
材7に対する加熱操作および冷却操作に関しては、機械
的ストレスの悪影響を生じさせないために、除熱および
徐冷が行なわれることはいうまでもない。
各棒部材8を室温の11.常な雰囲気ドで並列に集合さ
せて!オ、いに接触させると、谷枠部+、18はその接
合強度が5kg/cnI2のレベルでtiいに接続され
る。この6棒部材8の集合体を、その後の工程で窒素雰
囲気下で加熱することにより、各棒部材8は、原子的な
結合によって互いに接続され、その接合強度が100〜
200kg/cm2のレベルになる。こうして、Si単
結晶からなる一体物である棒状基材7か1ilられる。
接合強度が10()〜200 k g/ c…2という
値は、Si単結晶の引張強度と同一レベルである。この
ことは、各棒部材8の集合体である棒状基材7が、原子
的に一体となっていることの証拠の1つでもある。なお
、各棒部材8の側面同士の結晶軸の方向の差が1度レベ
ル以内であれば、棒状基材7は結晶学的に一体となった
単結晶となる。結晶軸の方向の差を1度レベル以内に抑
えることは、現在の技術で十分可能である。
その後、棒状基材7は、スライス加工され、厚さ数10
0μmの複数個のSi単結晶ウェハ9がjLJられる(
ステップ813)。この状態が、第3図に示す状態であ
る。
Sirド結品ウェハ9の主面10は、ラッピング加工お
よびポリッシング加工によって鏡面に仕上げられる(ス
テップ514)。
鏡面に仕上げられたSi単結晶ウェハ9の主面10の上
には、多数の半導体集積回路11が形成される(ステッ
プ515)。この状態が、第4図に示されている。
今までの説明と重複するかもしれないが、各棒部材8の
側面が互いに強固に接着するまでのメカニズムについて
より詳しく説明する。
Si単結晶の理想表面 Si単結晶の表面が理想表面となっていれば、この表面
の原子配列は、2次元゛で模式的に示せば、第8図に示
すような構造になる。この場合、原理的には、2つの理
想表面を接触させれば、室温でも直ちに接着する。この
ことは、清浄な鏡面状の2つの金属を加圧して押付ける
と室温でも接若するというり1実から、容易に推−一1
できるであろう。
なお、図中、rSiJはSi原子であり、「−」は1重
粘合であり、「・」はラジカルである。
S i l11結晶の自然酸化膜 しかし、実際のSi単結晶の表面は、たとえ物理的およ
び化学的に鏡面状にポリッシュしても、理想表面とはな
っていない。すな4〕ち、実際のSi単結晶の表面は、
数原子層の自然酸化膜で覆われており、その膜の厚さは
、数10Aとなっている。このような原子配列を2次元
で模式的に示せば、第9図に示す構造となる。第9図に
おいて、参照番号13で示す部分が自然酸化膜の領域で
ある。また、図中、rOJは酸素原子であり、「−」は
2重粘合である。
より詳しく示せば、自然酸化膜13は、その終端がOH
基となったり、または水素結合によって水(H2O)を
吸むしている。この原子−配列を2次元で模式的に示せ
ば第10図に示す構造となる。
図中、参照番号14は水酸基を・Jζし、参照番号15
は吸着水を示している。また、rHJは水素原子であり
、「・・・」は水素結合である。自然酸化膜13の中で
、終端がOH基となったりする割合や、水素結合によっ
て水(H2O)を吸着したりする割合は、この自然酸化
膜が形成される温度や湿度に影響されることは言うまで
もない。
Si単結晶への浦等の版行 実際上、室内に置かれたSi小結晶の表面には、ごみが
併行するだけでなく、空気中に存在する油などの6機物
が吸むしている。この状態の原子・配列を2次元で模式
的に示せば、第11図に示す構造となる。図中、「R」
はアルキル基等を示す。
油などの有機物が吸容したSi小結晶の表面は、疎水性
であり、水をはじく。このように、Si単結晶の表面が
疎水性とな−λている場合には、たとえ鏡面状態とされ
ていても、2つの表面を室温ドで接触させてもそれらは
接2iLない。疎水性の表面を持つSi小結晶が、室と
では!1.いに接着しない理由は、最表面に存在する浦
等の有機物同士に接jt力がないからである。
S i lp結晶の吸着曲等の除去 S i 111結晶の鏡面同士を、室温−Qri、いに
接j1させるためには、表面に付6しているごみを除去
するたけでなく、最に面に(j(1する浦なとの白°機
物も除去しなければならない。5i11を結晶の表面に
付着している油などの自゛機物を除去する〕j法として
は、その白゛機物が多量に7f(トする場合には、まず
Si単結晶の表面を白−機溶剤で洗浄するのが望ましい
。11機溶剤としては、たとえば、トリクレン、ジメチ
ルエタン、4塩化炭素”9の塩素系溶剤、フレオン等の
弗素系溶剤、アセトン、メチルアルコール等のケトンま
たはアルコール系溶剤が考えられる。
Si小結晶表面に付着した浦等の1機物を除去する方法
として、加熱硫酸による酸化作用によって有機物を焼却
除去してもよい。また、Si小結晶の表面を弗酸(HF
)系の水溶液で軽くエツチングすることによって、表面
に付着している油等の6機物を除去する方法も自°効で
ある。
Si lit結晶の浦のない表面 S i 111結晶の最表面に存(tEする油などの白
゛機物を除去すれば、その表面の原子配列は、2次元で
模式的に示せば、前述した第10図に示すような横這と
なる。Si単結晶の表面を、さらに弗酸(IP)系の水
溶i1&で処理した後、水洗すれば、その表面部分の原
子配列の終端は、基本的には、すべて水酸基(OH,!
りとなる。Si小結晶の表面の終端の水酸1(OHM)
を増すために、Si小結晶の表面を硫酸(H,So、)
 、硝酸(HN03)、過酸化水素(n2o2)=7の
酸化作用のある水溶液で処理した後、水洗してもよい。
Si単結晶の表面の原子配列の終端がすべて水酸基(O
Hu)となっている場合の原子配列は、2次元で模式的
に示せば、第12図に示す構造となる。
Si小結晶の表面のj皇子配列の終端がすべて水酸Jλ
(OH基)となっていたとしても、Si単結晶か湿った
雰囲気中に置かれているならば、その表面部にンτ十の
水(H2O)を吸着していることは―゛うまでもない。
そのような状態の原子配列を2次元で模式的に示せば、
第13図に示す構造となる。
最終処理として、S i 111結晶の表面に対して加
熱処理を施した場合には、Si単結晶の表面の水酸基間
で脱水縮合反応を起こし、その場合の表面の原子・配列
は第9図に示す構造となる。ところが、Si単結晶の表
面の水酸基間で脱水綜合反応が生じている場合であって
も、Si llj結晶が湿った雰囲気中にある場合には
、その表面にtrの水(H2O)を吸着している。その
状態のIにj了配列を2次元で模式的に示せば、第14
図に示す構造となる。
S i lit結晶の室温での接着のメカニズム鏡面状
のSi lit結晶の表面から浦などの白゛機物が除去
されると、その表面は親水性となり水に濡れやすくなる
。このように、親水性でありかつ鏡面状態になっている
2つのS i Ill結晶表面を接触させると、それら
は、室温でも!Tいに容易に接着する。親水性である2
つのSi単結晶表面が室温で互いに容品に接着する理由
は、最表面に存在する水酸基(OH基)同士の水素結合
、または表面に吸着している水同士の水素結合による接
着力の作用である。この水素結合の接着力がいかに大き
いかは、室温でメタン(CH4)が気体であるのに対し
、はぼ同じ分子量の水(H20)が液体であることから
も、容易に理解できるであろう。
Si単結晶の表面の終端がすべて水酸M(OH基)とな
っている場合の接む状態の原T・配列を2次元で模式的
に示せば、第15図に示す構造となる。図中、参照番号
16で示す部分が接着部の領域である。
S i qi結品の表面の水酸基(OH基)間で脱水縮
合反応が生じていて、その部分に水(H20)を吸むし
ている場合の接る状態のjにt1′−配列を2次元で模
式的に示せば、第16図に示す構造となる。
図中、参照番号17で示す部分が接6部の領域である。
水素結合による接着に関しては、水(H20)を介する
場合よりも、水酸基COH基)同士の直接結合の場合の
方が強力である。
5iJ11結晶の室温での接むh゛法 脱脂処理され、かつ酸系の溶液で清浄化処理され、その
後水洗されて乾燥されることによって親水性を有するよ
うになった2つの鏡面状態の5iqt結晶表面は、それ
らを77いに接触させるだけで容易に接むされる。この
接触前に、Si単結晶を乾燥雰囲気中に長時間作(jし
たり、過度に加熱乾燥したりすると、表面の13;(子
配列の終端の水酸基(OHM)か脱水綜合反応を起こす
。そのため、接触前に、乾燥雰囲気中に長時間保存した
り、過度に加熱乾燥したりするのは好ましくない。また
、接触前にSi単結晶を室内等に長1177間保17す
ると、Si単結晶の表面には空気中の浦等が1呼吸ンI
されるので、好ましくない。
親水性の表面を持つ2つのSi表面を接触させるときに
は、それらをh干湿った状態に保つのがよい。なぜなら
、2つのSi単結晶表面の接触部分に隙間があったとし
ても、その隙間を形成している部分は、水(H20)の
水素結合の効果で接6されるからであり、また接触面へ
の油等の吸6を防ぐからである。
2つのSi単結晶表面を接触させた後に、接触面から余
分の水(H20)を除去するために、2つのS i 1
11結晶棒部材を摺り合イ)せることによって若干加圧
すれば、両者の間の接聾かより良好となる。この場合、
振動等による悪影響を防ぐために、S i Ill結晶
棒部材の自重の他に、重りを加えてもよいし、締付装置
や治具によって加圧するようにしてもよい。
Si単結晶の室温での接着力 2つのSi単結晶棒部材を室温で接着した後、引張強度
をal定すると、その値は、0.5〜5゜0 k g 
/ cm 2の範囲にばらつく。Si単結晶の鏡面の表
面粗さが20nm付近であれば、この引張強度は0.5
kg/cm2付近の鎖になる。
方、Si単結晶の鏡面の表面i■さが5〜10 n m
の場合には、引張強度は3.0〜’5.0kg/c■2
付近の値となる。現(Iの技術水準では、Si単結晶の
鏡面の表面粗さを2「口11程度にするのは十分可能で
ある。したがって、鏡面の表面粗さに関しては、問題は
生じない。
引張強度が上述のようにばらつく原因は、水素結合によ
る水酸基(OH基)同士の接着が、5ii1を結晶表面
の仝而にわたっていないからであると考えられる。言換
えれば、Si単結晶の表面の全曲にわたって水酸基(O
H基)同士か水素結合で接着されていれば、引張強度は
、5 k g/ c m2レベルの鎮になると行えられ
る。
Si単結晶の加熱による接j′1カ 室温でIi、いに接るしたSi単結晶杯部材を窒素(N
2)雰囲気中で加熱すると、引張強度が上昇する。この
引張強度は、200 ℃を越えた温度のところで、急激
に上昇し始める。室温でN7いに接るしたS i 11
1結晶棒部材を、400℃の窒素雰囲気中で加熱した後
に、引張強度をall定すると、5Okg/cm2前後
の値が得られる。この引張強度は、400℃〜800℃
の加熱温度範囲では、飽和している。ところが、t7い
に接着したS i lit結晶棒部材を800 ’Cを
越える温度の窒素雰囲気中で加熱すると、引張強度は、
さらに急激に上昇し始める。互いに接むしたSi単結晶
棒部材を窒素雰囲気中で1000℃〜1200℃の温度
範囲で加熱後、引張強度を測定すると、100〜200
kg/cm2の値が得られる。この場合、破壊はSi単
結晶のバルクで生ずるが、このような100〜200k
g/cm2の引張強度の値は、S1単結晶の引張強度と
同一レベルである。
S1単結晶の加熱による接るのメカニズム加熱温度が2
00℃を越えたときに引張強度が急激に上昇し始めるの
は、Si単結晶棒部材の接触面において、水酸基(OH
基)同士が脱水綜合反応を起こし始めるからであると考
えられる。すなわち、水酸入((OH基)同士の水素結
合から、5t−0−3iの結合に変わり始めるからであ
ると考えられる。
加熱温度が400’C〜800 ’Cの加熱温度範囲で
引張強度が飽和するのは、上記脱水綜合反応により発生
した水(H2O)によるボイドの増加と、5i−0−3
i結合の増加がバランスしているためと考えられる。
加熱温度が800℃を越えると引張強度がさらに急激に
上昇し始めるのは、ボイドが減少し始め、5i−0−8
i結合の増加の効果が勝るようになるからである。加熱
温度がI U (J t)℃〜1200℃になると引張
強度が1 tJ U 〜2 U U k g / c 
tn2の値に安定するのは、脱水綜合反応が完結するか
らであると考えられる。脱水縮合反応か完結した状態の
13;t 、7配列を2次元で模式的に示せば、第17
図に示ずt>”i造となる。図中、3照番号18で示す
部分は、接着部の領域である。
Si単結晶の加熱による接11ノJ゛法、!J(木的に
は、室温でG、いに接層:1シたSi単結晶棒部材を、
1000℃〜1200℃の温度の窒素雰囲気中で2時間
前後加熱すれば、強固な接着が得られる。加熱および冷
却にあたっては、Si単結晶に結晶欠陥が発生しないよ
うな速度で除熱および徐冷をする必要がある。互いに接
着したSi単結晶棒部材に対する加熱スピードは、ボイ
ドの急激な発生を防ぐために、まずS i lli結晶
棒部材を200℃〜400℃の温度で30分〜1時間程
度保持し、その後400℃〜800℃の温度で30分〜
1時間#呈疫作持するのか好ましい。
加熱雰囲気としては、Si単結晶の鏡面の平面度が良好
な場合には窒素雰囲気でもよいが、5i111結晶の鏡
面のや曲に4つたって接着を確実にするために、酸素を
窒素に混合したり、水蒸気と酸素を窒素に混合シたりす
るのが望ましい。
上記加熱処理中においては、振動等による悪影響を防ぐ
ために、Si単結晶棒部材の自重の他に、重りを加えて
もよいし、締付治具によって加圧するようにしてもよい
S i lit結晶の接触面の隙間の充填S i li
t結晶棒部材の鏡面の平面瓜が悪い場合には、マクロな
意味で接触しない部位があるために、IT、いに接着し
ない面が発生することがある。平面度の悪さよっ′C生
ずる非接触而の隙間は、Slの酸化による体積膨張、す
なわち5t−sto2による体積の膨張により補償され
て、す°いに接触するようになる。このようなStの酸
化は、脱水縮合反応によりt生した水によってなされた
り、あるいは加熱雰囲気中に導入された水または酸素に
よってなされる。
”; i lli結晶棒部材の鏡面の平面度は、10μ
ロー以下であることが好ましい。しかし、実際上、r[
容てきる([面皮は、加熱雰囲気や加熱温度条件によっ
ても異なってくる。
1死重度の悪さによって生ずる非接触而を補償する方法
として、原r配列において縮合反応ができる終端を持つ
シラン系6機物で隙間を充填するようにしてもよい。シ
ラン系有機物は、室温では、水素結合で互いに接着する
が、加熱によって縮合して、5i−0−8i結合または
Sl−3i結合を非接触面間の隙間に導入する。シラン
系有機物を充填する場合には、鏡面の直接的接触面に悪
影aを及ぼさないようにするために、極少の口に抑える
必要がある。シラン系f1“機物を導入したときの原子
配列を2次元で模式的に示せば、たとえば、第18図に
示す構造となる。図中、参照番号19で示す部分は接む
部の領域である。
次に、第1図〜第4図を参照して、この発明の実施例の
メリットについて説明する。
棒状基材7は、4個の棒部材8を並列に集合して互いに
接続して一体物としたものである。棒状括+47をスラ
イス加工することによって得られるウェハ9の面積は、
1木の枠部448をスライス加工することによって得ら
れるウェハの面積の4倍の大きさである。前述したよう
に、従来、Si単結晶ウェハの直径は、単結晶インゴッ
トの直径によって定められていた。単結晶インゴットの
製造技術の観点から見れば、量産レベルでは、S i 
Ill結晶ウェハの最大直径は6インチである。また、
試作レベルでは、Si単結晶ウェハの最大直径は10イ
ンチである。ところが、この発明の実施例では、単結晶
インゴットから成形された4本の棒部材8を集合させて
−・体物とし、その一体物である棒状基材7をスライス
加トすることによってウェハ9を古るものであるので、
従宋製造することが不可能であ−ノたような大きさの直
径のウェハを得ることができる。しかも、このような大
面積のSi単結晶ウェハを比較的安111hに得ること
ができる。
大面積のlli而を持つS t ’l’L−品棒状基打
棒状基材7ス加工し、さらにラッピング加工およびポリ
ッシング加工等の工程を経て、大面積のSi単結晶ウェ
ハ9が製造される。これらの工程は、基本的には、面q
1位で操作される多数の細分化された工程からなってい
る。したがって、小面積のSi単結晶ウェハを複数ν、
1作製する場合と、このL(数個のウェハの合計面積と
同じだけの面積を白゛する1枚の大面積の5iIll結
晶ウエハを作製する場合とを比較すると、1枚の大面積
のSi tit結晶ウェハ9の方が面積あたりのコスト
が安価となる111能性がある。これは、以ドの理由に
よる。曳数個の棒部材8を並列に集合させて!iいに接
続して一体物とする場合には、その接続のために切断工
程、ラッピング工程、ポリッシング工程、洗浄工程、加
熱工程等が付加される。この付加される工程は、1本の
Si単結晶インゴットからウェハを製造する場合には不
要なものである。その分、複数本の棒部材8を集合させ
る場合、コストが上昇する。
一方、棒状の部材からウェハを作製するのに必要となる
スライス工程、ラッピング工程、ポリッシング工程等に
関しては、複数本の棒部材8を集合させて一体物とした
方がコストの低ドにつながる。
すなわち、棒部材8がそれぞれ分離しであるならば、各
枠部Hに対してそれぞれウェハを作製するためのスライ
ス加][、ラッピング加]に、ポリッシング加工等が必
要となる。これにλ・1して、ttt数本の棒部材8を
集合した棒状基材の場合には、この1本の棒状基材7に
λ、lして、ウェハを作製するためのスライス加工、ラ
ッピング加工、ポリッシング加工が施されるだけである
。このように、棒状の部材からウェハを作製するまでの
゛に程を考えた場合には、この発明の実施例では大幅な
コスト低減につながる。全体的に見れば、t(数本の棒
部材を集合させるために必要となったコストの上昇分よ
りも、[(数本の棒部材の集合体である棒状基材7を加
工してウェハを作製することによって得られるコストの
減少分の方が勝る。つまり、全体的に見れば、本発明の
実施例は、コストa(減につながる。集合する棒部材8
の数が増すほど、このコスト低減の効果は大きくなる。
第4図に示すように、St中Lしj /I^ウェハ9の
主面10上には多数の半導体集積回路11が形成される
。ウェハ0の上に形成される゛!1専体集体集積回路1
1は、ウェハ9の面積か大きいはと多くなることは明白
である。半導体集積回路の製造分野においては、基本的
には、写真製版技術を用いることによって多数の同一回
路を同時に製作することが可能である。そのため、1、
−別的に1つの回路を製造することと比較して、同−回
路構成あたりの製造コストを飛躍的にO(下させること
ができる。
このコスト低下の効果は、同時に形成される゛r、導体
集積回路11の数か多いほど大きくなる。したかって、
S i lit結晶ウェハ0の面積が大きいほど、同−
回路(^を成あたりの製造コストか低ドする。
1三導体集積回路の製造にあたっては、与真製版玉程の
前後の工程で、Si単結晶ウェハは、そのウェハごとに
あるいはウェハのロフトごとに処理される。したがって
、SN単結晶ウェハ9の面積が大きいほど、より多くの
同一回路を同時に製作することができることになり、半
導体集積回路の同一回路構成あたりの製造コストをより
低下させることができる。これらの1ニ程を列挙すると
、Si lit結品ウェつ上に結晶を桔層するエビタキ
シャル工程、単結晶ウェハ中に不純物を導入するイオン
注入上程およびその後の拡散上程、選択的に不純物を導
入したり接合表面を保護するために行なわれる酸化工程
またはcvo、c程、電極や配線層を形成するだめのメ
タライズ工程などがある。これらの工f?は、単結晶ウ
ェハごとにあるいは小結晶ウェハのロットごとに処理さ
れる。
以上述べたように、この発明の実施例では、相対的に大
面積のSli’i品Jllsウェハ9を用いて、その上
面に同時に多数の半導体93債回路11を形成するもの
であるので、半導体集積回路11の1個あたりのコスト
を低下させることができる。一般に、半導体集積回路の
コストは、設、21費、材料費、加[費、営業費等によ
り構成されている。専用製品の場合には、設工1費や営
業費等が相対的に高くなるが、汎用性があり、かつ大量
に生産される製品の場合には、設:1費や営業費等が相
対的に低くなる。前述したようなこの発明の実施例によ
る加」、費の低減の効果は、汎用性がありかつ大量に生
産される製品に対して、たとえば、大容量メモリのよう
な主を半導体集積回路に々・1して特に顕t°である。
半導体集積回路産業が装置産業であると言われている所
以は、製造設備が高価であるからである。
特に、ウェハを製造する工程の設備が高1+tliであ
る。
現6ニウエハ製造工1°lを見てみると、工場というよ
りは実験室であるような印象を受けるであろう。
これは、実用化されているSi小結晶ウェハの最大直径
が0.15mのレベルであり、工場での大瓜牛pcに用
いる材f1としてはあまりにも面積が小さいからである
。しかしながら、上述した実施例によれば、S i I
ll結晶ウェハの面積は、fil理的には、いくらでも
大きくすることができる。たとえば、1辺の長さが1.
0mである1−h形彫状のSi単結晶ウェハを作ること
も可能である。
最大直径が0.15mのSi単結晶ウェハを用いて形成
した半導体集積回路と、1辺の長さが1゜C1mのSi
単結晶ウェハを用いて形成した半導体集積回路との間に
は、大幅なコスト差が発生する。
この発明の実施例によれば、このような大きな効果が発
揮されるのにしかかわらず、製造上flJに対しては、
より精密な制卸は原則的には必要とならない。すなわち
、Si単結晶ウェハの大面積化に伴なって発生ずるのは
、ウェハの機械的強度の問題、ならびに光学的、熱的お
よび流体的な面積均一性の問題だけである。しかし、こ
れらはスケールアップの問題という工業原理の問題であ
り、製造装置の構造を二[失することにより解消するこ
とができる。
上述の実施例では、従来から製造されていた人きさのS
i lli結品インゴットを用いて棒部材8を製造し、
この棒部材8を並列に集合させて1つの棒状試材7を製
造し、このi+4状話材7をスライス加1゜することに
よ−ノて大きな面積のS i jli結晶ウェハを製造
するものであるので、従来から使用されているS i 
lit結晶インゴットの製造設し;kを排却することな
く引き続き使用することができる。すなイ]ち、S i
 lit結晶ウェハの大面積化が急速に進んだとしても
、従来から使用されているSi単結晶インゴットの製造
設備は無駄にならない。したがって、S i Ilt結
晶ウェハの大面積化は、Siウェハの製造メーカにとっ
てそれほど大きな負担にはならない。要するに、Si単
結晶ウェハの大面積化に対してその実現を1+11むも
のは、ウェハの機械的強度の問題、ならびに光学的、熱
的および流体的な面積均一性の問題だけである。これら
の問題は、製造装置の構造を改良することによって容易
に解消し得るものであるので、Si小結晶ウェハの大面
積化も容易に実現することができる。
上述の実施例では、Si単結晶ウェハの人而漬化を進め
るのにあたって、集合されるべき棒部材8の数を増せば
ウェハの大面積化を小刻みにではなく大幅に進めること
ができるので、半導体!!債回路の製造設備の食更を小
刻みにではなく一挙に行なうことができる。つまり、製
造設備の投資効率を大幅に向上させることができる。た
とえば、最大直径0゜1501のSi単結晶ウェハを用
いて半導体集積回路を製造する設備および工程と、1辺
の長さが1.0mのSi単結晶つ、1ハを用いて1’−
jg体体積積回路製造する設備および工程とは、大幅に
異なっていることは明らかである。
上述の実施例では、ウェハ上に半導体!!積回路が形成
される場合について説明したが、この発明は、それ以外
の用途にも適用可能である。すなわち、ウェハ上に同時
に多数の電子デバイスを形成するような用途に対して、
この発明が適用されれば、そのコストを飛躍的に低下さ
せることができる。゛ト導体集積回路以外の個別゛r導
体デバイスとして、たとえば、トランジスタ、ダイオー
ド、サイリスク″、9がこえられるが、これらに対して
もこの発明は適用可能である。さらに、!11導体デバ
イス以外の電子デバイス、たとえば抵抗素子、容量素r
・、センサ等にχ、lしてもこの発明の適用が可能であ
る。
上述の実施例では、Si単結晶棒部材8を、17いに接
続する場合について述べたが、Si多結晶棒部材を互い
に接続する場合であっても全く同じh法が採用される。
Si多結晶棒部材を使用する場合には、たとえば、ウェ
ハの形成後に、そのウェハの表面をレーザアニール技術
によって小結晶化し、Si単結晶ウェハの代わりに使用
する等の応用例が考えられる。
Ge単結晶棒部材を用いる場合やGe多結晶棒部材を用
いる場合であっても、同様な方法で各棒部材をJiいに
集合して一体物とすることが?J能である。ただし、G
 e lit結晶庫部祠またはGe多結晶棒部材を用い
る場合には、r7.いの棒部材の接続は5i−0−Si
結合ではなく、Ge−0−Ge結合である。なお、St
の融点は1412℃であるので、Si結晶の棒部材を1
200”Cの温度まで加熱することができる。一方、G
eの融点はり58.5℃であるので、Ge結晶の棒部材
を加熱する場合にはその加熱温度か900℃を越えては
ならない。
GaAs、1nPs CdS′!iの化合物半導体の単
結晶または多結晶からなる1に数個の棒部材を互いに集
会させて接合したり、石英(S 102)やサフアイヤ
(ALOa)などの酸化物からなる護数個の棒部材を互
いに集合させて接合することもI’17能である。ただ
し、化合物半導体の場合には、棒部材を加熱したときに
分解が生ずるおそれがあるので、ぬ度条件をできるだけ
低温にする必要がある。また、棒部材の表面を十分酸化
または水酸化するための処理をする必要がある。
前述したように、Si単結品同士の接着であっても、ミ
クロ的には、自然酸化膜によるS iO2同士の接着で
あった。したがって、Si単結晶棒部材上に作為的に5
i02を付むさせ、その後、この5i02を介してSi
単結晶棒部材を互いに接着するようにしてもよい。5i
02の付着の方法としては、色々なものが選択できる。
たとえば、Si単結晶棒部材を湿った酸素雰囲気中(H
20十o2+N2)で900℃に加熱し、それによって
棒部材の表面に0.5〜2 /7 Illの酸化膜を付
着させてもよい。また、シラン系の化合物(StH1+
02やS i (OC2H2) aなど)の熱分解法を
利用して棒部材の表面に酸化膜を付むさせてもよい。あ
るいは、いわゆるCVD法によって、棒部材の表面に0
.5〜2μm夏1程瓜の酸化膜を付るするようにしても
よい。
Si単結晶棒部材の表面に作為的に5in2を付るさせ
た後の化学処理および加熱処理は、Si中単結棒部材同
士を互いに接着する場合と同じである。Si単結晶棒部
材の表面に作為的に5i02を付着させたノjが、′s
7いの棒部材は接着しやすくなるが、酸化膜の膜厚か1
1すぎると、酸化に伴なうSiの膨張による接触面の隙
間を補償する効果が少なくなる。したがって、酸化膜の
膜厚が過剰に大きくならないようにしなければならない
複数のSi単結晶棒部材を、Si多結晶を介して互いに
接着するようにしてもよい。Si多結晶は、シラン(S
iHn)の熱分解によってSi単結晶棒部材の表面に付
着させることができる。付着したSi多結晶は、ストレ
ス緩和の効果を発揮する。
複数のSk多多結晶部部材、作為的に付むした5i02
を介して互いに接着することももちろん■1能である。
Ge結晶からなる棒部材、種々の化合物゛IS導体から
なる棒部材、酸化物からなる棒部材についても、この棒
部材と異なった材料を介して互いに接j1することがi
ll能である。たとえば、GaAs単結晶棒部材の表面
に、種々のノj法で酸化膜を付着させることが可能であ
る。GaAs単結晶棒部材は、乾燥雰囲気中または湿っ
た雰囲気中で350℃〜500℃に加熱される。このよ
うにGaAs11j結晶棒部材を(I(/A!で酸化さ
せるのは、Asの脱離をUj +hするためである。G
aA3単結晶棒部材の表面に形成される酸化物はGa2
0aである。
GaAs単結晶棒部材をAs20.雰囲気中で加熱すれ
ば、酸化物としてAs20.も得られる。
GaAs単結晶棒部材を、NH,B、oa水溶液中、1
%H,PO,水溶液中、39ムH,BO。
水溶液中、3096 H202水溶itk中などに浸漬
することによって、その表面を陽極酸化するようにして
もよい。
複数のGaAs単結晶棒部材を、シリコンナイトライド
(Sj3N4)を介して互いに接着してもよい。この場
合、シリコンナイトライド(SL、N、)は、高温ドで
のAsの脱離を防止する効果を発揮する。
たとえば、G a A s (11結晶棒部材の表面に
、CVD法によって(S iH4+NH,の熱分解によ
って)Si、N、を付着させる。Si、N4同士には接
6カがないので、さらにSi、N4の付6層の上にCV
D法によって(Sin4の熱分解によって)多結晶Si
を付着させる。次に、多結晶Si付着層の上に、CVD
法によって(SiH4+0□またはS i (OC28
5) 4の熱分解によって)Sin:を付着させる。そ
れ以後の化学処理および加熱処理は、前述したSi単結
晶棒部材の場合と同じである。ただし、G a A s
の融点は1238℃であるので、GaAs単結晶棒部材
の加熱温度は1000℃を越えないようにするのが望ま
しい。
上述の方法に!5いて、シリコンナイトライド(Si、
N4)の代わりに、CVD法によって(A Q <o 
c 3 H? > aの熱分解によって)M化アルミ(
ALO3)を付着するようにしてもよい。また、高温に
おけるAsの脱離の問題は77干残るが、GaAs単結
晶棒部材の表面に、直接Si多結晶を付むさせてもよく
、あるいは表面の平面度が良好であれば、直接5i02
を付着させてもよい。
今までの説明では、同一材料からなる複数の棒部材をJ
X、いに接続する場合について述べたが、異なった材料
からなる複数の棒部材を並列に集合させて互いに接続し
て一体物とすることも可能である。たとえば、Si単結
品からなる棒部材とGaAs単結晶からなる棒部材とを
同様な方法によってh:いに接6することもnf能であ
る。この場合、たとえば、G a A s 11j結晶
棒部材の最表面にSLを付着させるようにしてもよい。
複数の棒部材が、少量の酸素(0□)を介してミクロな
意味で完全に接着している場合には、酸素(0□)がバ
ルク中に拡散しているので、棒部材間の接着界面は完全
結晶となっている。しかし、一般には、棒部材の表面の
平面度の悪さや表面粗さを補償するために、腹数個の棒
部材の接触部分には過剰の酸素が介在するので、接着界
面は完全結晶とはならない。接着界面が完全結晶とはな
っていなくても、すなわち、完成したウェハ中に継日部
分が存在し、そのmu部分が完全結晶とはなっていなく
ても、それらが機械的に強固に接着していれば問題はな
い。たとえば、完成したウェハ中に、数10A〜μmオ
ーダの不完全結晶の継0が存在していたとしても、ウェ
ハの上に多数の同じパターンを形成する場合には大きな
障害にはならない。
第1図および第2図に図示した実施例では、互いに集合
されるべき各棒部材8は、正四角柱形状であったが、そ
のような形状に限られるものではない。第19図および
第20図を参照して、1本のインゴット19は、正方形
の断面形状を持つ1本の棒部材20と、台形の断面形状
を持つ4本の棒部材21とに分割される。第21図およ
び第22図に示すように、インゴット19から取出され
た台形形状の断面を6する棒部材21を多数集合させて
互いに接続して1本の棒状基材22とすることも可能で
ある。第19図〜第22図に示したような方法によれば
、材料の利用効率を高めることができる。
第23図に示すような台形の断面形状を持つインゴット
23を利用することもill能である。たとえば、ホリ
ゾンタルブリッジマン法CHB法)によって製造された
GaAsインゴットは、第23図に示すような111而
形状が台形の棒となる。このようなインゴット23を成
形し、この成形した棒を並列に集合させて第24図およ
び第25図に示すような棒部材24を作れば、材料の利
用効率を高めることができる。
集合されるべき棒部材の形状は角柱である必要はない。
つまり、棒部材は、その長さ方向に延びかつ鏡面状に仕
上げられた接合面を有していれば、どのような形状のも
のであってもよい。たとえば、第26図に示した実施例
では、棒部材25は、2個の接合面25a、25bを有
するほぼ円柱形状である。これらの棒部材25を4氷晶
列に集合させて互いに接続して棒状基材27を作れば、
その中央部分に穴部26か形成される。第26図に示し
た実施例によれば、材料の使用効率を高めることができ
、また棒状基材27の内部に発生する内部ストレスを緩
和する効果も発揮する。
第27図に示されている棒状基材28は、5ir(1結
晶からなり、その断面形状が正方形の正四角柱の棒部材
2つを4水束合させてカーいに接続して一体物としたも
のである。各棒部材29は、その接続面に介■する5i
02膜30を介して互いに接続されている。各棒部材の
間に介在させる材料としては、棒部材の酸化物に限られ
るものではない。たとえば、棒部材の窒化物や多結晶体
を介在させてもよい。あるいは、棒部材とは異なった材
料の単結晶体、多結晶体、酸化物、窒化物などを介在さ
せるようにしてもよ(−0 第28図に示されている棒状基材31は、異なった材料
から作られている棒部材を並列に集合させて互いに接続
して一体物としたものである。具体的には、棒状基材3
1は、2本のSi単結晶棒部材32と、8本のGaAs
1tl結晶捧部材33とを並列に集合させて一体物とし
たものである。この実施例によれば、SiとにaAsの
複合IC1il路を1つのチップで構成することが可能
になる。
第29図に示すように、集合されるべき棒部材34が正
四角柱形状である場合、その角部を参照番号35で示す
ように面取りしてもよい。このような面取りされた棒部
材34を4氷晶列に集合させて一体物とした棒状基材3
6が、第30図に示されている。棒部材34の角部35
は而取りされているので、棒状基材36は、各棒部材3
4の接合部分に切欠37を生じさせる。この実施例によ
れば、各棒部材の接続部分が明瞭に観察され得る。
発明の種々の態様 本件発明に対して考えられる態様は、以下のとおりであ
る。
(1) スライス加J二されることによって複数個の電
子・デバイス用ウェハを提1共する棒状基材であって、 電子デバイス用ウェハとなるべき材料から作られたiM
数個の棒部材を、並列に集合させてtLいに接続して一
体物とした、ウェハ用陣状基材。
(2) 上記(1)に従属するウェハ川棒状基材であっ
て、 前記各棒部材は、その長さ方向に延びかつ鏡面状に仕上
げられた接合面を白゛し、 前記各棒部材の接合面が7iいに接続される。
(3) 上記(2)に従属するウェハ用棒状基打てあっ
て、 前記各棒部材は、同じ材料から作られている。
(4) 上記(3)に従属するウェハ用棒状話材であっ
て、 前記各棒部材は、S i fit結品またはSt多結晶
から作られており、 前記各棒部材の接合面は、5i−0−3i結合または5
t−3i結合によって互いに接続される。
(5) 上記(3)に従属するウェハ川棒状基+4であ
って、 前記各棒部材は、Ge単結晶またはGe多結晶から作ら
れており、 前記各棒部材の接合面は、Ge−0−Ge結合またはC
e−Ge結合によって互いに接続される。
(6) 上記(3)に従属するウェハ用棒状基材であっ
て、 前記各棒部材は、S1単結晶またはSt多結晶から作ら
れており、 前記各棒部材の接合面は、Sin、を介して77いに接
続される。
(7) 上記(3)に従属するウェハ用棒状基材であっ
て、 前記各棒部材は、GaAs5 InP、CdS、サファ
イヤ、石英またはアルミナから作られている。
(8) 上記(2)に従属するウェハ用棒状基材であっ
て、 前記各棒部材は、異なった材料から作られている。
(9) 上記(8)に従属するウェハ用棒状基材であっ
て、 前記複数個の棒部材のうち、第1の棒部材はSi 11
1結晶から作られ、第2の棒部材はG a A s l
it結晶から作られている。
(10) 上記(2)に従属するウェハ用棒状基材であ
って、 前記棒部材は、角柱形状をHする。
(11) 前記(2)に従属するウェハ用棒状基材であ
って、 前記各棒部材は、単結晶インゴットまたは多結晶インゴ
ットである。
(12) 上記(2)に従属するウェハ用棒状基材であ
って、 当該棒状基材は、前記各休部祠間の接合部分の位置を示
すマークを備える。
(13) 上記(12)に従属するウェハ用棒状基材で
あって、 前記マークは、当該棒状基材の外面に形成されたり欠で
ある。
(14) 上記(1)に規定される棒状基材をスライス
加工することによって得られた電子デバイス用ウェハ。
(15) 上記(4)に規定される棒状基材をスライス
加工することによってi!Iられた電子デバイス用つエ
ノ\。
(16) 上記(5)に規定された棒状基材をスライス
加工することによって得られた電子デバイス用ウェハ。
(17) 上記(6)に規定される棒状基材をスライス
加工することによって得られた7u子デバイス川ウエハ
(18) 上記(9)に規定される棒状基材をスライス
加工することによって得られた電子デバイス用ウェハ。
(19)  電子デバイス川ウェハとなるべき材木1か
ら作られた複数個の棒部材を月1意する工程と、前記各
棒部材の外面に、その長さ方向に延びかつ鏡面上に佳1
げられた接合面を形成する工程と、前記各棒部材の接合
面を、化学薬品を用いた表面処理によって清浄にする:
[程と、 前記各棒部材を並列に集合させてそれぞれの接合面を互
いに接触させることによって、各棒部材の集合体である
棒状基材を作るに程と、前記棒状基材を加熱雰囲気下に
保持する工程と、前記棒状基材をスライス加工すること
によって74Tデバイス用ウエハを得る工程と、を備え
る、71i子デバイス川ウエハの製造方法。
(20) 上記(19)に従属する電子デバイス川ウェ
ハの製造方法であって、 化学薬品によって接合面を清浄にする工程は、接合面を
脱脂することと、 接合面に付着している付着物を酸化除去することと、 接合面を安定で均一な酸化状態にすることと、を含む。
(21) 上記(20)に従属する電子デバイス用ウェ
ハの製造方法であって、 前記接合面の脱脂は、接合面をh′機溶剤で洗浄するこ
とによって行なわれる。
(22) 上記(20)に従属する電子デバイス用ウェ
ハの製造方法であって、 前記付着物の酸化除去は、接合面を加熱硫酸に浸漬する
ことによって行なわれる。
(23) 上記(20)に従属する電子デバイス用ウェ
ハの製造方法であって、 前記接合面を安定で均一な酸化状態にすることは、接合
面を加熱された硝酸系溶液に浸漬することによって行な
われる。
(24) 上記(20)に従属する電子デバイス月1ウ
ェハの製造方法であって、 前記接合面を安定で均一な酸化状態にすることは、接合
面上に形成された酸化膜の最表面部を除去することを含
む。
(25) 上記(24)に従属する電子デノくイス用ウ
ェハの製造方法であって、 前記酸化膜の最表面部の除去は、接合面を弗酸系水溶液
に浸漬することによってjiなわれる。
(26) 上記(19)に従属する電子デバイス用ウェ
ハの製造方法であって、 鏡面状に仕上げられた前記接合面は、その平面度が10
μnl以下でその表面↑■さか10 r+ m以下であ
る。
(27) 上記(19)に従属する電子デバイス用ウェ
ハの製造方法であって、 前記各棒部材を並列に集合させて棒状基材を作る1、程
は、室温下で行なわれる。
(28) 上記(19)に従属する電子・デバイス用ウ
ェハの製造方法であって、 前記棒状基材を加熱雰囲気下に保持する工程は、前記棒
状基÷4を窒素雰囲気下に置くことを含む。
(29) 上記(19)に従属する電子デバイス用ウェ
ハの製造方法であって、 前記棒状基材を加熱雰囲気下に保I:iする工程は、前
記棒状基材を400℃の温度雰囲気中に置くことと、そ
の後 前記棒状基材を600℃の温度雰囲気中に置くことと、
その後 前記棒状基材を1000℃の温度雰囲気中に置くことと
、 を含む。
(30) 上記(29)に従属する電子デバイス用ウェ
ハの製造方法であって、 前記棒状基材を400℃の温度雰囲気中に置く時間は3
0分であり、 前記棒状基材を600℃の温度雰囲気中に置く時間は3
0分であり、 前記棒状基材を1000℃の温度雰囲気中に置く時間は
1時間である。
(31) 上記(19)に従属する電子デバイス用ウェ
ハの製造方法であって、 前記各棒部材は、同じ材料から作られている。
(32) 上記(31)に従属する電子デバイス用ウェ
ハの製造方法であって、 前記各棒部材は、Si単結晶またはSi多結晶から作ら
れている。
(33) 上記(31)に従属する電子デバイス用つエ
ノ1の製造方法であって、 前記各棒部材は、Ge単結品またはGe多結晶から作ら
れている。
(34) 上記(19)に従属する電子デバイス711
ウエハの製造方法であって、 前記各棒部材は、異なった材料から作られている。
(35) 上記(34)に従属する電子デバイス用ウェ
ハの製造方法であって、 前記複数個の棒部材のうら、第1の棒部材はSi単結晶
から作られ、第2の棒部材はGaAs単結晶から作られ
ている。
[発明の効果] 以上のように、この発明によれば、スライス加工される
ことによって複数個の電子デバイス用ウェハを提OF、
する棒状基材が、複数個の棒部材を並列に集合させて互
いに接続して一体物としたものであるので、かなり大き
な面積を持つ電子デバイス用ウニl−を得ることができ
る。したがって、大きな面積のウェハ上に非常に多くの
電子デバイス川ウェハを形成することができ、1個あた
りの電子デバイスの&fllit8を安くすることがで
きる。
【図面の簡単な説明】
第1図は、この発明の一実施例の棒状基材を示す斜視図
である。第2図は、TS1図の棒状基材を熱処理した後
の状態を示す斜視図である。第3図は、第2図の棒状基
材をスライス加工することによって得られた電子デバイ
ス用ウェハを示す斜視図である。第4図は、第3図に示
すウェハ上に多数の半導体集積回路が形成されている状
態を示す平面図である。 第5図は、Si単結晶インゴットを作製した段階から半
導体集積回路を形成するまでの製造]−程を示す図であ
る。 第6図は、4本の単結晶インゴットを示す斜視図である
。第7図は、第6図に示されている単結晶インゴットを
加工することによって得られた4本の棒部材を示す斜視
図である。 第8図は、Si単結晶の表面が理想表面となっている状
態を模式的に示す原子配列図である。第9図は、Si単
結晶の表面に自然酸化膜が形成されている状態を模式的
に示す原子配列図である。 第10図は、第9図の自然酸化膜に水が成否している状
態を模式的に示す原子配列図である。第11図は、Si
単結晶表面に油などのC−f機物が付青している状態を
模式的に示す原子配列図である。 第12図は、Si単結晶の表面の終端がすべて水酸基と
なっている状態の原子配列図である。第13図は、第1
2図に示す構造の終端に水が吸養している状態を示す原
子配列図である。第14図は、Si単結晶の表面の水酸
基間で脱水縮合反応が生じ、その後その最表面部に水が
吸むされている状態を模式的に示す原子配列図である。 第15図は、Si単結晶の表面の終端がすべて0HJJ
、となっている場合の接む状態の原子配列を模式的に示
す図である。第16図は、Si単結晶の表面の水酸基間
で脱水縮合反応を起こしていて、水を成否している場合
の接谷状態の原子配列を模式的に示す図である。第17
図は、接合部分で脱水縮合反応が完結している状態を示
す原子配列図である。第18図は、シラン系f−7n物
を介〆1.させて接触させている状態を模式的に示す原
子配列図である。 2119図は、1本のインゴットから異なった形状の複
数個の棒部材を取出すことのできる状態を示す平面図で
ある。第20図は、第19図の正面図である。第21図
は、第19図に示されている断面形状が台形の棒部材を
1夏数本集合させて一体物とした状態の平面図である。 第22図は、第21図の正面図である。 第23図は、断面形状が台形の・fンゴッ!・を示す斜
視図である。第24図は、第2′3図のインゴットを用
いて製造された棒状基材を示す・1孔面図である。第2
5図は、第24図の棒状基Hの正面図である。 第26図は、棒状基材の他の例を示す平面図である。第
27図は、棒状Jl(材のさらに他の例を示す平面図で
ある。第28図は、棒状基材のさらに他の例を示す平面
図である。T329図は、後に集合されるべき棒部材を
示す東面図である。第30図は、第29図に示されてい
る面取りされた棒部材を4本集合させることによって得
られる棒状基材を示す平面図である。 第31図は、S i lli結晶インゴットを示す斜視
図である。第32図は、第31図の単結晶インゴットを
加工することによって得られる棒部材を示す斜視図であ
る。第33図は、第32図の棒部材をスライス加工する
ことによって得られるウェハを示す斜視図である。第3
4図は、第33図に示されているウェハの主面上に多数
の半導体集積回路が形成されている状態を示す・1′・
面図である。 図において、7は棒状基材、8は棒部材、9はウェハ、
11は!i導体集積回路をiJ<ず。 なお、各図において、同一の番号は、同一または相当の
要素を示す。

Claims (1)

    【特許請求の範囲】
  1. (1)スライス加工されることによって複数個の電子デ
    バイス用ウェハを提供する棒状基材であって、 電子デバイス用ウェハとなるべき材料から作られた複数
    個の棒部材を、並列に集合させて互いに接続して一体物
    とした電子デバイス用ウエハを提供するための棒状基材
JP63277975A 1988-11-01 1988-11-01 電子デバイス用ウエハ,ウエハ用棒状基材および電子デバイス Expired - Lifetime JPH07101679B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP63277975A JPH07101679B2 (ja) 1988-11-01 1988-11-01 電子デバイス用ウエハ,ウエハ用棒状基材および電子デバイス
EP89311180A EP0367536B1 (en) 1988-11-01 1989-10-30 Rod base material for providing wafers used for electronic devices and a method of manufacturing wafers used for electronic device
DE68914249T DE68914249T2 (de) 1988-11-01 1989-10-30 Stabförmiges Ausgangsmaterial für Scheiben für elektronische Bauelemente und Verfahren zur Herstellung solcher Scheiben.
US07/427,887 US5105254A (en) 1988-11-01 1989-10-30 Rod assembly for manufacturing large wafer for electronic devices
KR1019890015753A KR930010970B1 (ko) 1988-11-01 1989-10-31 전자 디바이스용 웨이퍼를 제공하는 봉상기재와 웨이퍼 및 그 웨이퍼 제조방법
CA002001934A CA2001934C (en) 1988-11-01 1989-10-31 Rod assembly for manufacturing large wafers for electronic devices
US07/648,110 US5100839A (en) 1988-11-01 1991-01-31 Method of manufacturing wafers used for electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63277975A JPH07101679B2 (ja) 1988-11-01 1988-11-01 電子デバイス用ウエハ,ウエハ用棒状基材および電子デバイス

Publications (2)

Publication Number Publication Date
JPH02122617A true JPH02122617A (ja) 1990-05-10
JPH07101679B2 JPH07101679B2 (ja) 1995-11-01

Family

ID=17590877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63277975A Expired - Lifetime JPH07101679B2 (ja) 1988-11-01 1988-11-01 電子デバイス用ウエハ,ウエハ用棒状基材および電子デバイス

Country Status (6)

Country Link
US (2) US5105254A (ja)
EP (1) EP0367536B1 (ja)
JP (1) JPH07101679B2 (ja)
KR (1) KR930010970B1 (ja)
CA (1) CA2001934C (ja)
DE (1) DE68914249T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176014A (ja) * 2000-09-28 2002-06-21 Sharp Corp シリコンウエハの加工方法
JP2007208060A (ja) * 2006-02-02 2007-08-16 Sharp Corp シリコンウエハの製造方法、シリコンウエハおよびシリコンブロック
JP2008087980A (ja) * 2006-09-29 2008-04-17 Kyocera Kinseki Corp ウェハの製造方法
US7637801B2 (en) 2000-09-28 2009-12-29 Sharp Kabushiki Kaisha Method of making solar cell
WO2020036167A1 (ja) * 2018-08-13 2020-02-20 昭和電工株式会社 SiC単結晶の貼合方法、SiCインゴットの製造方法及びSiC単結晶成長用台座

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5201977A (en) * 1989-08-09 1993-04-13 Hiroaki Aoshima Process for producing structures from synthetic single-crystal pieces
JP2566175B2 (ja) * 1990-04-27 1996-12-25 セイコー電子工業株式会社 半導体装置及びその製造方法
EP0456060B1 (en) * 1990-04-27 1995-09-13 Hiroaki Aoshima Process for bonding synthetic singel crystals
JP2701709B2 (ja) * 1993-02-16 1998-01-21 株式会社デンソー 2つの材料の直接接合方法及び材料直接接合装置
DE59309969D1 (de) * 1993-05-28 2000-04-13 Ibm Verfahren zur Herstellung eines Plattenstapels aus direkt miteinander verbundenen Siliziumplatten
WO1996013060A1 (de) * 1994-10-24 1996-05-02 Daimler-Benz Aktiengesellschaft Verfahren zum direkten verbinden von planaren körpern und nach dem verfahren aus planaren körpern hergestellte gegenstände
JPH0982588A (ja) * 1995-09-12 1997-03-28 Denso Corp 窒化物の直接接合方法及びその直接接合物
US6239038B1 (en) 1995-10-13 2001-05-29 Ziying Wen Method for chemical processing semiconductor wafers
RU2160329C1 (ru) * 1997-06-27 2000-12-10 Ниппон Пиллар Пэкинг Ко., Лтд МОНОКРИСТАЛЛ SiC И СПОСОБ ЕГО ПОЛУЧЕНИЯ
US5980873A (en) * 1997-07-07 1999-11-09 Kapral; Ales M. Additive for cosmetics and other topically applied materials
KR100560853B1 (ko) * 1997-10-06 2006-06-16 윤덕주 실리콘웨이퍼표면평활처리방법및장치
JP2002293686A (ja) * 2001-04-03 2002-10-09 Hitachi Cable Ltd 化合物半導体単結晶の成長方法及びそれから切り出した基板
DE102004010956B9 (de) * 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
JP5394043B2 (ja) * 2007-11-19 2014-01-22 株式会社半導体エネルギー研究所 半導体基板及びそれを用いた半導体装置、並びにそれらの作製方法
FR2939151A1 (fr) * 2008-12-01 2010-06-04 Soitec Silicon On Insulator Lingots formes d'au moins deux lingots elementaires, un procede de fabrication et une plaquette qui en est issue
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
CN111452236B (zh) * 2020-04-16 2022-05-03 西安奕斯伟材料科技有限公司 晶棒粘接方法及晶棒粘接装置
CN111270314A (zh) * 2020-04-17 2020-06-12 中国电子科技南湖研究院 一种制备大尺寸单晶的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US602159A (en) * 1898-04-12 Method of producing pyroxylin imitations of mosaic
US639015A (en) * 1898-12-15 1899-12-12 Edward G E Folkes Feed-cutter.
US3235428A (en) * 1963-04-10 1966-02-15 Bell Telephone Labor Inc Method of making integrated semiconductor devices
US3422527A (en) * 1965-06-21 1969-01-21 Int Rectifier Corp Method of manufacture of high voltage solar cell
JPS56105638A (en) * 1980-01-26 1981-08-22 Sumitomo Electric Ind Ltd Manufacture of circular gallium arsenide wafer
US4411731A (en) * 1982-12-27 1983-10-25 Bell Telephone Laboratories, Incorporated Method of contouring crystal plates
JPS6051700A (ja) * 1983-08-31 1985-03-23 Toshiba Corp シリコン結晶体の接合方法
JPS6088536U (ja) * 1983-11-24 1985-06-18 住友電気工業株式会社 化合物半導体ウエハ
JPS60227423A (ja) * 1984-04-26 1985-11-12 Fujitsu Ltd インゴツトの接着方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176014A (ja) * 2000-09-28 2002-06-21 Sharp Corp シリコンウエハの加工方法
US7637801B2 (en) 2000-09-28 2009-12-29 Sharp Kabushiki Kaisha Method of making solar cell
JP2007208060A (ja) * 2006-02-02 2007-08-16 Sharp Corp シリコンウエハの製造方法、シリコンウエハおよびシリコンブロック
JP2008087980A (ja) * 2006-09-29 2008-04-17 Kyocera Kinseki Corp ウェハの製造方法
WO2020036167A1 (ja) * 2018-08-13 2020-02-20 昭和電工株式会社 SiC単結晶の貼合方法、SiCインゴットの製造方法及びSiC単結晶成長用台座

Also Published As

Publication number Publication date
US5105254A (en) 1992-04-14
EP0367536A2 (en) 1990-05-09
CA2001934A1 (en) 1990-05-01
DE68914249T2 (de) 1994-08-11
EP0367536B1 (en) 1994-03-30
KR930010970B1 (ko) 1993-11-18
KR900008619A (ko) 1990-06-04
EP0367536A3 (en) 1990-09-26
CA2001934C (en) 1994-10-18
US5100839A (en) 1992-03-31
JPH07101679B2 (ja) 1995-11-01
DE68914249D1 (de) 1994-05-05

Similar Documents

Publication Publication Date Title
JPH02122617A (ja) 電子デバイス用ウエハ,ウエハ用棒状基材および電子デバイス
US6428620B1 (en) Substrate processing method and apparatus and SOI substrate
CA2228571C (en) Wafer processing apparatus, wafer processing method, and soi wafer fabrication method
JPH0963912A (ja) 貼り合わせ基板製造方法
JP4700652B2 (ja) 層構造の製造方法
JP2560765B2 (ja) 大面積半導体基板の製造方法
KR920022453A (ko) 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조 방법
TWI243418B (en) Process for the wet-chemical surface treatment of a semiconductor wafer
CN1037386C (zh) 金刚石膜上的薄层硅结构芯片材料及其制造方法
US6455352B1 (en) Pin array assembly and method of manufacture
JP2721265B2 (ja) 半導体基板の製造方法
JPS63127531A (ja) 半導体装置の製造方法
JPS6013298B2 (ja) 半導体製造用拡散洗滌兼用治具
JPS61234547A (ja) 半導体基板の製造方法
JPS6271214A (ja) 半導体基板の接合方法
CN1211064A (zh) 一种用于表面工艺多晶硅结构释放的工艺
JP3080860B2 (ja) ドライエッチング方法
JPH0646622B2 (ja) 半導体基板用シリコンウェハの製造方法
JP2588377B2 (ja) 半導体ウエハホルダーおよびその製造方法
JPS6293950A (ja) ウエハの製造方法
KR980011977A (ko) 경면 연마 웨이퍼 제조방법
JP2608443B2 (ja) 半導体ウエハの製造方法
JPS61123132A (ja) ウエ−ハ加熱処理用具
JPH04192566A (ja) 半導体装置およびその製造方法
JPH0346315A (ja) 半導体基板の製造方法