JPH02125447A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH02125447A JPH02125447A JP1153516A JP15351689A JPH02125447A JP H02125447 A JPH02125447 A JP H02125447A JP 1153516 A JP1153516 A JP 1153516A JP 15351689 A JP15351689 A JP 15351689A JP H02125447 A JPH02125447 A JP H02125447A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- semiconductor device
- forming
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＬＳＩなどの半導体装置およびその製造方法に
係り、特にＣｕなどのように、絶縁膜との接着性が悪く
、かつ酸化され易く、しかも化合物の蒸気圧が高い金属
を配線材料として用いた半導体装置およびその製造方法
に関する。
係り、特にＣｕなどのように、絶縁膜との接着性が悪く
、かつ酸化され易く、しかも化合物の蒸気圧が高い金属
を配線材料として用いた半導体装置およびその製造方法
に関する。
（従来の技術）
近年、ＬＳＩの高集積化に伴って電極配線の微細化が進
められているが、電極配線が微細になると電流密度が増
大し、耐エレクトロマイグレーション性が低下する。ま
た、微細になった配線はパッシベーション膜による応力
で断線し易くなり、耐ストレスマイグレーション性も低
下する。
められているが、電極配線が微細になると電流密度が増
大し、耐エレクトロマイグレーション性が低下する。ま
た、微細になった配線はパッシベーション膜による応力
で断線し易くなり、耐ストレスマイグレーション性も低
下する。
従来、ＬＳＩの配線材料には一般にＡｌ系合金が用いら
れてきたが、該Ａｌ系合金では微細化による前記問題を
解決できない。そこで、最近ではＡｌ系合金に比べて電
気抵抗が約２／３と低く、耐マイグレーション性が約２
桁高いＣｕ系合金が新しい配線材料として注目されてい
る。
れてきたが、該Ａｌ系合金では微細化による前記問題を
解決できない。そこで、最近ではＡｌ系合金に比べて電
気抵抗が約２／３と低く、耐マイグレーション性が約２
桁高いＣｕ系合金が新しい配線材料として注目されてい
る。
（発明が解決しようとする課題）
上記したＣｕ系合金は様々な効果をもたらすものの、こ
れをＬＳＩの配線に適用するに当っては解決しなければ
ならない課題がいくつかある。
れをＬＳＩの配線に適用するに当っては解決しなければ
ならない課題がいくつかある。
第１の問題点はＣｕと絶縁膜との接着性が悪いことであ
る。
る。
すなわち、ＬＳＩ等の高集積半導体装置では多層配線が
施され、配線間にはＳ ｉｏ ２等から成る層間絶縁膜
が形成される。ところが、ＣｕはＡ！に比べて層間絶縁
膜との接着性が悪いために、配線が剥離し易いという問
題が発生する。
施され、配線間にはＳ ｉｏ ２等から成る層間絶縁膜
が形成される。ところが、ＣｕはＡ！に比べて層間絶縁
膜との接着性が悪いために、配線が剥離し易いという問
題が発生する。
第２の問題点はＣｕが酸化および腐食され易いことであ
る。
る。
すなわち、Ｃｕ薄膜は約１００℃の大気中で内部まで容
易に酸化される。このため、ＬＳＩの配線形成プロセス
で広く行われている１００℃から４５０℃での前処理や
アニール等の際にに、Ｃｕが酸素に触れないように不活
性ガス雰囲気で実施することになる。ところが、このよ
うな酸素フリーの高純度ガスを用いて酸素の混入を防止
する雰囲気の管理は難しい。
易に酸化される。このため、ＬＳＩの配線形成プロセス
で広く行われている１００℃から４５０℃での前処理や
アニール等の際にに、Ｃｕが酸素に触れないように不活
性ガス雰囲気で実施することになる。ところが、このよ
うな酸素フリーの高純度ガスを用いて酸素の混入を防止
する雰囲気の管理は難しい。
さらに、層間絶縁膜として、酸素雰囲気で形成するＳ
ｉｏ ２膜を使用できず、またレジスト除去に酸素プラ
ズマアッシャ−を使用できないために、配線の信頼性が
低下し、製品のコストが高くなる問題があった。
ｉｏ ２膜を使用できず、またレジスト除去に酸素プラ
ズマアッシャ−を使用できないために、配線の信頼性が
低下し、製品のコストが高くなる問題があった。
第３の問題点はＣｕがエツチングしにくいことである。
すなわち、Ｃｕはハロゲン化合物の蒸気圧が低いため、
Ａｌ系合金の加工に用いられる反応性ドライエツチング
が使えない。このため、Ｃｕ配線の加工には過硫酸アン
モニウムによるウェットエツチングか、物理的に加工す
るイオンビームエツチング等が用いられる。
Ａｌ系合金の加工に用いられる反応性ドライエツチング
が使えない。このため、Ｃｕ配線の加工には過硫酸アン
モニウムによるウェットエツチングか、物理的に加工す
るイオンビームエツチング等が用いられる。
ところが、ウェットエツチングの加工寸法は３μｍが限
界であり、ＬＳＩには使用できない。また、イオンビー
ムエツチングでに、 （１）加工後の断面形状がテーパ付きになり微細加工が
困難である、 （２）イオン損傷によるダメージが大きい（３）Ｃｕと
絶縁膜との選択比が小さいために絶縁膜がオーバエツチ
ングされて薄くなる、（４）エツチングの終点判定が難
しい等の問題があった。
界であり、ＬＳＩには使用できない。また、イオンビー
ムエツチングでに、 （１）加工後の断面形状がテーパ付きになり微細加工が
困難である、 （２）イオン損傷によるダメージが大きい（３）Ｃｕと
絶縁膜との選択比が小さいために絶縁膜がオーバエツチ
ングされて薄くなる、（４）エツチングの終点判定が難
しい等の問題があった。
本発明の目的に、このような問題を解決するためになさ
れたもので、Ｃｕ配線と絶縁膜との接着性を向上させ、
かつＣｕ配線が酸化されるのを防止すると共に、加工ダ
メージの少ない微細配線を容易に形成できる信頼性の優
れた半導体装置とその製造方法を提供することにある。
れたもので、Ｃｕ配線と絶縁膜との接着性を向上させ、
かつＣｕ配線が酸化されるのを防止すると共に、加工ダ
メージの少ない微細配線を容易に形成できる信頼性の優
れた半導体装置とその製造方法を提供することにある。
（課題を解決するための手段）
上記した問題点を解決するために、本発明に、表面に半
導体素子が形成された半導体基体と、該半導体素子と外
部配線とを互いに接続するための少なくとも銅を含有す
る金属配線とを具備した半導体装置において、該金属配
線の表面を導電性酸化防止膜で覆った点に特徴がある。
導体素子が形成された半導体基体と、該半導体素子と外
部配線とを互いに接続するための少なくとも銅を含有す
る金属配線とを具備した半導体装置において、該金属配
線の表面を導電性酸化防止膜で覆った点に特徴がある。
さらに、その製造方法として、半導体基板の表面に形成
される絶縁膜の表面であって、金属配線が形成される領
域以外の領域に第１の緩衝膜を形成する工程と、全面に
金属薄膜を形成する工程と、該金属薄膜の全面に酸化防
止膜を形成する工程と、前記金属薄膜のうち、金属配線
となる領域を覆うように、前記酸化防止膜の表面に第２
の緩衝膜を形成する工程とを有し、半導体基体の表面か
らのエツチングを、前記第１の緩衝膜が露出するまで行
うようにした点に特徴がある。
される絶縁膜の表面であって、金属配線が形成される領
域以外の領域に第１の緩衝膜を形成する工程と、全面に
金属薄膜を形成する工程と、該金属薄膜の全面に酸化防
止膜を形成する工程と、前記金属薄膜のうち、金属配線
となる領域を覆うように、前記酸化防止膜の表面に第２
の緩衝膜を形成する工程とを有し、半導体基体の表面か
らのエツチングを、前記第１の緩衝膜が露出するまで行
うようにした点に特徴がある。
（作用）
上記したように、金属配線の全面を導電性の酸化防止膜
で覆ったので、金属配線と絶縁膜との接着性が向上し、
かつ耐マイグレーション性の高い、Ｃｕ等の酸化されや
すい金属を半導体装置の配線材として使用することがで
きるようになり、半導体装置の信頼性を向上させること
ができるようになる。
で覆ったので、金属配線と絶縁膜との接着性が向上し、
かつ耐マイグレーション性の高い、Ｃｕ等の酸化されや
すい金属を半導体装置の配線材として使用することがで
きるようになり、半導体装置の信頼性を向上させること
ができるようになる。
しかも、酸素を含んだ雰囲気中でも加熱処理を行うこと
ができるようになるので、製造装置およびその維持管理
を罠雑にすることが無い。
ができるようになるので、製造装置およびその維持管理
を罠雑にすることが無い。
さらに、緩衝膜を形成することによって、イオンビーム
エツチング等の物理的エツチングを、半導体基体に損傷
を与えることなく行うことができるようになるので、金
属薄膜の精密な加工が可能となる。
エツチング等の物理的エツチングを、半導体基体に損傷
を与えることなく行うことができるようになるので、金
属薄膜の精密な加工が可能となる。
したがって、微細な配線パターンを形成することが可能
となり、集積度の高い半導体装置を提供することができ
るようになる。
となり、集積度の高い半導体装置を提供することができ
るようになる。
（実施例）
以下、本発明の実施例を図を用いて説明する。
本実施例ではトランジスタ等の半導体素子が形成された
半導体装置において、該半導体素子と外部配線とを継ぐ
高信頼性の配線構造について述べる。
半導体装置において、該半導体素子と外部配線とを継ぐ
高信頼性の配線構造について述べる。
［第１実施例］
第１図において、半導体素子が形成された半導体基板１
の表面にＳ ｉＯ２絶縁膜３を被着した後、リソグラフ
ィ技術によって半導体素子の拡散層２とのコンタクト領
域に所定のパターンを形成する。
の表面にＳ ｉＯ２絶縁膜３を被着した後、リソグラフ
ィ技術によって半導体素子の拡散層２とのコンタクト領
域に所定のパターンを形成する。
次に、反応性イオンエツチングにより前記Ｓ ｉｏ ２
絶縁膜３の所定の箇所をエツチングしてコンタクト孔１
５を形成する。
絶縁膜３の所定の箇所をエツチングしてコンタクト孔１
５を形成する。
次に、コンタクト孔１５が形成された５ｉ０２絶縁膜３
の表面に緩衝膜となるレジストを塗布し、金属配線が形
成される領域のレジストをリソグラフィ技術によって除
去して緩衝膜４を形成する。
の表面に緩衝膜となるレジストを塗布し、金属配線が形
成される領域のレジストをリソグラフィ技術によって除
去して緩衝膜４を形成する。
緩衝膜４の厚さは配線材料をエツチングする際のオーバ
エツチングに耐える厚さであれば良い【同図（ａ）〕。
エツチングに耐える厚さであれば良い【同図（ａ）〕。
次に、緩衝膜４が形成された半導体基板１の表面に、Ｍ
ｏ等から成り導電性の酸化防止膜として機能する導電性
酸化防止膜（以下、バリアメタル膜と表現する場合もあ
る）をスパッタ法で厚さ５０ｎｍ被着してバリアメタル
膜５−１を形成する。なお、バリアメタル膜５−１は緩
衝膜４の形成前に被着しても良い。
ｏ等から成り導電性の酸化防止膜として機能する導電性
酸化防止膜（以下、バリアメタル膜と表現する場合もあ
る）をスパッタ法で厚さ５０ｎｍ被着してバリアメタル
膜５−１を形成する。なお、バリアメタル膜５−１は緩
衝膜４の形成前に被着しても良い。
次に、バリアメタル膜５−１の表面にＣｕをスパッタで
厚さ８００ｎｍ彼着してＣｕ膜６を形成する。このよう
にして形成されたＣｕ膜６をベンゾトリアゾール、又は
アゾ基若しくはアミノ基を有する芳香族アミン系有機物
の蒸気あるいは液体中にさらすことによってＣｕと反応
させ、その表面に少なくとも数分子局の厚さから成る重
合体である酸化防止膜７−１を形成する〔同図（ｂ）〕
。
厚さ８００ｎｍ彼着してＣｕ膜６を形成する。このよう
にして形成されたＣｕ膜６をベンゾトリアゾール、又は
アゾ基若しくはアミノ基を有する芳香族アミン系有機物
の蒸気あるいは液体中にさらすことによってＣｕと反応
させ、その表面に少なくとも数分子局の厚さから成る重
合体である酸化防止膜７−１を形成する〔同図（ｂ）〕
。
その後、酸化防止膜７−１の表面にリングラフィ技術に
よって配線パターンをレジスト８で形成する〔同図（Ｃ
）〕。
よって配線パターンをレジスト８で形成する〔同図（Ｃ
）〕。
次に、イオンビームエツチングにより表面から酸化防止
膜７−１、Ｃｕ膜６、およびバリアメタル膜５−１を緩
衝膜４に達するまで順次エツチングし、その後、レジス
トから成る緩衝膜４、レジスト８を除去してＣｕ配線６
−１を形成する〔同図（ｄ）〕。
膜７−１、Ｃｕ膜６、およびバリアメタル膜５−１を緩
衝膜４に達するまで順次エツチングし、その後、レジス
トから成る緩衝膜４、レジスト８を除去してＣｕ配線６
−１を形成する〔同図（ｄ）〕。
本実施例では緩衝膜４にレジストを用いたが、ポリイミ
ド系有機物を用いても良い。なお、ポリイミドを用いた
場合はそのまま残しても良い。
ド系有機物を用いても良い。なお、ポリイミドを用いた
場合はそのまま残しても良い。
その後、加工されたＣｕ配線６−１の側面にも酸化防止
膜７−１を前記と同様な方法でさらに被着し、Ｃｕ配線
６−１を酸化防止膜７−１で完全に覆う。
膜７−１を前記と同様な方法でさらに被着し、Ｃｕ配線
６−１を酸化防止膜７−１で完全に覆う。
次に、半導体基板１の表面に生じた凹部にポリイミド系
有機物、ＳＯＧ膜、マイクロ波プラズマＣＶＤ膜、およ
びＲＦプラズマＣＶＤ膜のいづれかの単層又はこれらの
積層物から成る平坦化膜９を被着して表面をほぼ平坦化
した後、Ｓ ｒ ０２ 。
有機物、ＳＯＧ膜、マイクロ波プラズマＣＶＤ膜、およ
びＲＦプラズマＣＶＤ膜のいづれかの単層又はこれらの
積層物から成る平坦化膜９を被着して表面をほぼ平坦化
した後、Ｓ ｒ ０２ 。
Ｓｉ３Ｎ４又はポリイミド系有機物等から成る保護膜あ
るいは層間絶縁膜１０−１を被着することにより高信頼
性の配線構造を有する半導体装置を得ることができる〔
同図（０）〕。なお、前記ＳｉＯ□、Ｓ ｉａ Ｎ４
Ｉｆ！に、化学量論的組成以外の膜であっても良い。
るいは層間絶縁膜１０−１を被着することにより高信頼
性の配線構造を有する半導体装置を得ることができる〔
同図（０）〕。なお、前記ＳｉＯ□、Ｓ ｉａ Ｎ４
Ｉｆ！に、化学量論的組成以外の膜であっても良い。
また、本実施例では酸化防止膜７−１がＣｕと有機物と
の重合体で形成されているため合金化反応がなく、抵抗
値の低いＣｕ配線を得ることができる。なお、本実施例
では一層目の配線の形成方法についてのみ説明したが、
上記した処理を繰り返せば、本発明が多層配線にも適用
できることは明らかであろう。
の重合体で形成されているため合金化反応がなく、抵抗
値の低いＣｕ配線を得ることができる。なお、本実施例
では一層目の配線の形成方法についてのみ説明したが、
上記した処理を繰り返せば、本発明が多層配線にも適用
できることは明らかであろう。
［第２実施例］
本発明の第２実施例を第２図を用いて説明する。
なお、同図において第１図と同一符号は同−又は同等物
を示す。
を示す。
本実施例は２層のＣｕ配線６−１．６−２の上、下にバ
リアメタル膜５−１〜５−４を形成し、各上側バリアメ
タル膜５−２．５−４の表面をＳ ｉｓ Ｎ ４から成
る酸化防止膜７−１．７−２で覆った配線構造である。
リアメタル膜５−１〜５−４を形成し、各上側バリアメ
タル膜５−２．５−４の表面をＳ ｉｓ Ｎ ４から成
る酸化防止膜７−１．７−２で覆った配線構造である。
なお、後にＣｕ配線６−１となるＣｕ膜６を形成するま
での工程は前記第１実施例と同じであるので、その説明
は省略する。
での工程は前記第１実施例と同じであるので、その説明
は省略する。
同図において、Ｃｕ膜６を形成後、該Ｃｕ膜６の表面に
ＭＯから成るバリアメタル膜５−２を接着する。このバ
リアメタル膜５−２に、後述するように５ｔ３Ｎ４より
成る酸化防止膜７−１とＣｕ膜６との反応を防止する膜
であるが、酸化防止膜としての作用もあり、他にＣｕ膜
６と酸化防止膜７−１との接着強度を高める効果もある
。
ＭＯから成るバリアメタル膜５−２を接着する。このバ
リアメタル膜５−２に、後述するように５ｔ３Ｎ４より
成る酸化防止膜７−１とＣｕ膜６との反応を防止する膜
であるが、酸化防止膜としての作用もあり、他にＣｕ膜
６と酸化防止膜７−１との接着強度を高める効果もある
。
次に、バリアメタル膜５−１．５−２とＣｕ膜６とをイ
オンビームエツチング装置でエツチングしてＣｕ配線６
−１を形成する。
オンビームエツチング装置でエツチングしてＣｕ配線６
−１を形成する。
その後、少なくともＣｕ配線６−１の側面を含む半導体
基板１の表面にプラズマＣＶＤでＳｉ３Ｎ４から成る酸
化防止膜７−１を接着する。
基板１の表面にプラズマＣＶＤでＳｉ３Ｎ４から成る酸
化防止膜７−１を接着する。
該Ｓｉ Ｎ 膜に、Ｓ ｉＨ４とＮＨ３とを反応さ
せ、Ｈ２の還元雰囲気で接着されるのでＣｕ配線６−１
は酸化されない。
せ、Ｈ２の還元雰囲気で接着されるのでＣｕ配線６−１
は酸化されない。
その後、表面を第１実施例と同様に、平坦化膜９で平坦
化し、その表面に５１０２０）あるいはポリイミド等か
ら成る層間絶縁ＭＩＯ−１をさらに被着する。
化し、その表面に５１０２０）あるいはポリイミド等か
ら成る層間絶縁ＭＩＯ−１をさらに被着する。
次に、層間絶縁膜１０−１にコンタクト孔１２を開口し
、前記第１実施例と同様に、層間絶縁膜の表面であって
金属配線６−２が形成される領域以外の領域に緩衝膜（
図示せず）を形成し、さらに、該層間絶縁膜１０−１、
緩衝膜およびコンタクト孔１２の内部を覆うようにバリ
アメタル膜５−４を形成する。
、前記第１実施例と同様に、層間絶縁膜の表面であって
金属配線６−２が形成される領域以外の領域に緩衝膜（
図示せず）を形成し、さらに、該層間絶縁膜１０−１、
緩衝膜およびコンタクト孔１２の内部を覆うようにバリ
アメタル膜５−４を形成する。
なお、その後の金属配線６−２０）酸化防止膜７−２の
形成方法、並びにそれらのエツチング方法、およびエツ
チング後の絶縁膜１０−２の形成方法に関してに、前記
第１実施例の場合と同様であるのでその説明は省略する
。
形成方法、並びにそれらのエツチング方法、およびエツ
チング後の絶縁膜１０−２の形成方法に関してに、前記
第１実施例の場合と同様であるのでその説明は省略する
。
本実施例でに、Ｃｕ配線６−１．６−２が、共にＭ Ｏ
Ｔ Ｓ ｔ ａ Ｎ Ｊ−で覆われる構造になってい
るため、Ｃｕ配線６−１．６−２が直接外部雰囲気（酸
素）に触れることがなく、２層Ｃｕ配線を有する高信頼
性の半導体装置を得ることができる。
Ｔ Ｓ ｔ ａ Ｎ Ｊ−で覆われる構造になってい
るため、Ｃｕ配線６−１．６−２が直接外部雰囲気（酸
素）に触れることがなく、２層Ｃｕ配線を有する高信頼
性の半導体装置を得ることができる。
また、本実施例ではＣｕ配線６−１．６−２がバリアメ
タル膜と酸化防止膜とで２ｆｆｉに覆われた配線構造に
ついて説明したが、以下第３実施例で説明するように、
Ｃｕ配線６に直接Ｓｉ３Ｎ４から成る酸化防止膜７−３
を形成しても同様の効果を得ることができる。
タル膜と酸化防止膜とで２ｆｆｉに覆われた配線構造に
ついて説明したが、以下第３実施例で説明するように、
Ｃｕ配線６に直接Ｓｉ３Ｎ４から成る酸化防止膜７−３
を形成しても同様の効果を得ることができる。
［第３実施例］
第３図は本発明の第３実施例の部分断面図であり、第１
図または第２図と同一の符号は同一または同等部分を表
している。
図または第２図と同一の符号は同一または同等部分を表
している。
本実施例でに、前記第２実施例とは異なって、Ｃｕ配線
６−１．６−２の上面にバリアメタル膜５−２．５−４
を接着すること無く、直接Ｓｉ３Ｎ４から成る酸化防止
膜７−１．７−２が形成されていることが特徴的である
。
６−１．６−２の上面にバリアメタル膜５−２．５−４
を接着すること無く、直接Ｓｉ３Ｎ４から成る酸化防止
膜７−１．７−２が形成されていることが特徴的である
。
さらに、Ｃｕ配線６−１の表面に形成する酸化防止膜７
−１の厚さを比較的厚くし、該酸化防止膜をそれぞれ層
間絶縁膜あるいは保護膜としても機能させていることが
特徴的である。
−１の厚さを比較的厚くし、該酸化防止膜をそれぞれ層
間絶縁膜あるいは保護膜としても機能させていることが
特徴的である。
このような構成によれば、第２図に示した実施例の場合
と比較して、その製造工程が簡略化される。
と比較して、その製造工程が簡略化される。
なお、上記した３つの実施例においてに、導電性の酸化
防止膜として機能するバリアメタル膜５−１〜５−４を
ＭＯによって形成するものとして説明したが、ＴｉＮ、
ＴｉＷＳＷＳＶ％Ｔａ。
防止膜として機能するバリアメタル膜５−１〜５−４を
ＭＯによって形成するものとして説明したが、ＴｉＮ、
ＴｉＷＳＷＳＶ％Ｔａ。
Ｚ ｒｓ Ｐ ｔ ％Ｔ Ｉ ％ Ｃｒ、Ｐｂ５Ａｉ、
Ａ１１％Ｎｉ、Ｃｏ％Ｆｅ、Ｉｆの単体、またはこれら
のシリサイドであっても同様の効果を達成することかで
きる。
Ａ１１％Ｎｉ、Ｃｏ％Ｆｅ、Ｉｆの単体、またはこれら
のシリサイドであっても同様の効果を達成することかで
きる。
同様に、酸化防止膜７−１．７−２は有機物による重合
体あるいはＳｉ３Ｎ４によって形成するものとして説明
したが、Ｍ ｏ −Ｗ −Ｔ ａ ｓ Ａ ｆ、Ｔｉ、
Ｃｒ、、Ｃｕ等の各窒化物、またはそれらを積層した多
層膜であっても良い。
体あるいはＳｉ３Ｎ４によって形成するものとして説明
したが、Ｍ ｏ −Ｗ −Ｔ ａ ｓ Ａ ｆ、Ｔｉ、
Ｃｒ、、Ｃｕ等の各窒化物、またはそれらを積層した多
層膜であっても良い。
ところで、このようなバリアメタルによるＣｕ配線の被
覆に、前記したようにＣｕ配線の耐酸化性を向上させた
り、剥離強度を向上させたりする上では顕著な効果を達
成できるが、耐エレクトロマイグレーションの向上とい
う立場から見ると、被覆するバリアメタルの種類によっ
ては何も被覆しない方が優れている場合がある。
覆に、前記したようにＣｕ配線の耐酸化性を向上させた
り、剥離強度を向上させたりする上では顕著な効果を達
成できるが、耐エレクトロマイグレーションの向上とい
う立場から見ると、被覆するバリアメタルの種類によっ
ては何も被覆しない方が優れている場合がある。
第４図は０． ５μｍの厚さで形成された熱酸化膜の上
に、膜厚０．１μｍのバリアメタルＷ１ＴｉＮ、Ｍｏを
それぞれ被着し、その上に膜厚０．８μｍのＣｕ配線を
幅２μｍ１長さ１■−に形成し、この配線パターンに１
５０℃の空気中で８Ｘ１０ Ａ／Ｃｍ２の電流を流し
たときの、その前後における抵抗上昇率を時間と共に表
したものである。
に、膜厚０．１μｍのバリアメタルＷ１ＴｉＮ、Ｍｏを
それぞれ被着し、その上に膜厚０．８μｍのＣｕ配線を
幅２μｍ１長さ１■−に形成し、この配線パターンに１
５０℃の空気中で８Ｘ１０ Ａ／Ｃｍ２の電流を流し
たときの、その前後における抵抗上昇率を時間と共に表
したものである。
本実験結果によれば、バリアメタルとしてＷｌＴｉＮを
用いると、同じ＜Ｍｏを用いた場合あるいはＣｕ単体の
場合に比べて抵抗上昇率が高く、しかも早く断線してし
まうことが分かる。
用いると、同じ＜Ｍｏを用いた場合あるいはＣｕ単体の
場合に比べて抵抗上昇率が高く、しかも早く断線してし
まうことが分かる。
具体的に説明すれば、試験時間５００時間における抵抗
上昇・率に、Ｃｕ／Ｍｏの２層構造では約５％、Ｃｕ単
層構造では約８％であるのに対して、Ｃｕ／Ｗの２層構
造では約３５％、Ｃｕ／ＴｉＮの２層構造では約３０％
となってしまう。
上昇・率に、Ｃｕ／Ｍｏの２層構造では約５％、Ｃｕ単
層構造では約８％であるのに対して、Ｃｕ／Ｗの２層構
造では約３５％、Ｃｕ／ＴｉＮの２層構造では約３０％
となってしまう。
また、断線時間を比較しても、Ｃｕ／Ｍｏの２層構造は
Ｃｕ単層構造の場合と同様に１０００時間経過時でも断
線しないのに対して、Ｃｕ／Ｗの２層構造では約７００
時間経過時、Ｃｕ／ＴｉＮの２層構造では約５００時間
経過時に断線してしまう。
Ｃｕ単層構造の場合と同様に１０００時間経過時でも断
線しないのに対して、Ｃｕ／Ｗの２層構造では約７００
時間経過時、Ｃｕ／ＴｉＮの２層構造では約５００時間
経過時に断線してしまう。
さらに、以下に説明するように、発明者等が行った実験
によればアニール処理後の抵抗変化量も、Ｃｕ ／ Ｍ
ｏの２層構造に、Ｃｕ／Ｗの２層構造およびＣｕ／Ｔ
ｉＮの２層構造に比べて小さく、Ｃｕ単層構造のそれと
ほぼ同じであることが確認された。
によればアニール処理後の抵抗変化量も、Ｃｕ ／ Ｍ
ｏの２層構造に、Ｃｕ／Ｗの２層構造およびＣｕ／Ｔ
ｉＮの２層構造に比べて小さく、Ｃｕ単層構造のそれと
ほぼ同じであることが確認された。
第５図に、Ｃｕ単層、Ｃｕ／Ｗの２層、Ｃｕ／ＴｉＮの
２層、およびＣｕ ／ Ｍ ｏの２層構造配線のそれぞ
れに、４５０℃、１時間のアニール処理を行った前後に
おける抵抗値の変化を示した図である。
２層、およびＣｕ ／ Ｍ ｏの２層構造配線のそれぞ
れに、４５０℃、１時間のアニール処理を行った前後に
おける抵抗値の変化を示した図である。
本実験結果によれば、Ｃｕ単層およびＣｕ／Ｍｏの２層
構造での抵抗値の変化量に比べて、Ｃｕ／ＷおよびＣｕ
／ Ｔ ｉ Ｎの２層構造でのそれが大きいことが分
かる。
構造での抵抗値の変化量に比べて、Ｃｕ／ＷおよびＣｕ
／ Ｔ ｉ Ｎの２層構造でのそれが大きいことが分
かる。
これに、Ｃｕ／Ｗ、 Ｃｕ／Ｔ ｉ Ｎの２層構造でに
、ＷおよびＴｉＮがＣｕと反応し、反応生成物を多く形
成してしまうのに対して、Ｃｕ ／ Ｍ ｏの２層構造
ではＭＯがＣｕとさほど反応せず、反応生成物をさほど
形成しないことによる。
、ＷおよびＴｉＮがＣｕと反応し、反応生成物を多く形
成してしまうのに対して、Ｃｕ ／ Ｍ ｏの２層構造
ではＭＯがＣｕとさほど反応せず、反応生成物をさほど
形成しないことによる。
したがって、バリアメタル膜に酸化防止だけでなく高エ
レクトロマイグレーション、低抵抗の維持をも要求する
のであれば、バリアメタルとしてＭｏを用いるとか望ま
しい。
レクトロマイグレーション、低抵抗の維持をも要求する
のであれば、バリアメタルとしてＭｏを用いるとか望ま
しい。
〔第４実施例］
第６図（ａ）は本発明の第４実施例の断面図であり、同
図（ｂ）はその側面の断面図である。
図（ｂ）はその側面の断面図である。
本実施例でに、バリアメタル５−１を介して半導体基板
１上に形成されたＣｕ配線６の側面および上面をフッ化
または窒化し、そこにＣｕのフッ化物またはＣｕの窒化
物１１を形成した点に特徴があり、このような構造は以
下のような製造方法によって達成される。
１上に形成されたＣｕ配線６の側面および上面をフッ化
または窒化し、そこにＣｕのフッ化物またはＣｕの窒化
物１１を形成した点に特徴があり、このような構造は以
下のような製造方法によって達成される。
初めに拡散層２のＳｔとＣｕ配線との反応を押さえ、絶
縁膜３とＣｕ配線６との接着性を向上させるためのバリ
アメタル５−１を、絶縁膜３およびコンタクト孔１５の
表面に０．１μｍ彼着し、さらにその上にＣｕ配線６と
なるＣｕを例えば０．８μｍ被着したのち、前記と同様
の方法によってパターニングしてＣｕ配線６を形成する
。
縁膜３とＣｕ配線６との接着性を向上させるためのバリ
アメタル５−１を、絶縁膜３およびコンタクト孔１５の
表面に０．１μｍ彼着し、さらにその上にＣｕ配線６と
なるＣｕを例えば０．８μｍ被着したのち、前記と同様
の方法によってパターニングしてＣｕ配線６を形成する
。
次いで、露出したＣｕ配線６の側面および上面をフッ化
または窒化し、そこにＣｕのフッ化物またはＣｕの窒化
物１１を形成する。フッ化する場合にに、ＮＦ３、ＣＦ
４等のフッ素含有ガスを、また窒化する場合にはＮＨ３
、Ｎ２等の窒素含有ガスをそれぞれ反応ガスとして用い
、例えば光励起法、プラズマ発生装置等を用いたプラズ
マ処理方法によって反応させる。
または窒化し、そこにＣｕのフッ化物またはＣｕの窒化
物１１を形成する。フッ化する場合にに、ＮＦ３、ＣＦ
４等のフッ素含有ガスを、また窒化する場合にはＮＨ３
、Ｎ２等の窒素含有ガスをそれぞれ反応ガスとして用い
、例えば光励起法、プラズマ発生装置等を用いたプラズ
マ処理方法によって反応させる。
なお、フッ素処理ないし窒化処理によって形成するフッ
素鋼ないし窒化銅１１の厚さに、その後の熱処理に耐え
られる程度である０、１μｍはどにすることが望ましい
。
素鋼ないし窒化銅１１の厚さに、その後の熱処理に耐え
られる程度である０、１μｍはどにすることが望ましい
。
本実施例によれば、Ｃｕ配線の側面および上面が、耐酸
化性に優れたフッ素鋼ないし窒化銅で覆われるので、そ
の後に層間絶縁膜を形成する際にもＣｕ配線が酸化され
ることがない。
化性に優れたフッ素鋼ないし窒化銅で覆われるので、そ
の後に層間絶縁膜を形成する際にもＣｕ配線が酸化され
ることがない。
［第５実施例］
第７図は本発明の第５実施例の断面図であり、前記第１
図ないし第３図と同一の符号は同一または同等部分を表
している。
図ないし第３図と同一の符号は同一または同等部分を表
している。
本実施例ではコンタクト孔１５．１２内にバリアメタル
１３を埋め込んだ点に特徴があり、このような構造は以
下のような製造方法によって達成される。
１３を埋め込んだ点に特徴があり、このような構造は以
下のような製造方法によって達成される。
半導体素子が形成された半導体基板１の表面にＳ １０
２絶縁ＩＩ！３を被着した後、リングラフィ技術によっ
て半導体素子の拡散層２とのコンタクト領域に所定のパ
ターンを形成する。次に、反応性イオンエツチングによ
り前記Ｓ ｉＯ２絶縁膜３の所定の箇所をエツチングし
てコンタクト孔１５を形成する。
２絶縁ＩＩ！３を被着した後、リングラフィ技術によっ
て半導体素子の拡散層２とのコンタクト領域に所定のパ
ターンを形成する。次に、反応性イオンエツチングによ
り前記Ｓ ｉＯ２絶縁膜３の所定の箇所をエツチングし
てコンタクト孔１５を形成する。
次いで、コンタクト孔１５内にバリアメタル１３を絶縁
膜３の高さに相当する部分まで埋め込んだ後、絶縁膜３
および該バリアメタル１３の表面にさらにバリアメタル
膜５−１を０．１μｍはど被着する。
膜３の高さに相当する部分まで埋め込んだ後、絶縁膜３
および該バリアメタル１３の表面にさらにバリアメタル
膜５−１を０．１μｍはど被着する。
このとき、Ｃｕ配線に高エレクトロマイグレーション、
低抵抗を要求、するのであれば、前記したように、バリ
アメタル膜５−１としてＭＯを用いることが望ましい。
低抵抗を要求、するのであれば、前記したように、バリ
アメタル膜５−１としてＭＯを用いることが望ましい。
次いでＣｕ配線となるＣｕ膜を例えば０．８μｍ＊ｉし
たのち、バリアメタル膜５−１とＣｕ膜とを前記と同様
にしてエツチングしてＣｕ配線６−１を形成する。
たのち、バリアメタル膜５−１とＣｕ膜とを前記と同様
にしてエツチングしてＣｕ配線６−１を形成する。
ここで、外部に露出したＣｕ配線の上面および側面にに
、前記と同様にして酸化防止膜、バリアメタル、フッ化
銅等を形成するようにしても良いが、以下に説明するよ
うに、層間絶縁膜としてＣｕ配線を酸化したり腐蝕した
りしない絶縁膜または絶縁膜の被着方法を採用するので
あれば、前記酸化防止膜等を形成する必要は無い。
、前記と同様にして酸化防止膜、バリアメタル、フッ化
銅等を形成するようにしても良いが、以下に説明するよ
うに、層間絶縁膜としてＣｕ配線を酸化したり腐蝕した
りしない絶縁膜または絶縁膜の被着方法を採用するので
あれば、前記酸化防止膜等を形成する必要は無い。
このような層間絶縁膜としてに、常温の液体で被着でき
るポリイミドおよびＳ ＯＧ （Ｓｐｉｎ ０ｎＧｌａ
ｓｓ ）膜や、低温被着が可能な光ＣＶＤ膜およびマイ
クロ波プラズマＣＶＤ膜や、Ｓ ｉ Ｈ４とＨとを反応
させ、Ｈ２の還元雰囲気で被着するＲＦプラズマＣＶＤ
膜などの単層膜またはこれらの多層膜が考えられる。
るポリイミドおよびＳ ＯＧ （Ｓｐｉｎ ０ｎＧｌａ
ｓｓ ）膜や、低温被着が可能な光ＣＶＤ膜およびマイ
クロ波プラズマＣＶＤ膜や、Ｓ ｉ Ｈ４とＨとを反応
させ、Ｈ２の還元雰囲気で被着するＲＦプラズマＣＶＤ
膜などの単層膜またはこれらの多層膜が考えられる。
上記したいずれかから成る層間絶縁膜１４を形成したな
らば、第１層配線となる前記Ｃｕ配線６−１と第２層配
線となる前記Ｃｕ配線６−２とを接続するためのフンタ
クト孔１２を前記層間絶縁膜１４に開口し、該コンタク
ト孔内にバリアメタル１３を選択的に埋め込む。
らば、第１層配線となる前記Ｃｕ配線６−１と第２層配
線となる前記Ｃｕ配線６−２とを接続するためのフンタ
クト孔１２を前記層間絶縁膜１４に開口し、該コンタク
ト孔内にバリアメタル１３を選択的に埋め込む。
その後に、前記と同様にしてバリアメタル膜５−３、第
２層配線となるＣｕ配線６−２を形成する。
２層配線となるＣｕ配線６−２を形成する。
本実施例によれば、コンタクト孔開口部においてＣｕ配
線が凹状にならないので、断線に対する強度が向上する
。
線が凹状にならないので、断線に対する強度が向上する
。
［第６実施例］
第８図は本発明の第６実施例の断面図であり、前記第７
図と同一の符号は同一または同等部分を表している。
図と同一の符号は同一または同等部分を表している。
上記した実施例でに、いずれも拡散層２とＣｕ配線６と
の間にバリアメタル５−１のみを介在させたが、コンタ
クト抵抗を低減させるためにに、拡散層２とバリアメタ
ル５との間に、Ｍ ｏ Ｓ ｌ ２０）ＷＳｉ２０）Ｔ
ｌＳｉ２０）ＰｔＳｉなどから成るシリサイド層１６を
形成することが望ましい。
の間にバリアメタル５−１のみを介在させたが、コンタ
クト抵抗を低減させるためにに、拡散層２とバリアメタ
ル５との間に、Ｍ ｏ Ｓ ｌ ２０）ＷＳｉ２０）Ｔ
ｌＳｉ２０）ＰｔＳｉなどから成るシリサイド層１６を
形成することが望ましい。
そこで、本実施例ではコンタクト部にシリサイド層１６
を形成し、コンタクト部のみを、Ｃｕ６／バリアメタル
５−１／シリサイド１６／拡散層２といった構造にした
。
を形成し、コンタクト部のみを、Ｃｕ６／バリアメタル
５−１／シリサイド１６／拡散層２といった構造にした
。
該シリサイド１６に、コンタクト孔１５を開口後、そこ
にＭ ｏ 、、Ｗｓ Ｔ ｉｓ Ｐ ｔなどの金属を肢
管し、さらに約６００℃で熱処理を施すことによって形
成することができる。なお、このシリサイド１６に、シ
リサイド膜を直接破着させることによって形成しても良
い。
にＭ ｏ 、、Ｗｓ Ｔ ｉｓ Ｐ ｔなどの金属を肢
管し、さらに約６００℃で熱処理を施すことによって形
成することができる。なお、このシリサイド１６に、シ
リサイド膜を直接破着させることによって形成しても良
い。
本実施例によれば、コンタクト抵抗を低減させ、さらに
高性能の半導体装置を提供できるようになる。
高性能の半導体装置を提供できるようになる。
なお、上記した６つの実施例においてに、金属配線の材
質をＣｕとして説明したが、Ｃｕ系の合金であっても良
く、この場合に添加する金属としてに、Ａｇ、ＡＩ、Ｎ
ｉ、Ｆｅ％Ｚｎｘ Ｚｒ等が望ましい。
質をＣｕとして説明したが、Ｃｕ系の合金であっても良
く、この場合に添加する金属としてに、Ａｇ、ＡＩ、Ｎ
ｉ、Ｆｅ％Ｚｎｘ Ｚｒ等が望ましい。
さらに、本発明は上記した６つの実施例のみに限定され
るものではなく、これらの実施例を適宜に組み合わせた
ものであっても良い。
るものではなく、これらの実施例を適宜に組み合わせた
ものであっても良い。
（発明の効果）
以上の説明から明らかなように、本発明によれば次のよ
うな効果が達成される。
うな効果が達成される。
（１）配線材としての金属薄膜の表面がバリアメタル膜
で覆われているので、絶縁膜との接着性が向上し、配線
材の剥離を防止することができるようになる。
で覆われているので、絶縁膜との接着性が向上し、配線
材の剥離を防止することができるようになる。
（２）配線材としての金属薄膜の表面が酸化防止膜で国
われているので、酸化され易いが耐マイグレーション性
の高いＣｕ等の金属を半導体装置の配線材として使用す
ることができるようになり、半導体装置の信頼性を向上
させることができるようになる。
われているので、酸化され易いが耐マイグレーション性
の高いＣｕ等の金属を半導体装置の配線材として使用す
ることができるようになり、半導体装置の信頼性を向上
させることができるようになる。
（３）酸化しやすい金属を配線材として使用する場合で
も、絶縁膜としてＳ ｉＯ２を用いることができるよう
になるので、低コストで信頼性の高い半導体装置を提供
することができるようになる。
も、絶縁膜としてＳ ｉＯ２を用いることができるよう
になるので、低コストで信頼性の高い半導体装置を提供
することができるようになる。
（４）酸素が存在する雰囲気中でも加熱処理を行うこと
ができるようになるので、製造装置および製造装置の維
持管理等を複雑にすることが無く、Ｃｕ配線を形成する
ことができるようになる。
ができるようになるので、製造装置および製造装置の維
持管理等を複雑にすることが無く、Ｃｕ配線を形成する
ことができるようになる。
（５）緩衝膜を形成することによって、イオンビームエ
ツチング等の物理的エツチングを、半導体基体に損傷を
与えることなく行うことができるようになると共に、エ
ツチングの終点判定が容易になるので、金属薄膜の精密
な加工が可能となる。
ツチング等の物理的エツチングを、半導体基体に損傷を
与えることなく行うことができるようになると共に、エ
ツチングの終点判定が容易になるので、金属薄膜の精密
な加工が可能となる。
したがって、微細な配線パターンを形成することが可能
となり、集積度の高い半導体装置を提供することができ
るようになる。
となり、集積度の高い半導体装置を提供することができ
るようになる。
（６）金属配線の酸化防止膜が、有機物の重合体で形成
されているので、合金化反応が無く、抵抗値の低いＣｕ
配線を形成することができるようになる。
されているので、合金化反応が無く、抵抗値の低いＣｕ
配線を形成することができるようになる。
（７）バリアメタルと半導体層とをシリサイドを介して
接続するようにすれば、コンタクト抵抗を低減させ、高
性能の半導体装置を提供することができるようになる。
接続するようにすれば、コンタクト抵抗を低減させ、高
性能の半導体装置を提供することができるようになる。
第１図は本発明の第１実施例である半導体装置の製造方
法を示した断面図である。 第２図は本発明の第２実施例である半導体装置の断面図
である。 第３図は本発明の第３実施例である半導体装置の断面図
である。 第４図はＣｕ／バリアメタル構造の抵抗変化率を示した
図である。 第５図はＣｕ／バリアメタル構造のアニール試験結果を
示した図である。 第６図は本発明の第４実施例である半導体装置の断面図
である。 第７図は本発明の第５実施例である半導体装置の断面図
である。 第８図は本発明の第８実施例である半導体装置の断面図
である。
法を示した断面図である。 第２図は本発明の第２実施例である半導体装置の断面図
である。 第３図は本発明の第３実施例である半導体装置の断面図
である。 第４図はＣｕ／バリアメタル構造の抵抗変化率を示した
図である。 第５図はＣｕ／バリアメタル構造のアニール試験結果を
示した図である。 第６図は本発明の第４実施例である半導体装置の断面図
である。 第７図は本発明の第５実施例である半導体装置の断面図
である。 第８図は本発明の第８実施例である半導体装置の断面図
である。
Claims (25)
- （１）一方の主表面に半導体素子が形成された半導体基
体と、 前記半導体基体の表面に形成され、該半導体基体の所定
箇所を露出するコンタクト孔が形成された絶縁膜と、 前記絶縁膜表面およびコンタクト孔内に一様に被着され
た導電性酸化防止膜を介して形成された、少なくとも銅
を含有する金属配線と、 前記金属配線を覆うように被着された酸化防止膜とを具
備したことを特徴とする半導体装置。 - （２）一方の主表面に半導体素子が形成された半導体基
体と、 前記半導体基体の表面に形成され、該半導体基体の所定
箇所を露出するコンタクト孔が形成された絶縁膜と、 前記コンタクト孔内に、略絶縁膜の高さまで埋め混まれ
た埋込金属材と、 前記絶縁膜表面および埋込金属材表面に一様に被着され
た導電性酸化防止膜を介して形成された、少なくとも銅
を含有する金属配線と、 前記金属配線を覆うように被着された酸化防止膜とを具
備したことを特徴とする半導体装置。 - （３）前記金属配線が形成されることによって生じる凹
部には平坦化膜が形成されていることを特徴とする特許
請求の範囲第１項または第２項記載の半導体装置。 - （４）前記金属配線が形成されていない絶縁膜表面には
、緩衝膜が形成されていることを特徴とする特許請求の
範囲第１項ないし第３項のいずれかに記載の半導体装置
。 - （５）一方の主表面に半導体素子が形成された半導体基
体と、 前記半導体基体の表面に形成され、該半導体基体の所定
箇所を露出する第１のコンタクト孔が形成された第１の
絶縁膜と、 前記第１の絶縁膜表面および第１のコンタクト孔内に被
着された第１の導電性酸化防止膜を介して形成された第
１の金属配線と、 前記第１の金属配線を覆うように被着され、該第１の金
属配線の所定箇所を露出する第２のコンタクト孔が形成
された第１の酸化防止膜と、前記第１の金属配線が形成
されることによって生じる凹部に形成された平坦化膜と
、 前記第１の酸化防止膜及び平坦化膜の表面並びに第２の
コンタクト孔内に被着された第２の導電性酸化防止膜と
、 第２の導電性酸化防止膜の表面に形成された第２の金属
配線と、 第２の金属配線を覆うように被着された第２の酸化防止
膜とを具備したことを特徴とする半導体装置。 - （６）前記第１の金属配線が形成されていない第１の絶
縁膜表面、及び前記第２の金属配線が形成されていない
第２の絶縁膜表面の少なくとも一方には、緩衝膜が形成
されていることを特徴とする特許請求の範囲第５項記載
の半導体装置。 - （７）前記緩衝膜はポリイミド系有機物であることを特
徴とする特許請求の範囲第３項または第６項記載の半導
体装置。 - （８）前記第１の酸化防止膜及び平坦化膜の表面と第２
の導電性酸化防止膜との間には、層間絶縁膜が形成され
ていることを特徴とする特許請求の範囲第５項ないし第
７項のいずれかに記載の半導体装置。 - （９）前記第１の金属配線の上面と第１の酸化防止膜と
の間には、第３の導電性酸化防止膜が形成されているこ
とを特徴とする特許請求の範囲第５項ないし第８項のい
ずれかに記載の半導体装置。 - （１０）前記第２の金属配線と第２の酸化防止膜との間
には、第４の導電性酸化防止膜が形成されていることを
特徴とする特許請求の範囲第５項ないし第９項のいずれ
かに記載の半導体装置。 - （１１）前記第１のコンタクト孔では、半導体基体と第
１の導電性酸化防止膜とがシリサイドを介して接続され
ることを特徴とする特許請求の範囲第１項または第３項
ないし第１０項のいずれかに記載の半導体装置。 - （１２）前記導電性酸化防止膜は、Ｍｏ、Ｗ、ＴｉＮ、
ＴｉＷ、Ｖ、Ｔａ、Ｚｒ、Ｐｔ、Ｔｉ、Ｃｒ、Ｐｂ、Ａ
ｌ、Ａｕ、、Ｎｉ、Ｃｏ、Ｆｅ、Ｈｆの単体、またはこ
れらのシリサイドであることを特徴とする特許請求の範
囲第１項ないし第１１項のいずれかに記載の半導体装置
。 - （１３）前記酸化防止膜は、前記金属配線の表面をフッ
素化してなるフッ化銅であることを特徴とする特許請求
の範囲第１項ないし第１２項のいずれかに記載の半導体
装置。 - （１４）前記酸化防止膜は、Ｓｉ、Ａｌ、Ｃｕ、Ｍｏ、
Ｗ、Ｔｉ、Ｔａ若しくはＣｒの各窒化物、ベンゾトリア
ゾールの重合体、及びアゾ基若しくはアミノ基を有する
芳香族アミンの重合体のいずれか一つ、又はこれらの積
層物であることを特徴とする特許請求の範囲第１項ない
し第１２項のいずれかに記載の半導体装置。 - （１５）前記平坦化膜は、ポリイミド系有機物、ＳＯＧ
膜、マイクロ波プラズマＣＶＤ膜、およびＲＦプラズマ
ＣＶＤ膜のいずれか一つ、又はこれらの積層物であるこ
とを特徴とする特許請求の範囲第３項ないし第１４項の
いずれかに記載の半導体装置。 - （１６）前記層間絶縁膜は、Ｓｉ＿３Ｎ＿４、ＳｉＯ＿
２膜、ポリイミド系有機物、ＳＯＧ膜、光ＣＶＤ膜、マ
イクロ波プラズマＣＶＤ膜、およびＲＦプラズマＣＶＤ
膜のいずれか一つの単層膜またはこれらの多層膜である
ことを特徴とする特許請求の範囲第５項ないし第１５項
のいずれかに記載の半導体装置。 - （１７）前記酸化防止膜としての有機物の重合体は、少
なくとも数分子層の厚さに被着されていることを特徴と
する特許請求の範囲第１項ないし第１６項のいずれかに
記載の半導体装置。 - （１８）半導体基体の一方の主表面に第１の絶縁膜を形
成する工程と、 前記第１の絶縁膜に前記半導体基体の所定箇所を露出す
る第１のコンタクト孔を形成する工程と、前記第１の絶
縁膜の表面であって、第１の金属配線が形成される領域
以外の領域に第１の緩衝膜を形成する工程と、 前記第１の絶縁膜、第１の緩衝膜の表面、および第１の
コンタクト孔の内部を覆うように第１の導電性酸化防止
膜を形成する工程と、 前記第１の導電性酸化防止膜の表面に第１の金属薄膜を
形成する工程と、 前記第１の金属薄膜を覆うように第１の酸化防止膜を形
成する工程と、 前記第１の金属薄膜のうち、第１の金属配線となる領域
を覆うように、前記第１の酸化防止膜の表面に第２の緩
衝膜を形成する工程と、 該第１の酸化防止膜および第２の緩衝膜の表面から、前
記第１の緩衝膜が露出するまで第１の酸化防止膜、第１
の金属薄膜、および第１の導電性酸化防止膜をエッチン
グする工程と、 前記第１および第２の緩衝膜のうち、少なくとも第２の
緩衝膜を除去する工程と、 少なくとも第１の金属配線の側面に、さらに第１の酸化
防止膜を形成する工程とからなることを特徴とする半導
体装置の製造方法。 - （１９）前記エッチングによって生じた凹部に平坦化膜
を形成する工程を、さらに具備したことを特徴とする特
許請求の範囲第１５項記載の半導体装置の製造方法。 - （２０）特許請求の範囲第１８項記載の各工程につづい
て、 前記エッチングによって生じた凹部に平坦化膜を形成す
る工程と、 前記第１の酸化防止膜に、第１の金属薄膜の所定箇所を
露出する第２のコンタクト孔を形成する工程と、 前記第１の酸化防止膜および平坦化膜表面であって、第
２の金属配線が形成される領域以外の領域に第３の緩衝
膜を形成する工程と、 前記第１の酸化防止膜、平坦化膜、第３の緩衝膜、およ
び第２のコンタクト孔内を覆うように第２の導電性酸化
防止膜を被着する工程と、 前記第２の導電性酸化防止膜の表面に第２の金属薄膜を
形成する工程と、 前記第２の金属薄膜を覆うように第２の酸化防止膜を被
着する工程と、 前記第２の金属薄膜のうち、第２の金属配線となる領域
を覆うように、前記第２の酸化防止膜の表面に第４の緩
衝膜を形成する工程と、 該第２の酸化防止膜および第４の緩衝膜の表面から、前
記第３の緩衝膜が露出するまで第２の酸化防止膜、第２
の金属薄膜、および第２の導電性酸化防止膜をエッチン
グする工程と、 前記第３および第４の緩衝膜のうち、少なくとも第３の
緩衝膜を除去する工程と、 少なくとも第２の金属配線の側面に酸化防止膜を形成す
る工程とを、さらに具備したことを特徴とする半導体装
置の製造方法。 - （２１）前記第１の酸化防止膜および平坦化膜の表面と
第２の導電性酸化防止膜との間に層間絶縁膜を形成する
工程を、さらに具備したことを特徴とする特許請求の範
囲第２０項記載の半導体装置の製造方法。 - （２２）前記第１の金属薄膜と第１の酸化防止膜との間
に、第３の導電性酸化防止膜を形成する工程を、さらに
具備したことを特徴とする特許請求の範囲第２０項また
は第２１項記載の半導体装置の製造方法。 - （２３）前記第２の金属薄膜と第２の酸化防止膜との間
に、第４の導電性酸化防止膜を形成する工程を、さらに
具備したことを特徴とする特許請求の範囲第２０項ない
し第２２項のいずれかに記載の半導体装置の製造方法。 - （２４）前記緩衝膜はレジスト又はポリイミド系有機物
であることを特徴とする特許請求の範囲第１８ないし第
２３項のいずれかに項記載の半導体装置の製造方法。 - （２５）前記エッチングは、イオンビームエッチング又
はスパッタリングであることを特徴とする特許請求の範
囲第１８項ないし第２４項のいずれかに記載の半導体装
置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-153865 | 1988-06-22 | ||
| JP15386588 | 1988-06-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02125447A true JPH02125447A (ja) | 1990-05-14 |
Family
ID=15571793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1153516A Pending JPH02125447A (ja) | 1988-06-22 | 1989-06-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02125447A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474457A (ja) * | 1990-07-17 | 1992-03-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH05211144A (ja) * | 1991-12-27 | 1993-08-20 | Nec Corp | 半導体装置及びその製造方法 |
| US5346858A (en) * | 1992-07-16 | 1994-09-13 | Texas Instruments Incorporated | Semiconductor non-corrosive metal overcoat |
| US5591671A (en) * | 1994-01-18 | 1997-01-07 | Samsung Electronics Co., Ltd. | Method for interconnecting layers in semiconductor device |
| JP2001244266A (ja) * | 2000-02-28 | 2001-09-07 | Lg Philips Lcd Co Ltd | 電子素子用基板およびその製造装置 |
| JP2003179000A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | 半導体装置及びその製造方法 |
| EP1465245A2 (en) | 2003-04-01 | 2004-10-06 | Texas Instruments Inc. | Vapor Deposition of Benzotriazole (BTA) for protecting Copper Interconnects |
| JP2008091454A (ja) * | 2006-09-29 | 2008-04-17 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
| WO2014069662A1 (ja) * | 2012-11-05 | 2014-05-08 | 大日本印刷株式会社 | 配線構造体 |
| JP2014212225A (ja) * | 2013-04-19 | 2014-11-13 | 三菱電機株式会社 | 半導体モジュールの電極構造およびその製造方法 |
-
1989
- 1989-06-15 JP JP1153516A patent/JPH02125447A/ja active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474457A (ja) * | 1990-07-17 | 1992-03-09 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH05211144A (ja) * | 1991-12-27 | 1993-08-20 | Nec Corp | 半導体装置及びその製造方法 |
| US5346858A (en) * | 1992-07-16 | 1994-09-13 | Texas Instruments Incorporated | Semiconductor non-corrosive metal overcoat |
| US5591671A (en) * | 1994-01-18 | 1997-01-07 | Samsung Electronics Co., Ltd. | Method for interconnecting layers in semiconductor device |
| JP2001244266A (ja) * | 2000-02-28 | 2001-09-07 | Lg Philips Lcd Co Ltd | 電子素子用基板およびその製造装置 |
| JP2003179000A (ja) * | 2001-12-12 | 2003-06-27 | Sony Corp | 半導体装置及びその製造方法 |
| EP1465245A3 (en) * | 2003-04-01 | 2010-08-25 | Texas Instruments Inc. | Vapor Deposition of Benzotriazole (BTA) for protecting Copper Interconnects |
| US7144802B2 (en) * | 2003-04-01 | 2006-12-05 | Texas Instruments Incorporated | Vapor deposition of benzotriazole (BTA) for protecting copper interconnects |
| US7550046B2 (en) * | 2003-04-01 | 2009-06-23 | Texas Instruments Incorporated | Vapor deposition system using benzotriazole (BTA) and isopropyl alcohol for protecting copper interconnects |
| EP1465245A2 (en) | 2003-04-01 | 2004-10-06 | Texas Instruments Inc. | Vapor Deposition of Benzotriazole (BTA) for protecting Copper Interconnects |
| JP2008091454A (ja) * | 2006-09-29 | 2008-04-17 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JPWO2014069662A1 (ja) * | 2012-11-05 | 2016-09-08 | 大日本印刷株式会社 | 配線構造体 |
| WO2014069662A1 (ja) * | 2012-11-05 | 2014-05-08 | 大日本印刷株式会社 | 配線構造体 |
| US9735108B2 (en) | 2012-11-05 | 2017-08-15 | Dai Nippon Printing Co., Ltd. | Line structure and a method for producing the same |
| JP2018022894A (ja) * | 2012-11-05 | 2018-02-08 | 大日本印刷株式会社 | 配線構造体 |
| US10121748B2 (en) | 2012-11-05 | 2018-11-06 | Dai Nippon Printing Co., Ltd. | Line structure and a method for producing the same |
| US10586768B2 (en) | 2012-11-05 | 2020-03-10 | Dai Nippon Printing Co., Ltd. | Line structure and a method for producing the same |
| US11069618B2 (en) | 2012-11-05 | 2021-07-20 | Dai Nippon Printing Co., Ltd. | Line structure and a method for producing the same |
| US11217530B2 (en) | 2012-11-05 | 2022-01-04 | Dai Nippon Printing Co., Ltd. | Line structure and a method for producing the same |
| US11862564B2 (en) | 2012-11-05 | 2024-01-02 | Dai Nippon Printing Co., Ltd. | Multi-layer line structure and method for manufacturing thereof |
| US12255145B2 (en) | 2012-11-05 | 2025-03-18 | Dai Nippon Printing Co., Ltd. | Multi-layer line structure |
| JP2014212225A (ja) * | 2013-04-19 | 2014-11-13 | 三菱電機株式会社 | 半導体モジュールの電極構造およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719447A (en) | Metal alloy interconnections for integrated circuits | |
| JP2000077411A (ja) | 半導体装置及びその製造方法 | |
| JP2701751B2 (ja) | 半導体装置の製造方法 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| US6130155A (en) | Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating | |
| JPH05315332A (ja) | 半導体装置およびその製造方法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| JP2000068269A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20040099949A1 (en) | Semiconductor device and fabrication method thereof | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| KR100840880B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100187685B1 (ko) | 반도체 소자의 금속층 형성 방법 | |
| JPH02186634A (ja) | 集積回路装置の製造方法 | |
| JP3592209B2 (ja) | 半導体装置の製造方法 | |
| JP4152164B2 (ja) | 半導体装置の製造方法 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| KR100454577B1 (ko) | 반도체소자의다층금속배선형성방법 | |
| JP2000183063A (ja) | 半導体装置及びその製造方法 | |
| JPH118304A (ja) | 半導体装置の製造方法 | |
| JPH05102156A (ja) | 半導体装置 | |
| CN110783308A (zh) | 用于半导体器件的功率金属化结构 | |
| JPH05109649A (ja) | 半導体装置の製造方法 | |
| JPH0684905A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0473972A (ja) | 半導体装置の製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 |