JPH02144973A - Manufacture of thermal diffusion layer and manufacture of variable-capacity diode using the manufacturing method - Google Patents
Manufacture of thermal diffusion layer and manufacture of variable-capacity diode using the manufacturing methodInfo
- Publication number
- JPH02144973A JPH02144973A JP29927388A JP29927388A JPH02144973A JP H02144973 A JPH02144973 A JP H02144973A JP 29927388 A JP29927388 A JP 29927388A JP 29927388 A JP29927388 A JP 29927388A JP H02144973 A JPH02144973 A JP H02144973A
- Authority
- JP
- Japan
- Prior art keywords
- thermal diffusion
- diffusion
- diffusion layer
- semiconductor substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、熱拡散工程によって浅い拡散層を形成する半
導体装置の熱拡散層の製造方法に関し、又、この製造方
法により形成される可変容量ダイオード素子の製造方法
に係るものである。殊に拡散係数の大きい不純物元素の
不純物濃度分布の制御に係るものであって、比較的低い
電圧源で充分な容量変化が得られる可変容量ダイオード
素子の製造方法に係るものである。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a method for manufacturing a thermal diffusion layer of a semiconductor device in which a shallow diffusion layer is formed by a thermal diffusion process, and a variable capacitor formed by this manufacturing method. The present invention relates to a method for manufacturing a diode element. In particular, the present invention relates to control of the impurity concentration distribution of impurity elements having a large diffusion coefficient, and relates to a method of manufacturing a variable capacitance diode element that can obtain a sufficient change in capacitance with a relatively low voltage source.
周知のように半導体装置の製造に於ける熱拡散層の不純
物濃度分布は、熱拡散時の温度T (’C)と熱拡散時
間t (分)との関数f (T、 V)で決定され
る。熱拡散層の拡散長は、「によって決定される。Dは
、温度により決定される不純物元素の拡散係数である。As is well known, the impurity concentration distribution of the thermal diffusion layer in the manufacture of semiconductor devices is determined by the function f (T, V) of the temperature T ('C) during thermal diffusion and the thermal diffusion time t (minutes). Ru. The diffusion length of the thermal diffusion layer is determined by: D is the diffusion coefficient of the impurity element determined by temperature.
又、比較的熱拡散時の温度が高温で而も熱拡散処理時間
が短時間(1〜10分)のものに対し、比較的熱拡散時
の温度が低温で長時間(30分以上)拡散が行われる熱
拡散層の方が、不純物濃度分布の精度は、良好であるこ
とが知られている。In addition, compared to the case where the temperature during thermal diffusion is relatively high and the thermal diffusion process time is short (1 to 10 minutes), the temperature during thermal diffusion is relatively low and the time is long (more than 30 minutes). It is known that the accuracy of the impurity concentration distribution is better in a thermal diffusion layer in which this is performed.
このように半導体装置の製造に於いて、不純物濃度分布
の制御は、比較的低温で長時間熱拡散した方が容易であ
る。これは、短時間の熱拡散では、熱拡散炉に挿入され
た半導体基板の熱伝導率により、その中心部と周辺の温
度分布のバラツキ、或いは熱拡散炉の中心部とその周辺
の温度分布のバラツキが発生し易いが、長時間熱拡散を
行うことでこれらの要因が、無視できるからである。As described above, in manufacturing semiconductor devices, it is easier to control the impurity concentration distribution by performing thermal diffusion at a relatively low temperature for a long time. This is due to the thermal conductivity of the semiconductor substrate inserted into the heat diffusion furnace during short-term heat diffusion, or the temperature distribution between the center and the surrounding area of the heat diffusion furnace may vary. Although variations tend to occur, these factors can be ignored by performing thermal diffusion for a long time.
可変容量ダイオード素子の製造方法では、不純物濃度分
布の制御の為に、イオン注入法の諸条件であるドーズ量
、不純物元素の打ち込みのエネルギー等によって、不純
物の注入量や深さを設定した後に、アニール工程を経て
、熱拡散時の温度T(”C)と拡散時間t (分)との
組み合わせによって拡散長の制御を行っている。通常、
可変容量ダイオード素子の製造工程では、イオン注入法
によって不純物が半導体基板に打ち込まれた後、アニー
ル工程を行って、その後、第1の熱拡散工程を行う。通
常、不純物元素の種類にもよるが、第1の熱拡散工程で
は、熱拡散温度が1000℃前後であり、熱拡散時間が
10分以上で行われている。In the manufacturing method of variable capacitance diode elements, in order to control the impurity concentration distribution, after setting the amount and depth of impurity implantation according to the conditions of the ion implantation method, such as the dose amount and the implantation energy of the impurity element, After the annealing process, the diffusion length is controlled by a combination of the temperature T ("C) during thermal diffusion and the diffusion time t (minutes). Usually,
In the manufacturing process of a variable capacitance diode element, impurities are implanted into a semiconductor substrate by ion implantation, an annealing process is performed, and then a first thermal diffusion process is performed. Usually, in the first thermal diffusion step, the thermal diffusion temperature is around 1000° C. and the thermal diffusion time is 10 minutes or more, although it depends on the type of impurity element.
続いて、第2の熱拡散工程を行って、所定の深さにPN
接合を形成する。Subsequently, a second thermal diffusion process is performed to form PN at a predetermined depth.
Form a junction.
第3図は、−船釣に可変容量ダイオード素子の断面図で
ある。高不純物濃度のN°型半導体基板4の上に低不純
物濃度のN−型のエピタキシャル層3を形成し、エピタ
キシャル層3の表面の一部に高濃度N゛゛拡散領域2を
形成し、更にエピタキシャル層3の表面に上記N゛゛拡
散領域2よりも浅く、且つ、横方向に広い面積を有する
p゛゛拡散領域1をN゛゛拡散領域2の中央部で重畳す
るように形成したダイオードの構造が知られている。5
は、絶縁膜である。FIG. 3 is a sectional view of a variable capacitance diode element for boat fishing. An N-type epitaxial layer 3 with a low impurity concentration is formed on an N° type semiconductor substrate 4 with a high impurity concentration, a high concentration N゛゛ diffusion region 2 is formed on a part of the surface of the epitaxial layer 3, and further epitaxial A diode structure is known in which a P' diffusion region 1, which is shallower than the N' diffusion region 2 and has a wider area in the lateral direction, is formed on the surface of the layer 3 so as to overlap the N' diffusion region 2 at the center thereof. It is being 5
is an insulating film.
熱論、第3図の実施例と反対導電型の半導体層からなる
可変容量ダイオード素子を製造する場合に、P゛型型数
散層、硼素を用いればよいが、硼素は、拡散係数も大き
く、短時間で深く拡散される性質を有する。Thermal theory: When manufacturing a variable capacitance diode element consisting of a semiconductor layer of a conductivity type opposite to that of the embodiment shown in FIG. 3, a P' type scattering layer and boron may be used, but boron has a large diffusion coefficient It has the property of being diffused deeply in a short time.
さて、第2図に基づき可変容量ダイオード素子の製造方
法について説明すると、エピタキシャル層3にイオン注
入によって、N導電型の不純物元素を打ち込む。その濃
度分布は、点線で示した曲線(イ)のようなガウス分布
となる。続いて、電気炉内でアニール工程を行って、点
線で示した曲線(ロ)のように拡散される。次に、不純
物濃度分布が所定の拡散長となるように熱拡散を行うこ
とによって、N導電型の不純物元素のプロファイルは、
点線で示した曲線(ハ)のようなガウス分布に近ずく。Now, the method for manufacturing the variable capacitance diode element will be explained based on FIG. 2. An impurity element of N conductivity type is implanted into the epitaxial layer 3 by ion implantation. The concentration distribution becomes a Gaussian distribution as shown by the dotted curve (A). Subsequently, an annealing process is performed in an electric furnace, and the material is diffused as shown by the dotted curve (b). Next, by performing thermal diffusion so that the impurity concentration distribution has a predetermined diffusion length, the profile of the N conductivity type impurity element is
It approaches a Gaussian distribution like the dotted curve (C).
その後、P″導電型拡散層1を形成することにより、P
NN接合炉形成されて所定の拡散長のN゛゛電型拡散層
2が形成され、可変容量ダイオード素子が製造される。Thereafter, by forming a P″ conductivity type diffusion layer 1, a P″ conductivity type diffusion layer 1 is formed.
A NN junction furnace is formed to form an N type diffusion layer 2 with a predetermined diffusion length, and a variable capacitance diode element is manufactured.
従来の可変容量ダイオード素子の製造方法によって、第
2図に示されるように半導体基体の主表面から比較的浅
い部分にPN接合J0を形成しようとすると、イオン注
入を行った後に行われるアニール工程で、PN接合が形
成されるべきその浅い領域を越えて、深い位置(ロ)に
拡散される。When trying to form a PN junction J0 at a relatively shallow depth from the main surface of the semiconductor substrate as shown in FIG. 2 using the conventional manufacturing method of a variable capacitance diode element, it is difficult to form the PN junction J0 in the annealing process performed after ion implantation. , is diffused into a deep position (b) beyond the shallow region where the PN junction is to be formed.
更に、PN接合を形成する為の熱拡散工程で、より深い
位置に境界域が移動する。このように望ましいPN接合
J0から深い部分に拡散層の境界域が形成される為に、
1■程度の低電圧で充分な接合容量が得られる可変容量
ダイオード素子を形成するのが、困難となる欠点がある
。Furthermore, the thermal diffusion process for forming the PN junction moves the boundary region to a deeper position. In this way, since the boundary region of the diffusion layer is formed deep from the desired PN junction J0,
There is a drawback that it is difficult to form a variable capacitance diode element that can obtain sufficient junction capacitance with a voltage as low as about 1.
一般に、印加電圧が1〜8■程度で接合容量を発生させ
る可変容量ダイオード素子では、比較的素子の拡散長が
深い為に拡散時間を長く設定できた。しかし、印加電圧
が0.2〜lV程度の低電圧で使用する可変容量ダイオ
ード素子では、半導体基板の浅い部分に不純物分布の勾
配が急峻な熱拡散層を形成しなければならなく、従って
、拡散工程は、短時間で熱拡散しなければならない。電
気炉でアニールし、長時間熱処理を行って不純物濃度分
布の均一な特性を有する熱、拡散層を制御する従来の熱
拡散方法では、上記のような特性の可変容量ダイオード
素子を製造することが困難であった。Generally, in a variable capacitance diode element that generates junction capacitance when an applied voltage is about 1 to 8 .mu.m, the diffusion length of the element is relatively deep, so that the diffusion time can be set for a long time. However, in a variable capacitance diode element used at a low applied voltage of about 0.2 to 1V, a thermal diffusion layer with a steep impurity distribution must be formed in a shallow part of the semiconductor substrate. The process must be thermally diffused in a short time. With the conventional thermal diffusion method, which involves annealing in an electric furnace and heat treatment for a long time to control the heat and diffusion layer to have a uniform impurity concentration distribution, it is not possible to manufacture a variable capacitance diode element with the above characteristics. It was difficult.
更に、第3図と反対導電型の可変容量ダイオード素子を
形成する場合には、第3図のN°型拡散領域2をP゛型
型数散層する為に、通常硼素が用いられる。硼素は、M
量が軽いので、拡散係数が大きく短時間で深く拡散され
る性質を有する。熱拡散係数が大きい不純物元素の場合
は、不純物濃度分布のバラツキも大きくなる性質を有し
ており、長時間の熱拡散工程で拡散長の浅い拡散層を形
成しようとする場合には問題がある。Furthermore, when forming a variable capacitance diode element of a conductivity type opposite to that shown in FIG. 3, boron is usually used to form a P'' type scattering layer on the N° type diffusion region 2 shown in FIG. Boron is M
Since the amount is light, it has a large diffusion coefficient and has the property of being diffused deeply in a short time. In the case of an impurity element with a large thermal diffusion coefficient, the dispersion of the impurity concentration distribution tends to be large, which poses a problem when trying to form a diffusion layer with a shallow diffusion length in a long thermal diffusion process. .
本発明は、上述のような課題を解決する為になされたも
のであって、その主な目的は、熱拡散係数が大きい不純
物元素によって拡散長の比較的浅い拡散層を形成できる
熱拡散層の製造方法を提供すると共に、その製造方法に
よって可変容量ダイオード素子を提供するものである。The present invention has been made to solve the above-mentioned problems, and its main purpose is to create a thermal diffusion layer that can form a diffusion layer with a relatively shallow diffusion length using an impurity element with a large thermal diffusion coefficient. The present invention provides a manufacturing method and provides a variable capacitance diode element using the manufacturing method.
他の目的は、IV程度の低電圧であっても、充分な接合
容量が取り得る可変容量ダイオード素子の拡散長の制御
ができる製造方法を提供するものである。Another object of the present invention is to provide a manufacturing method that can control the diffusion length of a variable capacitance diode element that can provide sufficient junction capacitance even at a voltage as low as IV.
更に他の目的は、P導電型の不純物元素とじて拡散係数
の大きい不純物元素を用いる場合の熱拡散層の濃度分布
の制御が容易な可変容量ダイオード素子の製造方法を提
供するものである。Still another object is to provide a method for manufacturing a variable capacitance diode element in which the concentration distribution of a thermal diffusion layer can be easily controlled when an impurity element having a large diffusion coefficient is used as an impurity element of P conductivity type.
本発明は、上記の課題を解決する為になされたものであ
って、熱拡散係数の大きい不純物元素を半導体基板にイ
オン注入した後に、短時間に急速に加熱するアニール工
程、所謂、RT P (rapidthermal p
rocess )を半導体基板に行うことにより、イオ
ン注入によって結晶欠陥が生じた半導体層を活性化して
、続いて、比較的低温で長時間熱拡散処理を行って熱拡
散層を形成する。浅い拡散層を有する可変容量ダイオー
ド素子にあっては、この製造方法によって拡散長の浅い
熱拡散層を形成し、次に反対導電型の熱拡散処理を行い
可変容量ダイオード素子を製造するものである。The present invention has been made to solve the above problems, and includes an annealing process in which an impurity element having a large thermal diffusion coefficient is ion-implanted into a semiconductor substrate and then rapidly heated in a short period of time, so-called RT P ( rapid thermal p
rocess) on the semiconductor substrate to activate the semiconductor layer in which crystal defects have occurred due to ion implantation, and then thermal diffusion treatment is performed at a relatively low temperature for a long time to form a thermal diffusion layer. For a variable capacitance diode element having a shallow diffusion layer, this manufacturing method is used to form a thermal diffusion layer with a shallow diffusion length, and then performs a thermal diffusion treatment of the opposite conductivity type to manufacture the variable capacitance diode element. .
比較的拡散係数の大きい不純物元素による熱拡散層の製
造方法では、第1の熱拡散工程に入る前に、第1導電型
の不純物元素がイオン注入された半導体基板を、短時間
に急速に加熱するアニール工程(RTP)により、イオ
ン注入された不純物元素が殆ど拡散させることなく活性
化される。次の熱拡散工程では、拡散温度が比較的低温
で、而も拡散時間を比較的長時間に設定して所定の拡散
長の拡散層が形成される。可変容量ダイオード素子の形
成に当たっては、第1の熱拡散工程で、浅い拡散長の拡
散層を形成し、次の第2の熱拡散工程で浅い部分にPN
接合を形成することによって、1■以下の低い電圧源で
充分な可変容量が得られる可変容量ダイオード素子を容
易に製造することができる。In a method for manufacturing a thermal diffusion layer using an impurity element with a relatively large diffusion coefficient, before entering the first thermal diffusion step, a semiconductor substrate into which an impurity element of a first conductivity type has been ion-implanted is rapidly heated in a short period of time. Through the annealing process (RTP), the ion-implanted impurity elements are activated without being diffused. In the next thermal diffusion step, the diffusion temperature is set at a relatively low temperature and the diffusion time is set at a relatively long time to form a diffusion layer with a predetermined diffusion length. In forming a variable capacitance diode element, a diffusion layer with a shallow diffusion length is formed in the first thermal diffusion process, and a PN layer is formed in the shallow part in the second thermal diffusion process.
By forming a junction, it is possible to easily manufacture a variable capacitance diode element that can obtain a sufficient variable capacitance with a voltage source as low as 1 .mu. or less.
第1図、第3図に基づき、本発明の熱拡散層の製造方法
と、その熱拡散工程を用いた可変容量ダイオード素子の
製造方法について説明する。A method for manufacturing a thermal diffusion layer according to the present invention and a method for manufacturing a variable capacitance diode element using the thermal diffusion process will be described with reference to FIGS. 1 and 3.
第1の製造工程は、N°型半導体基板4にN−型のエピ
タキシャルN3が形成された半導体基体を前処理した後
に、所定のマスクを介してN゛型の不純物元素を半導体
基体の主表面からイオン注大法によって打ち込む。この
イオン注入工程によって、インオ注入されたN゛型の不
純物元素のプロファイルは、第1図(a)に示すような
ガウス分布をしている。In the first manufacturing process, after pre-treating the semiconductor substrate in which N-type epitaxial N3 is formed on the N°-type semiconductor substrate 4, an N-type impurity element is added to the main surface of the semiconductor substrate through a predetermined mask. Inject using ion injection technique. As a result of this ion implantation process, the profile of the implanted N-type impurity element has a Gaussian distribution as shown in FIG. 1(a).
続いて、イオン注入された半導体基板を清浄な雰囲気中
、或いは減圧下で、赤外線を放射するタングステンハロ
ゲンランプ等の急速短時間加熱源によって加熱して、イ
オン注入されたN型の不純物元素を活性化させるアニー
ル工程(RTP)に入る。通常ランプ・アニールと呼ば
れるアニール工程である。このアニール工程は、半導体
基体に打ち込まれた不純物元素を活性化させるが、この
時の拡散プロファイルは、第1図(a)に示すように、
インオ注入で生じた直後のガウス分布が略そのままのプ
ロファイルを維持した状態で活性化される。Next, the ion-implanted semiconductor substrate is heated in a clean atmosphere or under reduced pressure using a rapid short-time heating source such as a tungsten halogen lamp that emits infrared rays to activate the ion-implanted N-type impurity elements. The annealing process (RTP) is started. This is an annealing process commonly called lamp annealing. This annealing process activates the impurity element implanted into the semiconductor substrate, and the diffusion profile at this time is as shown in Figure 1(a).
The Gaussian distribution generated immediately after the injection of ion is activated while maintaining almost the same profile.
アニール工程を行った後、次の熱拡散工程に入る。この
時の拡散温度は、既に活性化が済んでいる為に、N゛型
型数散層2、アニール工程での加熱温度より低い温度で
、しかも比較的長時間の熱拡散によって形成する。N゛
型型数散層、第1図の(b)に示すようなプロファイル
となる。その後、P型の不純物を熱拡散工程によって、
P゛゛電型拡散層1を形成して、所定の深さにPN接合
J0を形成する。After performing the annealing process, the next thermal diffusion process begins. Since activation has already been completed, the diffusion temperature at this time is lower than the heating temperature in the annealing step of the N-type scattering layer 2, and the layer is formed by thermal diffusion for a relatively long time. The N-type scattered layer has a profile as shown in FIG. 1(b). After that, P-type impurities are removed through a thermal diffusion process.
A P type diffusion layer 1 is formed to form a PN junction J0 at a predetermined depth.
続いて、半導体基板主表面に被着された所定の部分の二
酸化シリコン膜を除去して電極を形成し可変容量ダイオ
ード素子を製造する。Subsequently, a predetermined portion of the silicon dioxide film deposited on the main surface of the semiconductor substrate is removed to form an electrode, thereby manufacturing a variable capacitance diode element.
ランプ・アニール工程は、清浄な不活性ガス、活性ガス
等の混合ガス、或いは減圧のいづれかの状態で、加熱温
度を900℃以上1200℃未満の温度に設定し、且つ
加熱時間を3秒〜60秒の範囲で行って、イオン注入法
によって打ち込まれた不純物元素を活性化する。ランプ
・アニール工程の熱源は、半導体基体が吸収の容易な赤
外線を放射するタングステンランプ、キセノンランプ。In the lamp annealing process, the heating temperature is set to 900°C or higher and lower than 1200°C using a mixed gas such as a clean inert gas or active gas, or under reduced pressure, and the heating time is 3 seconds to 60°C. The impurity element implanted by the ion implantation method is activated within a range of seconds. The heat source for the lamp annealing process is a tungsten lamp or xenon lamp that emits infrared rays that are easily absorbed by the semiconductor substrate.
或いはアークランプ等が用いられる。Alternatively, an arc lamp or the like may be used.
次に、反対導電型の可変容量ダイオード素子について説
明すると、第1の熱拡散工程には、P導電型の拡散層と
する為に、硼素が用いられる。硼素は、熱拡散係数が比
較的大きく為に、浅い拡散長の拡散層を形成するのが、
比較的困難である。Next, to explain the variable capacitance diode element of the opposite conductivity type, boron is used in the first thermal diffusion step to form a P conductivity type diffusion layer. Since boron has a relatively large thermal diffusion coefficient, it is difficult to form a diffusion layer with a shallow diffusion length.
It is relatively difficult.
従って、硼素をイオン注入工程によって、半導体基体に
打ち込んだ後、ランプ・アニール工程を行う。その時の
加熱温度を1000℃±100℃とし、赤外線の放射時
間を15±5秒に設定して不純物元素の活性化を図り、
直ちに次の熱拡散炉による熱拡散工程によって拡散長の
制御を行う。この時の、熱拡散温度は、既にイオン注入
された不純物元素が活性化されているので、ランプ・ア
ニール工程の加熱温度より低い900℃程度の温度とし
て、熱拡散時間を比較的長時間にすることにより、不純
物濃度分布を精度よく制御してP゛型の熱拡散層を形成
できる。Therefore, after boron is implanted into the semiconductor body by an ion implantation process, a lamp annealing process is performed. The heating temperature at that time was set to 1000°C ± 100°C, and the infrared radiation time was set to 15 ± 5 seconds to activate the impurity elements.
Immediately, the diffusion length is controlled by the next thermal diffusion process using a thermal diffusion furnace. At this time, since the ion-implanted impurity element has already been activated, the thermal diffusion temperature is set to about 900°C, which is lower than the heating temperature in the lamp annealing process, and the thermal diffusion time is set to be relatively long. Thereby, the impurity concentration distribution can be controlled with high precision to form a P' type thermal diffusion layer.
又、燐を用いた場合には、ランプ・アニール工程の、加
熱温度を1100℃前後とし、放射時間を15±5秒に
設定して活性化を図ることによって、拡散長の制御が容
易となる。この時の熱拡散温度は、上記と同様にランプ
・アニール工程の温度より低い温度に設定できる。Furthermore, when phosphorus is used, the diffusion length can be easily controlled by setting the heating temperature in the lamp annealing process to around 1100°C and the radiation time to 15±5 seconds for activation. . The heat diffusion temperature at this time can be set to a temperature lower than the temperature of the lamp annealing step, as described above.
本発明によれば、不純物元素として熱拡散係数の大きい
硼素等の元素を用いたとしても、イオン注入を行った後
にRTPによるランプ・アニール工程を行って、直ちに
熱拡散工程に入る製造方法で熱拡散層を形成することに
よって、拡散長の浅い拡散層を容易に製造することが可
能である。従って、浅いPN接合を形成するのが容易で
あるので、1■程度の電圧で充分な接合容量が得られる
可変容量ダイオード素子を容易に製造することが可能で
ある。According to the present invention, even if an element such as boron, which has a large thermal diffusion coefficient, is used as an impurity element, the manufacturing method is such that after ion implantation, a lamp annealing process by RTP is performed, and the thermal diffusion process is immediately started. By forming the diffusion layer, it is possible to easily manufacture a diffusion layer with a shallow diffusion length. Therefore, since it is easy to form a shallow PN junction, it is possible to easily manufacture a variable capacitance diode element that can obtain a sufficient junction capacitance with a voltage of about 1.
又、本発明の可変容量ダイオード素子の製造方法によれ
ば、イオン注入法によって打ち込まれた不純物元素を短
時間に急速に加熱して、活性化させることが可能であり
、次の熱拡散工程で、比較的低温で、而も、比較的長時
間の熱拡散によって拡散層を形成することができるので
、所望の拡散長の拡散層であって、深さ方向の濃度分布
の制御が容易となるので、所定の印加電圧で充分な接合
容量が取れる可変容量ダイオード素子を容易に製造する
ことができる極めて効果的なものである。Further, according to the method for manufacturing a variable capacitance diode element of the present invention, it is possible to rapidly heat and activate the impurity element implanted by the ion implantation method in a short period of time. Since the diffusion layer can be formed by thermal diffusion at a relatively low temperature and for a relatively long time, the diffusion layer has a desired diffusion length and the concentration distribution in the depth direction can be easily controlled. Therefore, it is an extremely effective device that can easily manufacture a variable capacitance diode element that can obtain a sufficient junction capacitance with a predetermined applied voltage.
第1図は、本発明に係る可変容量ダイオード素子の製造
方法を説明する為の、その不純物濃度分布を示すプロフ
ァイルの図、第2図は、従来の可変容量ダイオード素子
の製造方法を説明する為のその不純物濃度分布を示すプ
ロファイルの図、第3図は、典型的な可変容量ダイオー
ド素子の断面図である。FIG. 1 is a profile diagram showing the impurity concentration distribution for explaining the manufacturing method of the variable capacitance diode element according to the present invention, and FIG. 2 is for explaining the conventional method for manufacturing the variable capacitance diode element. FIG. 3 is a cross-sectional view of a typical variable capacitance diode element.
Claims (5)
を打ち込み熱拡散によって拡散層を形成する製造方法に
於いて、該半導体基体に比較的拡散係数の大きい不純物
元素を打ち込み、次に短時間に急速に加熱するアニール
工程(RTP)を行い、続いて、不純物元素を該アニー
ル工程より低温で熱拡散して所定の拡散長に拡散層を制
御することを特徴とする熱拡散層の製造方法。(1) In a manufacturing method in which an impurity element is implanted into a semiconductor substrate by ion implantation and a diffusion layer is formed by thermal diffusion, an impurity element with a relatively large diffusion coefficient is implanted into the semiconductor substrate, and then rapidly in a short period of time. A method for producing a thermal diffusion layer, comprising performing an annealing step (RTP) in which the diffusion layer is heated to a temperature of 100 nm, and then thermally diffusing an impurity element at a lower temperature than the annealing step to control the diffusion layer to a predetermined diffusion length.
工程(RTP)の加熱温度が、1000±100℃の範
囲で、且つ、加熱時間が15±5秒の範囲でなされるこ
とを特徴とする特許請求の範囲第1項記載の熱拡散層の
製造方法。(2) The impurity element is boron, and the heating temperature in the annealing step (RTP) is in the range of 1000±100°C, and the heating time is in the range of 15±5 seconds. A method for manufacturing a heat diffusion layer according to claim 1.
イオン注入工程と、該半導体基体を清浄な雰囲気中で赤
外線を照射して短時間に急速に該半導体基体を加熱する
アニール工程(RTP)と、該アニール工程に続き該ア
ニール工程での加熱温度より低い温度によって第1導電
型の拡散層を所定の拡散長に制御する第1の熱拡散工程
と、第2の導電型の不純物元素を拡散させてPN接合を
形成する第2の熱拡散工程とを含むことを特徴とする可
変容量ダイオード素子の製造方法。(3) An ion implantation step in which an impurity element of the first conductivity type is implanted into the semiconductor substrate, and an annealing step (RTP) in which the semiconductor substrate is irradiated with infrared rays in a clean atmosphere to rapidly heat the semiconductor substrate in a short period of time. Following the annealing step, a first thermal diffusion step of controlling the diffusion layer of the first conductivity type to a predetermined diffusion length at a temperature lower than the heating temperature in the annealing step, and adding an impurity element of the second conductivity type. A method for manufacturing a variable capacitance diode element, comprising: a second thermal diffusion step of diffusing to form a PN junction.
前記アニール工程(RTP)の加熱温度が、1000±
100℃の範囲であって、且つ、加熱時間が15±5秒
の範囲であることを特徴とする特許請求の範囲第3項記
載の可変容量ダイオード素子の製造方法。(4) the impurity element of the first conductivity type is boron,
The heating temperature of the annealing process (RTP) is 1000±
4. The method for manufacturing a variable capacitance diode element according to claim 3, wherein the heating temperature is in the range of 100° C. and the heating time is in the range of 15±5 seconds.
アニール工程(RTP)の加熱温度が、1100±10
0℃の範囲であって、且つ、加熱時間が15±5秒の範
囲であることを特徴とする特許請求の範囲第3項記載の
可変容量ダイオード素子の製造方法。(5) The impurity element of the first conductivity type is phosphorus, and the heating temperature in the annealing step (RTP) is 1100±10
4. The method for manufacturing a variable capacitance diode element according to claim 3, wherein the heating temperature is in the range of 0° C. and the heating time is in the range of 15±5 seconds.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63299273A JPH0644634B2 (en) | 1988-11-26 | 1988-11-26 | Variable capacitance diode element manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63299273A JPH0644634B2 (en) | 1988-11-26 | 1988-11-26 | Variable capacitance diode element manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02144973A true JPH02144973A (en) | 1990-06-04 |
| JPH0644634B2 JPH0644634B2 (en) | 1994-06-08 |
Family
ID=17870411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63299273A Expired - Fee Related JPH0644634B2 (en) | 1988-11-26 | 1988-11-26 | Variable capacitance diode element manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644634B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141298A (en) * | 2000-11-02 | 2002-05-17 | Toshiba Corp | Method for manufacturing semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176928A (en) * | 1982-04-09 | 1983-10-17 | Fujitsu Ltd | Light annealing |
| JPS61164264A (en) * | 1985-01-16 | 1986-07-24 | Seiko Epson Corp | Semiconductor device |
-
1988
- 1988-11-26 JP JP63299273A patent/JPH0644634B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176928A (en) * | 1982-04-09 | 1983-10-17 | Fujitsu Ltd | Light annealing |
| JPS61164264A (en) * | 1985-01-16 | 1986-07-24 | Seiko Epson Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141298A (en) * | 2000-11-02 | 2002-05-17 | Toshiba Corp | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644634B2 (en) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200381515A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US4505759A (en) | Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals | |
| JP5203667B2 (en) | Manufacturing method of semiconductor device | |
| US3607449A (en) | Method of forming a junction by ion implantation | |
| US4502205A (en) | Method of manufacturing an MIS type semiconductor device | |
| JPS6242418A (en) | Control for diffusion of dopant and electric activation thereof | |
| US4004950A (en) | Method for improving the doping of a semiconductor material | |
| JPS6362227A (en) | Correction of characteristics of p-type dopant by other p-type dopant | |
| JPS60208868A (en) | Low noise zener diode unit and method | |
| KR100766254B1 (en) | Method of forming bonding layer for solar cell | |
| JPS6031099B2 (en) | A method for forming regions of a predetermined conductivity type in a semiconductor substrate by accelerated diffusion | |
| US6426277B1 (en) | Methods and a device for heat treating a semiconductor wafer having different kinds of impurities | |
| KR100231594B1 (en) | Well Forming Method of Semiconductor Device | |
| JPH02144973A (en) | Manufacture of thermal diffusion layer and manufacture of variable-capacity diode using the manufacturing method | |
| US10748772B2 (en) | Device forming method | |
| JPH0526343B2 (en) | ||
| US20060205122A1 (en) | Method for fabricating a field stop zone | |
| JPH11274090A (en) | Method of manufacturing device having shallow junction | |
| JPS6250971B2 (en) | ||
| JPS582449B2 (en) | Control method for minority carrier diffusion length | |
| JPH0244717A (en) | Manufacture of semiconductor device | |
| JPS6321825A (en) | Manufacture of semiconductor device | |
| WO2026042266A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| JP2653513B2 (en) | Method for manufacturing semiconductor device | |
| JPH0689869A (en) | Manufacture of semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |