JPH02151095A - 基板に対するｉｃの実装方法およびｉｃ実装基板 - Google Patents
基板に対するｉｃの実装方法およびｉｃ実装基板Info
- Publication number
- JPH02151095A JPH02151095A JP30545288A JP30545288A JPH02151095A JP H02151095 A JPH02151095 A JP H02151095A JP 30545288 A JP30545288 A JP 30545288A JP 30545288 A JP30545288 A JP 30545288A JP H02151095 A JPH02151095 A JP H02151095A
- Authority
- JP
- Japan
- Prior art keywords
- board
- hole
- mount part
- mounting
- lead pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、基板に対する集積回路（以下、ＩＣという
）の実装方法およびこの方法によってＩＣが実装された
ＩＣ実装基板に関する。
）の実装方法およびこの方法によってＩＣが実装された
ＩＣ実装基板に関する。
樹脂マウント部の一側から複数本のリードピンが突出す
るパンケージ態様をもつＩＣは、従来、基板に開けた孔
にリードピンを差し込み、基板の裏面からフロー半田法
あるいは手付は半田を施すことによって基板に対して実
装されている。 フロー半田法は、簡単な操作によって基板の裏面の露出
導体部分のすべてに半田を付着させることができ、半田
付は工程としては効率的ではあるが、半田の付着量を制
御することが困難なことから、回路の短絡を予防するた
めに基板の裏面に設けるべき接続パッド間閘を一定以上
に短縮することができないという事情がある。これに対
応して、上記のｔＣのリードピン間隔も、フロー半田法
によって不都合なく基板裏面に半田付けできる間隔とさ
れており、通常、リードピンのピンチは、２゜５４１■
となっている。すなわち、リードピンを基板の孔に差し
込み、そしてそのリードピンの先端と基板の裏面の導体
パッドとを半田によって接続することが予定されている
この種のＩＣのリードピンのピッチは、上述のような実
装上の都合から一定以上に短縮することができず、この
ことが基板上への電子部品実装の高密度化を阻害する一
因となっていたのである。 また、樹脂マウント部からり−ドピンをジグザグ状に折
り曲げて２列にして突出させた、いわゆるジグザクイン
ライン型パッケージのＩＣも提案されており、これによ
ると、実質的なリードピン間隔を通常のＩＣの２倍とす
ることができる。しかし、片側のリードピン間隔は依然
として一定以上に短縮することができず、したがって、
ＩＣないしはＩＣ実装基板の高密度化にも限界がある。 一方、小型電子部品を基板に対して面実装する場合の半
田付は法として、リフロー半田法がある。 これは、クリーム状のハンダを基板表面の所定部位に印
刷等によって付着させた上で所定の電子部品を載置し、
加熱によって上記のクリーム状の半田を溶融させて最終
的に電子部品を基板上導体パッドに固定するものである
。この半田付は法は、上述のように、クリーム状のハン
ダを印刷によって基板に付着させるため、基板上のパタ
ーンが微細であっても、少量適量の半田を正確に所定部
位に付着させることができ、電子部品の高密度実装に適
している。
るパンケージ態様をもつＩＣは、従来、基板に開けた孔
にリードピンを差し込み、基板の裏面からフロー半田法
あるいは手付は半田を施すことによって基板に対して実
装されている。 フロー半田法は、簡単な操作によって基板の裏面の露出
導体部分のすべてに半田を付着させることができ、半田
付は工程としては効率的ではあるが、半田の付着量を制
御することが困難なことから、回路の短絡を予防するた
めに基板の裏面に設けるべき接続パッド間閘を一定以上
に短縮することができないという事情がある。これに対
応して、上記のｔＣのリードピン間隔も、フロー半田法
によって不都合なく基板裏面に半田付けできる間隔とさ
れており、通常、リードピンのピンチは、２゜５４１■
となっている。すなわち、リードピンを基板の孔に差し
込み、そしてそのリードピンの先端と基板の裏面の導体
パッドとを半田によって接続することが予定されている
この種のＩＣのリードピンのピッチは、上述のような実
装上の都合から一定以上に短縮することができず、この
ことが基板上への電子部品実装の高密度化を阻害する一
因となっていたのである。 また、樹脂マウント部からり−ドピンをジグザグ状に折
り曲げて２列にして突出させた、いわゆるジグザクイン
ライン型パッケージのＩＣも提案されており、これによ
ると、実質的なリードピン間隔を通常のＩＣの２倍とす
ることができる。しかし、片側のリードピン間隔は依然
として一定以上に短縮することができず、したがって、
ＩＣないしはＩＣ実装基板の高密度化にも限界がある。 一方、小型電子部品を基板に対して面実装する場合の半
田付は法として、リフロー半田法がある。 これは、クリーム状のハンダを基板表面の所定部位に印
刷等によって付着させた上で所定の電子部品を載置し、
加熱によって上記のクリーム状の半田を溶融させて最終
的に電子部品を基板上導体パッドに固定するものである
。この半田付は法は、上述のように、クリーム状のハン
ダを印刷によって基板に付着させるため、基板上のパタ
ーンが微細であっても、少量適量の半田を正確に所定部
位に付着させることができ、電子部品の高密度実装に適
している。
この発明は、上述の従来の問題を解決しようとするもの
で、樹脂マウント部から突出するリードピンの間隔が非
常に小さいＩＣであっても、これを不都合なく基板に半
田付けすることができる新たなＩＣの実装方法およびこ
れによってＩＣが実装されたＩＣ実装基板を提供するこ
とをその課題とする。
で、樹脂マウント部から突出するリードピンの間隔が非
常に小さいＩＣであっても、これを不都合なく基板に半
田付けすることができる新たなＩＣの実装方法およびこ
れによってＩＣが実装されたＩＣ実装基板を提供するこ
とをその課題とする。
上記の課題を解決するため、この発明では、次の技術的
手段を講じている。 すなわち、請求項１に記載した発明は、マウント部の一
側から複数本のリードピンが突出するＩＣを基板に対し
て実装するための方法であって、上記リードピンをその
先端がマウント部の側面からさらに外方に突出するよう
に折り曲げる一方、基板に上記マウント部が嵌合しうる
孔を設けるとともにこの孔の縁に回路パターンの接続パ
ッドを配置し、上記ＩＣのマウント部を上記孔に挿入し
てリードピンの先端を上記孔の縁に掛止させた状態で、
各リードピンの先端とこれらに対応する上記接続パッド
とを半田付けすることを特徴とする。 そして、請求孔２に記載した発明は、上記の方法で実装
したＩＣを備えるＩＣ実装基板である。
手段を講じている。 すなわち、請求項１に記載した発明は、マウント部の一
側から複数本のリードピンが突出するＩＣを基板に対し
て実装するための方法であって、上記リードピンをその
先端がマウント部の側面からさらに外方に突出するよう
に折り曲げる一方、基板に上記マウント部が嵌合しうる
孔を設けるとともにこの孔の縁に回路パターンの接続パ
ッドを配置し、上記ＩＣのマウント部を上記孔に挿入し
てリードピンの先端を上記孔の縁に掛止させた状態で、
各リードピンの先端とこれらに対応する上記接続パッド
とを半田付けすることを特徴とする。 そして、請求孔２に記載した発明は、上記の方法で実装
したＩＣを備えるＩＣ実装基板である。
基板に設けるべき孔の形状は、マウント部の断面形状と
対応させておくことが好適であり、その場合、マウント
部を上記孔に挿入す・ると、自然とその基板に対する平
面的な位置が決められる。そして、ＩＣの各リードピン
の先端は、マウント部の側面からさらに外方に突出する
ように折り曲げられているから、上述のようにマウント
部を上記孔に上から挿入すると、ＩＣは、そのマウント
部が上記孔内にあって、かつ各リードピンの先端が上記
孔の縁に引っ掛かった状態で保持される。上述のように
、マウント部の基板に対する平面的な位置決めが自然に
行われるから、各リードピンは、正確に孔の縁に形成さ
れた各対応する回路パターン上の接続パッドの上に載っ
た恰好となる。 そして、ＩＣの重心はマウント部にあり、しかもマウン
ト部は部分的に上記孔に嵌合した状態にあるから、上記
のように各リードピンが孔の縁に引っ掛かっているとき
、ＩＣは非常に安定した状態にある。したがって、各リ
ードピンと孔の縁に形成した接続パッド間は、リフロー
半田法によって問題なく半田付けすることができる。す
なわち、孔の周囲の各接続パッドに印刷等によって適量
のクリーム状半田を付着させておき、そして上述のよう
にしてｔＣのマウント部を孔に上から挿入するとともに
各リードピンの先端を各対応する接続パッド上に引っ掛
は状に接触させ、上記クリーム状半田を加熱溶融してリ
ードピンと接続パッド間に融着させるとともにこれを冷
却固化すればよい。 前述したように、リフロー半田法は、必要十分な適量の
半田を微細な部分に正確に付着させることができるため
、各リードピンを接続すべく上記孔の周囲に形成する複
数の接続パッドの間隔をより短縮することができる。こ
のことは、ＩＣのリードピンのピッチを、より短縮して
も問題なく基板に実装できることを意味し、基板におけ
る電子部品の高密度実装化に大きく寄与する。 また、マウント部を挿入すべく基板に開ける孔を正確に
形成しておけば、マウント部をこの孔に挿入するだけで
自然にＩＣの基板に対する平面的な位置決めが行われる
ので、ＩＣ実装の作業性も著しく改善される。
対応させておくことが好適であり、その場合、マウント
部を上記孔に挿入す・ると、自然とその基板に対する平
面的な位置が決められる。そして、ＩＣの各リードピン
の先端は、マウント部の側面からさらに外方に突出する
ように折り曲げられているから、上述のようにマウント
部を上記孔に上から挿入すると、ＩＣは、そのマウント
部が上記孔内にあって、かつ各リードピンの先端が上記
孔の縁に引っ掛かった状態で保持される。上述のように
、マウント部の基板に対する平面的な位置決めが自然に
行われるから、各リードピンは、正確に孔の縁に形成さ
れた各対応する回路パターン上の接続パッドの上に載っ
た恰好となる。 そして、ＩＣの重心はマウント部にあり、しかもマウン
ト部は部分的に上記孔に嵌合した状態にあるから、上記
のように各リードピンが孔の縁に引っ掛かっているとき
、ＩＣは非常に安定した状態にある。したがって、各リ
ードピンと孔の縁に形成した接続パッド間は、リフロー
半田法によって問題なく半田付けすることができる。す
なわち、孔の周囲の各接続パッドに印刷等によって適量
のクリーム状半田を付着させておき、そして上述のよう
にしてｔＣのマウント部を孔に上から挿入するとともに
各リードピンの先端を各対応する接続パッド上に引っ掛
は状に接触させ、上記クリーム状半田を加熱溶融してリ
ードピンと接続パッド間に融着させるとともにこれを冷
却固化すればよい。 前述したように、リフロー半田法は、必要十分な適量の
半田を微細な部分に正確に付着させることができるため
、各リードピンを接続すべく上記孔の周囲に形成する複
数の接続パッドの間隔をより短縮することができる。こ
のことは、ＩＣのリードピンのピッチを、より短縮して
も問題なく基板に実装できることを意味し、基板におけ
る電子部品の高密度実装化に大きく寄与する。 また、マウント部を挿入すべく基板に開ける孔を正確に
形成しておけば、マウント部をこの孔に挿入するだけで
自然にＩＣの基板に対する平面的な位置決めが行われる
ので、ＩＣ実装の作業性も著しく改善される。
以下、本願発明の実施例を図面を参照しつつ具体的に説
明する。 本願発明は、マウント部１の一側から複数本のリードピ
ン２・・・が突出するパッケージ形態をもつＩＣ３を回
路基板４に実装する方法およびこの方法によって実装さ
れたＩＣをもつＩＣ実装基板に関するものであるが、本
例においては、上記ｒＣとして、いわゆるジグザグ・イ
ンライン型パンケージと近似した恰好に各リードピン２
・・・をフォーミングしたものを用いている。 マウント部１は、リードフレーム上にポンディングされ
たＩＣチップを保護、封止するものであり、樹脂製であ
ることが一般的であるとともに、所定厚みの長矩形形状
をしている。各リードピン２・・・は、マウント部ｌの
一側から一列等間隔で露出しているが、本例では、第１
図に示すように、これらを交互に反対方向に直角に折り
曲げている。 折り曲げ位置は、リードピン２・・・の長さを勘案して
、第２図に良く表れているように、少なくともその先端
部がマウント部１の側面よりさらに外方に突出するよう
にする。 一方、第１図に表れているように、回路基板４の表面に
おける所定部位には、上記マウント部１がぴったりと嵌
まり込む孔５、すわなち、マウント部ｌの厚みと対応し
た幅と、マウント部１の長さと対応した長さをもつ矩形
孔５を開けておき、かつ、この孔５の縁には、上記各リ
ードピン２・・・と対応し、かつこれら各リードピン２
・・・が引っ掛かり状に載りうるように、基板上の回路
パターンに関連しつつ導通する接続パッド６・・・を形
成しておく。 この回路基板４に対する上記のＩＣ３の実装は、たとえ
ば次のようにして行われる。 まず、基板上に面実装す
べき他の電子部品（回示略）のための接続パッドに対す
るのと同時に、上記接続パッド６・・・には、印刷等に
よって、クリーム状半田７が付着させられる。ついで、
ＩＣ３を逆さにしてそのマウント部１を上から上記孔５
に挿入する。 そうすると、第２図に良く表れているように、ＩＣ４は
、そのマウント部１が孔５内に嵌まりこみ、かつ折り曲
げられた各リードピン２・・・の先端が孔５の縁の各対
応する接続パッド６・・・ないしはこれに付着させられ
たクリーム状半田７の上に正確に載るようにして保持さ
れる。 第２図から判るように、ＩＣの重心が各リードピン２・
・・より下にあり、しがも二股に分がれたリードピン２
・・・が孔５の両縁部に引っ掛かっているので、ＩＣ３
はきわめて安定的に保持されている。 このとき、他の電子部品も、所定の基板上の所定の場所
に載せ置かれる。 ついで、すべての部品が載せ置かれた回路基板４をたと
えば加熱炉に通したのち冷却することにより、上記クリ
ーム状半田７を溶融および固化させ、各リードピン２・
・・と対応する接続パッド６・・・間を電気的に導通さ
せつつ互いに固定する。 上記のように、本願発明方法によるＩＣの実装方法によ
れば、マウント部１を孔５に挿入した状態において、リ
ードピン２・・・を回路基板４の表面側の接続パッド６
・・・上に安定的に接触させることができ・るので、リ
ードピン２・・・と接続パッド６・・・間に、チップ部
品等の面実装部品と同様にしてリフロー半田法を適用す
ることができる。このリフロー半田法は、印刷等によっ
て適量の半田を正確に所定の微細な部位に付着させるこ
とができるので、接続パッド６・・・の間隔を著しく縮
めることができ、これに伴なって、ＩＣ側のり−ドピン
のピンチも縮めることができる。これにより、基板上に
おける電子部品の高密度実装化が大幅に促進される。 また、孔５をＩＣのマウント部１と対応した正確な形状
としておけば、マウント部１を挿入するだけでＩＣの基
板上における位置決めが正確に行なえるので、実装の作
業性も著しく改善される。 もちろん、この発明の範囲は上述の実施例に限定される
ものではない、たとえば、実施例では、ＩＣの形態を、
リードピン２・・・を交互に反対方向に折り曲げてジグ
ザグ・インライン型パッケージ近偵のものとしたが、孔
の形状をマウント部の形状と正確に一致させておけば、
第３図に示すように、すべてのリードピン２・・・を一
方向に折り曲げても差支えないし、第４図に示すように
、リードピンをマウント部の長手方向について前後二分
し、両グループを互いに反対側に折り曲げるようにして
もよい。
明する。 本願発明は、マウント部１の一側から複数本のリードピ
ン２・・・が突出するパッケージ形態をもつＩＣ３を回
路基板４に実装する方法およびこの方法によって実装さ
れたＩＣをもつＩＣ実装基板に関するものであるが、本
例においては、上記ｒＣとして、いわゆるジグザグ・イ
ンライン型パンケージと近似した恰好に各リードピン２
・・・をフォーミングしたものを用いている。 マウント部１は、リードフレーム上にポンディングされ
たＩＣチップを保護、封止するものであり、樹脂製であ
ることが一般的であるとともに、所定厚みの長矩形形状
をしている。各リードピン２・・・は、マウント部ｌの
一側から一列等間隔で露出しているが、本例では、第１
図に示すように、これらを交互に反対方向に直角に折り
曲げている。 折り曲げ位置は、リードピン２・・・の長さを勘案して
、第２図に良く表れているように、少なくともその先端
部がマウント部１の側面よりさらに外方に突出するよう
にする。 一方、第１図に表れているように、回路基板４の表面に
おける所定部位には、上記マウント部１がぴったりと嵌
まり込む孔５、すわなち、マウント部ｌの厚みと対応し
た幅と、マウント部１の長さと対応した長さをもつ矩形
孔５を開けておき、かつ、この孔５の縁には、上記各リ
ードピン２・・・と対応し、かつこれら各リードピン２
・・・が引っ掛かり状に載りうるように、基板上の回路
パターンに関連しつつ導通する接続パッド６・・・を形
成しておく。 この回路基板４に対する上記のＩＣ３の実装は、たとえ
ば次のようにして行われる。 まず、基板上に面実装す
べき他の電子部品（回示略）のための接続パッドに対す
るのと同時に、上記接続パッド６・・・には、印刷等に
よって、クリーム状半田７が付着させられる。ついで、
ＩＣ３を逆さにしてそのマウント部１を上から上記孔５
に挿入する。 そうすると、第２図に良く表れているように、ＩＣ４は
、そのマウント部１が孔５内に嵌まりこみ、かつ折り曲
げられた各リードピン２・・・の先端が孔５の縁の各対
応する接続パッド６・・・ないしはこれに付着させられ
たクリーム状半田７の上に正確に載るようにして保持さ
れる。 第２図から判るように、ＩＣの重心が各リードピン２・
・・より下にあり、しがも二股に分がれたリードピン２
・・・が孔５の両縁部に引っ掛かっているので、ＩＣ３
はきわめて安定的に保持されている。 このとき、他の電子部品も、所定の基板上の所定の場所
に載せ置かれる。 ついで、すべての部品が載せ置かれた回路基板４をたと
えば加熱炉に通したのち冷却することにより、上記クリ
ーム状半田７を溶融および固化させ、各リードピン２・
・・と対応する接続パッド６・・・間を電気的に導通さ
せつつ互いに固定する。 上記のように、本願発明方法によるＩＣの実装方法によ
れば、マウント部１を孔５に挿入した状態において、リ
ードピン２・・・を回路基板４の表面側の接続パッド６
・・・上に安定的に接触させることができ・るので、リ
ードピン２・・・と接続パッド６・・・間に、チップ部
品等の面実装部品と同様にしてリフロー半田法を適用す
ることができる。このリフロー半田法は、印刷等によっ
て適量の半田を正確に所定の微細な部位に付着させるこ
とができるので、接続パッド６・・・の間隔を著しく縮
めることができ、これに伴なって、ＩＣ側のり−ドピン
のピンチも縮めることができる。これにより、基板上に
おける電子部品の高密度実装化が大幅に促進される。 また、孔５をＩＣのマウント部１と対応した正確な形状
としておけば、マウント部１を挿入するだけでＩＣの基
板上における位置決めが正確に行なえるので、実装の作
業性も著しく改善される。 もちろん、この発明の範囲は上述の実施例に限定される
ものではない、たとえば、実施例では、ＩＣの形態を、
リードピン２・・・を交互に反対方向に折り曲げてジグ
ザグ・インライン型パッケージ近偵のものとしたが、孔
の形状をマウント部の形状と正確に一致させておけば、
第３図に示すように、すべてのリードピン２・・・を一
方向に折り曲げても差支えないし、第４図に示すように
、リードピンをマウント部の長手方向について前後二分
し、両グループを互いに反対側に折り曲げるようにして
もよい。
第１図は本願発明方法を説明するための斜視図、第２図
は本願発明方法でＴＣＩＪ＜７ｇ板に実装された状態を
示す断面図、第３図および第４図は本願発明方法を実施
するにあたり、リードピンのフォーミングの他の例を示
す斜視図である。 １・・・マウント部、２・・・リードピン、３・・・Ｉ
Ｃ１４・・・回路基板、５・・・孔、６・・・接続パッ
ド。
は本願発明方法でＴＣＩＪ＜７ｇ板に実装された状態を
示す断面図、第３図および第４図は本願発明方法を実施
するにあたり、リードピンのフォーミングの他の例を示
す斜視図である。 １・・・マウント部、２・・・リードピン、３・・・Ｉ
Ｃ１４・・・回路基板、５・・・孔、６・・・接続パッ
ド。
Claims (2)
- （１）マウント部の一側から複数本のリードピンが突出
するＩＣを基板に対して実装するための方法であって、
上記リードピンをその先端がマウント部の側面からさら
に外方に突出するように折り曲げる一方、基板に上記マ
ウント部が嵌合しうる孔を設けるとともにこの孔の縁に
回路パターンの接続パッドを配置し、上記ＩＣのマウン
ト部を上記孔に挿入してリードピンの先端を上記孔の縁
に掛止させた状態で、各リードピンの先端とこれらに対
応する上記接続パッドとを半田付けすることを特徴とす
る、基板に対するＩＣの実装方法。 - （２）請求項１に記載した方法で実装したＩＣを備える
ＩＣ実装基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30545288A JPH02151095A (ja) | 1988-12-01 | 1988-12-01 | 基板に対するｉｃの実装方法およびｉｃ実装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30545288A JPH02151095A (ja) | 1988-12-01 | 1988-12-01 | 基板に対するｉｃの実装方法およびｉｃ実装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02151095A true JPH02151095A (ja) | 1990-06-11 |
Family
ID=17945317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30545288A Pending JPH02151095A (ja) | 1988-12-01 | 1988-12-01 | 基板に対するｉｃの実装方法およびｉｃ実装基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02151095A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5450289A (en) * | 1993-03-05 | 1995-09-12 | Samsung Electronics Co., Ltd. | Semiconductor package and a printed circuit board applicable to its mounting |
| US5631807A (en) * | 1995-01-20 | 1997-05-20 | Minnesota Mining And Manufacturing Company | Electronic circuit structure with aperture suspended component |
| US6031726A (en) * | 1995-11-06 | 2000-02-29 | Vlt Corporation | Low profile mounting of power converters with the converter body in an aperture |
| US6434005B1 (en) | 2000-10-27 | 2002-08-13 | Vlt Corporation | Power converter packaging |
| USD510906S1 (en) | 2000-10-27 | 2005-10-25 | Vlt, Inc. | Power converter |
| USD520947S1 (en) | 2001-11-01 | 2006-05-16 | Vlt, Inc. | Power converter body |
| JP2015000229A (ja) * | 2013-06-17 | 2015-01-05 | 三菱電機株式会社 | 加熱調理器及び炊飯器 |
-
1988
- 1988-12-01 JP JP30545288A patent/JPH02151095A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5450289A (en) * | 1993-03-05 | 1995-09-12 | Samsung Electronics Co., Ltd. | Semiconductor package and a printed circuit board applicable to its mounting |
| US5631807A (en) * | 1995-01-20 | 1997-05-20 | Minnesota Mining And Manufacturing Company | Electronic circuit structure with aperture suspended component |
| US5689600A (en) * | 1995-01-20 | 1997-11-18 | Minnesota Mining And Manufacturing Company | Electronic circuit structure |
| US6031726A (en) * | 1995-11-06 | 2000-02-29 | Vlt Corporation | Low profile mounting of power converters with the converter body in an aperture |
| US6434005B1 (en) | 2000-10-27 | 2002-08-13 | Vlt Corporation | Power converter packaging |
| USD510906S1 (en) | 2000-10-27 | 2005-10-25 | Vlt, Inc. | Power converter |
| USD520947S1 (en) | 2001-11-01 | 2006-05-16 | Vlt, Inc. | Power converter body |
| JP2015000229A (ja) * | 2013-06-17 | 2015-01-05 | 三菱電機株式会社 | 加熱調理器及び炊飯器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5428505A (en) | Printed circuit board | |
| JP2004207232A (ja) | 半田貯蔵移動装置及び工程 | |
| JPH04192596A (ja) | 電子部品の表面実装構造 | |
| JP2991155B2 (ja) | 電子部品およびその実装構造 | |
| JPH02151095A (ja) | 基板に対するｉｃの実装方法およびｉｃ実装基板 | |
| JPS617692A (ja) | 導体ピンの固着方法および導体ピン固着のプリント配線板 | |
| JP2912308B2 (ja) | 表面実装部品の半田付け構造 | |
| JPH0312993A (ja) | 電子回路パッケージにおける半田付け方法 | |
| JPH05206627A (ja) | リード接続用電極及びリード・電極の接続方法 | |
| JPS61102089A (ja) | フラツトパツケ−ジｉｃの実装構造 | |
| JPH02301725A (ja) | 半田付け端子 | |
| JPH0738225A (ja) | 半導体装置及びその製造方法 | |
| JPS61214548A (ja) | テ−プキヤリア | |
| JPH062276Y2 (ja) | 電子部品実装構造 | |
| JP2595881B2 (ja) | 表面実装型集積回路パッケージのリード端子の固着方法 | |
| JPH0718475U (ja) | 印刷配線板 | |
| JP3214009B2 (ja) | 半導体素子の実装基板および方法 | |
| JPH05206693A (ja) | 接続用端子付き電子部品およびその実装方法 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 | |
| JPH04258107A (ja) | チップ型コンデンサの実装構造およびその実装方法 | |
| JP2005026344A (ja) | プリント配線板、プリント回路板、プリント配線板の製造方法及びプリント回路板の製造方法 | |
| JPS59207690A (ja) | 集積回路素子の実装方法 | |
| JPH0710969U (ja) | プリント基板 | |
| JP2002260760A (ja) | リード端子、リードフレーム、電子部品および電子部品の組付方法 |