JPH02179115A - デジタル信号処理回路 - Google Patents
デジタル信号処理回路Info
- Publication number
- JPH02179115A JPH02179115A JP63333221A JP33322188A JPH02179115A JP H02179115 A JPH02179115 A JP H02179115A JP 63333221 A JP63333221 A JP 63333221A JP 33322188 A JP33322188 A JP 33322188A JP H02179115 A JPH02179115 A JP H02179115A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- output
- signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は光学センサ等から出力されたデジタル信号を受
けて、時系列に変化する信号のノイズを除去するための
デジタル信号処理回路に関する。
けて、時系列に変化する信号のノイズを除去するための
デジタル信号処理回路に関する。
従来の技術
従来、この種のデジタル信号処理回路にはセンナから出
力されたデジタル信号を処理するに当たり、その信号に
含まれているノイズを除去する目的等でフィルタ回路を
構成されている。
力されたデジタル信号を処理するに当たり、その信号に
含まれているノイズを除去する目的等でフィルタ回路を
構成されている。
第３図は、従来より用いられているフィルタ回路の一例
であり、センサ信号のパルス時間幅より短い時間のノイ
ズを除去する目的のいわゆるローパスフィルタである。
であり、センサ信号のパルス時間幅より短い時間のノイ
ズを除去する目的のいわゆるローパスフィルタである。
第３図の例では、コンデンサと抵抗で構成されているＣ
Ｒ時定数の効果によリセンサ信号のパルス時間幅より短
いノイズパルスの振幅を小さくすることによって、振幅
の差を弁別させ、振幅の小さいノイズパルスを除去しよ
うとする回路である。
Ｒ時定数の効果によリセンサ信号のパルス時間幅より短
いノイズパルスの振幅を小さくすることによって、振幅
の差を弁別させ、振幅の小さいノイズパルスを除去しよ
うとする回路である。
第３図のような従来例の回路においても、センサ信号と
ノイズパルスとの時間幅の差が振幅の差として弁別可能
な程の大きな値である場合には有効である。
ノイズパルスとの時間幅の差が振幅の差として弁別可能
な程の大きな値である場合には有効である。
発明が解決しようとする課題
しかしながら、上記従来例では時定数回路を含むためセ
ンサ信号とノイズパルスとの時間幅の差が小さくなると
弁別できなくなるという問題があった。
ンサ信号とノイズパルスとの時間幅の差が小さくなると
弁別できなくなるという問題があった。
例えば第３図のセンサ信号２５のパルス列が第４図のｔ
ｓに示すように斜線ノ・ツチ部分がノイズパルスである
場合、ＣＲ時定数回路を通過した信号２６が第４図の１
１になるとコンパレータ２４のしきい値Ｔ、を与える電
池２３の電圧ＶＴＨが第４図の１１の１であると、コン
パレータ出力２７の信号は第４図のｔａのようになり、
斜線ノ１ツチ部分に示すノイズパルスが残ってしまうこ
とになる。ノイズパルスの時間幅が変化するとしきい値
電圧、或いはＣＲ時定数を変化させないとノイズ除去が
できないという問題があった。
ｓに示すように斜線ノ・ツチ部分がノイズパルスである
場合、ＣＲ時定数回路を通過した信号２６が第４図の１
１になるとコンパレータ２４のしきい値Ｔ、を与える電
池２３の電圧ＶＴＨが第４図の１１の１であると、コン
パレータ出力２７の信号は第４図のｔａのようになり、
斜線ノ１ツチ部分に示すノイズパルスが残ってしまうこ
とになる。ノイズパルスの時間幅が変化するとしきい値
電圧、或いはＣＲ時定数を変化させないとノイズ除去が
できないという問題があった。
本発明はこのような従来の問題を解決するものであり、
信号とノイズのパルス時間幅が近接した場合のノイズを
除去することができる優れたデジタル信号処理回路を提
供することを目的とするものである。
信号とノイズのパルス時間幅が近接した場合のノイズを
除去することができる優れたデジタル信号処理回路を提
供することを目的とするものである。
課題を解決するための手段
本発明は上記目的を達成するためにセンナ信号のパルス
時間幅に対応させたクロックパルス信号に同期して動作
するフリップフロップを設け、センサ信号のパルス時間
幅より短いパルスを検出し、その検出信号をノイズパル
スを含んだセンサ信号にゲート回路及びフリップフロッ
プをもって作用させてノイズパルスを除去するようにし
たものである。
時間幅に対応させたクロックパルス信号に同期して動作
するフリップフロップを設け、センサ信号のパルス時間
幅より短いパルスを検出し、その検出信号をノイズパル
スを含んだセンサ信号にゲート回路及びフリップフロッ
プをもって作用させてノイズパルスを除去するようにし
たものである。
作用
本発明は上記のような構成により次のような作用を有す
る。すなわち、センサ信号の最小パルス時間幅に等しい
クロックパルス信号を各フリップフロップの同期信号と
して用い、第１のＤフリップフロップのＤ入力にセンサ
信号を入力させて上記同期信号の立上がり、又は立下が
りのいずれか一方でサンプリングを行なう。第１のフリ
ップフロップの出力は第２のＤフリップフロップのＤ入
力に接続され、第２のフリップフロップは第１の７リソ
プフロツプと逆相の同期信号でサンプリングされる。一
方、センサ信号は第３のＤフリップフロップのＤ入力に
接続され、第２のフリップフロップと同相の同期信号で
サンプリングされる。
る。すなわち、センサ信号の最小パルス時間幅に等しい
クロックパルス信号を各フリップフロップの同期信号と
して用い、第１のＤフリップフロップのＤ入力にセンサ
信号を入力させて上記同期信号の立上がり、又は立下が
りのいずれか一方でサンプリングを行なう。第１のフリ
ップフロップの出力は第２のＤフリップフロップのＤ入
力に接続され、第２のフリップフロップは第１の７リソ
プフロツプと逆相の同期信号でサンプリングされる。一
方、センサ信号は第３のＤフリップフロップのＤ入力に
接続され、第２のフリップフロップと同相の同期信号で
サンプリングされる。
第２と第３の７リツプフロツグの各出力は、排他論理和
ゲート回路の入力に接続される。したがって、センサ信
号のパルス列の中に第１のフリップフロップをサンプリ
ングした時点のセンナ信号の論理値と第３のフリップフ
ロップをサンプリングした時点のセンナ信号の論理値が
異なっているようなノイズパルスがある場合には、上記
排他論理和ゲート回路の出力に論理値「１」として検出
され、その排他論理和ゲート回路の出力は、第４のＪＫ
フリップフロクプのＪ、 Ｋ入力に、上記排他論理和
ゲート回路出力が論理値ｒｌＪの場合には、Ｊ、 Ｋ
入力ともに論理値「０」を、また上記排他論理和ゲート
回路出力が論理値「０」の場合にはＪ入力に第２のフリ
ップフロップのＱ出力を、Ｋ入力に第２のフリップフロ
ップのＱ出力を与えられるゲート回路を通して第４のフ
リップフロップに接続される。第４のフリップフロップ
は第１のフリ、ブフロノプと同相の同期信号でサンプリ
ングされるので、上記排他論理和回路出力の論理値が「
０」であると、第４のフリップフロップのサンプリング
後の出力は第１．第２の各フリップフロップの各サンプ
リング結果が継承されるが上記排他論理和回路出力の論
理値が「１」であると、第４のフリップフロップのサン
プリング後の出力はその１つ前のサンプリング出力が維
持され、この時点でノイズパルスが除去することができ
る。
ゲート回路の入力に接続される。したがって、センサ信
号のパルス列の中に第１のフリップフロップをサンプリ
ングした時点のセンナ信号の論理値と第３のフリップフ
ロップをサンプリングした時点のセンナ信号の論理値が
異なっているようなノイズパルスがある場合には、上記
排他論理和ゲート回路の出力に論理値「１」として検出
され、その排他論理和ゲート回路の出力は、第４のＪＫ
フリップフロクプのＪ、 Ｋ入力に、上記排他論理和
ゲート回路出力が論理値ｒｌＪの場合には、Ｊ、 Ｋ
入力ともに論理値「０」を、また上記排他論理和ゲート
回路出力が論理値「０」の場合にはＪ入力に第２のフリ
ップフロップのＱ出力を、Ｋ入力に第２のフリップフロ
ップのＱ出力を与えられるゲート回路を通して第４のフ
リップフロップに接続される。第４のフリップフロップ
は第１のフリ、ブフロノプと同相の同期信号でサンプリ
ングされるので、上記排他論理和回路出力の論理値が「
０」であると、第４のフリップフロップのサンプリング
後の出力は第１．第２の各フリップフロップの各サンプ
リング結果が継承されるが上記排他論理和回路出力の論
理値が「１」であると、第４のフリップフロップのサン
プリング後の出力はその１つ前のサンプリング出力が維
持され、この時点でノイズパルスが除去することができ
る。
実施例
第１図は本発明の一実施例の構成を示すものである。第
１図においてＳｉはセンサ信号の入力端子ＣＬＫはクロ
ックパルス信号、ＳＯは本発明の作用を施した結果のセ
ンサ信号の出力端子をそれぞれ示している。１はＣＬＫ
の立上がりに同期して動作するＤフリップフロップ、２
と３はＣＬＫを４のインバータで逆相にしたクロックパ
ルス信号の立上がりで同期して動作するＤフリップフロ
ップ、５は負論理出力の２人力排他論理和ゲート、６と
７は２人力論理積ゲート、８はＣＬＫの立上がりに同期
して動作するＪＫフリップフロップで、各々第１図のよ
うに接続されている。
１図においてＳｉはセンサ信号の入力端子ＣＬＫはクロ
ックパルス信号、ＳＯは本発明の作用を施した結果のセ
ンサ信号の出力端子をそれぞれ示している。１はＣＬＫ
の立上がりに同期して動作するＤフリップフロップ、２
と３はＣＬＫを４のインバータで逆相にしたクロックパ
ルス信号の立上がりで同期して動作するＤフリップフロ
ップ、５は負論理出力の２人力排他論理和ゲート、６と
７は２人力論理積ゲート、８はＣＬＫの立上がりに同期
して動作するＪＫフリップフロップで、各々第１図のよ
うに接続されている。
次に上記実施例の動作について説明する。第２図は第１
図に示す実施例の動作を示したタイミングチャートであ
る。第２図のＴ、、 ’ｒｔ、 Ｔ麿、Ｔ４゜Ｔ、、
Ｔｓはそれぞれ第１図の９．１０．１１．１２．１３
゜１４に対応したポイントのタイミングを示している。
図に示す実施例の動作を示したタイミングチャートであ
る。第２図のＴ、、 ’ｒｔ、 Ｔ麿、Ｔ４゜Ｔ、、
Ｔｓはそれぞれ第１図の９．１０．１１．１２．１３
゜１４に対応したポイントのタイミングを示している。
第２図の１５に示すタイミングで第１１図の１でサンプ
リングされたセンナ信号は第２図のＴ、上の１６に示す
タイミングで第１図の２のＱより出力され、同時に第２
図の１６で示すタイミングでサンプリングされたセンサ
信号が第１図の３のＱより出力され、その両川力は負論
理出力の排他論理和ゲートにより第２図のＴ＠に示す論
理値となる。その論理値と第１図の２のＱ出力及びＱ出
力とを入力として作用させる２つの論理積ゲートである
第１図の６と７の各々の出力を８のＪＫフリップフロッ
プへ第２図の１７のタイミングでサンプリングされ第２
図のＴ６に示す論理値を得る。第２図に示す１５〜１７
のタイミングに示すＴ１のセンサ信号はノイズパルスが
ない場合であるが、１７〜２０のタイミングに示すＴ、
の斜線ハツチ部分のようなノイズパルスがある場合には
、１８のタイミングでサンプリングした結果と１９のタ
イミングでサンプリングした結果の論理値が一致しない
。その場合、１９のタイミングで上記排他論理和ゲート
出力はＴ器のように変化し、２０のタイミングでサンプ
リングされるＪＫフリップフロップのＪ入力及びに入力
にはともに論理値ｒＯＪが入力されることとなり、サン
プリング後の出力は変化せずノイズパルスが除去される
ことになる。
リングされたセンナ信号は第２図のＴ、上の１６に示す
タイミングで第１図の２のＱより出力され、同時に第２
図の１６で示すタイミングでサンプリングされたセンサ
信号が第１図の３のＱより出力され、その両川力は負論
理出力の排他論理和ゲートにより第２図のＴ＠に示す論
理値となる。その論理値と第１図の２のＱ出力及びＱ出
力とを入力として作用させる２つの論理積ゲートである
第１図の６と７の各々の出力を８のＪＫフリップフロッ
プへ第２図の１７のタイミングでサンプリングされ第２
図のＴ６に示す論理値を得る。第２図に示す１５〜１７
のタイミングに示すＴ１のセンサ信号はノイズパルスが
ない場合であるが、１７〜２０のタイミングに示すＴ、
の斜線ハツチ部分のようなノイズパルスがある場合には
、１８のタイミングでサンプリングした結果と１９のタ
イミングでサンプリングした結果の論理値が一致しない
。その場合、１９のタイミングで上記排他論理和ゲート
出力はＴ器のように変化し、２０のタイミングでサンプ
リングされるＪＫフリップフロップのＪ入力及びに入力
にはともに論理値ｒＯＪが入力されることとなり、サン
プリング後の出力は変化せずノイズパルスが除去される
ことになる。
このように、上記実施例によればセンサ信号パルスの最
小時間に着目してサンプリングパルス時間を設定しセン
サ信号のパルス列をサンプリングパルスの立上がり、立
下がりで逐次サンプリングしていくことによりサンプリ
ングパルスの周期より短い時間で変化するセンサ信号を
ノイズパルスとして検出し除去することができる。
小時間に着目してサンプリングパルス時間を設定しセン
サ信号のパルス列をサンプリングパルスの立上がり、立
下がりで逐次サンプリングしていくことによりサンプリ
ングパルスの周期より短い時間で変化するセンサ信号を
ノイズパルスとして検出し除去することができる。
発明の効果
本発明は上記実施例より明らかなようにセンサ信号の信
号成分のパルス時間幅に着目して論理処理したものであ
り、時定数を用いたアナログ値処理と異なり、信号成分
とノイズ成分のパルス時間の値が近接していても十分に
ノイズパルスを除去することができるという利点を有す
る。
号成分のパルス時間幅に着目して論理処理したものであ
り、時定数を用いたアナログ値処理と異なり、信号成分
とノイズ成分のパルス時間の値が近接していても十分に
ノイズパルスを除去することができるという利点を有す
る。
第１図は本発明の一実施例におけるデジタル信号処理回
路の回路図、第２図は第１図の動作を示したタイミング
チャート、第３図は従来方式の一例を示すフィルタ回路
図、第４図は第３図の動作を示したタイミングチャート
である。 １、 ２． ３・・・Ｄフリップフロップ、４・・・イ
ンバータゲート、５・・・負論理出方の排他論理和ゲー
ト、６．７・・・２人力論理積ゲート、８・・・ＪＫフ
リップフロッフ、９・・・センサ信号、１ｏ・・・クロ
ックパルス信号、１１・・・フリップフロップ２の出力
信号、１２・・・フリップフロップ３の出力信号、１３
・・・ゲート５の出力信号、１４・・・フリップ７０ノ
ブ８の出方信号。 代理人の氏名 弁理士 粟 野 重 孝はが１名第 図 一一−−チＪｌ！５！−藺 第 図 Ｊ 第 図 −一一→弓珍問
路の回路図、第２図は第１図の動作を示したタイミング
チャート、第３図は従来方式の一例を示すフィルタ回路
図、第４図は第３図の動作を示したタイミングチャート
である。 １、 ２． ３・・・Ｄフリップフロップ、４・・・イ
ンバータゲート、５・・・負論理出方の排他論理和ゲー
ト、６．７・・・２人力論理積ゲート、８・・・ＪＫフ
リップフロッフ、９・・・センサ信号、１ｏ・・・クロ
ックパルス信号、１１・・・フリップフロップ２の出力
信号、１２・・・フリップフロップ３の出力信号、１３
・・・ゲート５の出力信号、１４・・・フリップ７０ノ
ブ８の出方信号。 代理人の氏名 弁理士 粟 野 重 孝はが１名第 図 一一−−チＪｌ！５！−藺 第 図 Ｊ 第 図 −一一→弓珍問
Claims (1)
- 入力信号をタイミングパルスでサンプリングする第１の
Ｄフリップフロップと、この第１のフリップフロップの
出力信号を入力信号として上記第１のフリップフロップ
と逆の位相のタイミングパルスでサンプリングする第２
のＤフリップフロップと、上記入力信号を上記第２のフ
リップフロップと同相のタイミングパルスでサンプリン
グする第３のＤフリップフロップと、この第３のＤフリ
ップフロップの出力と上記第２のフリップフロップの出
力との排他論理和をとりその出力を一方の入力がそれぞ
れ上記第２のフリップフロップのＱ出力と＠Ｑ＠出力に
接続する２つの論理積ゲートのそれぞれ他方の入力に接
続し、上記第２のフリップフロップの正出力を入力とす
る論理積ゲートの出力をＪ入力とし他方の論理積ゲート
の出力をＫ入力として上記第１のフリップフロップと同
相のタイミングパルスでサンプリングするＪＫフリップ
フロップとで構成したデジタル信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63333221A JP2553680B2 (ja) | 1988-12-29 | 1988-12-29 | デジタル信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63333221A JP2553680B2 (ja) | 1988-12-29 | 1988-12-29 | デジタル信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02179115A true JPH02179115A (ja) | 1990-07-12 |
| JP2553680B2 JP2553680B2 (ja) | 1996-11-13 |
Family
ID=18263671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63333221A Expired - Fee Related JP2553680B2 (ja) | 1988-12-29 | 1988-12-29 | デジタル信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553680B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5397942A (en) * | 1991-08-23 | 1995-03-14 | Nec Corporation | Driver circuit for a plurality of outputs |
| JP2007295410A (ja) * | 2006-04-26 | 2007-11-08 | Interchip Kk | パルス信号発生器及びクロック信号発生器 |
| JP5303762B2 (ja) * | 2007-06-25 | 2013-10-02 | 国立大学法人 長崎大学 | 波形処理回路。 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57119938U (ja) * | 1981-01-19 | 1982-07-26 |
-
1988
- 1988-12-29 JP JP63333221A patent/JP2553680B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57119938U (ja) * | 1981-01-19 | 1982-07-26 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5397942A (en) * | 1991-08-23 | 1995-03-14 | Nec Corporation | Driver circuit for a plurality of outputs |
| JP2007295410A (ja) * | 2006-04-26 | 2007-11-08 | Interchip Kk | パルス信号発生器及びクロック信号発生器 |
| JP5303762B2 (ja) * | 2007-06-25 | 2013-10-02 | 国立大学法人 長崎大学 | 波形処理回路。 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2553680B2 (ja) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5179295A (en) | Dual edge-triggered digital storage element and method therefor | |
| US5001374A (en) | Digital filter for removing short duration noise | |
| US6535057B2 (en) | Programmable glitch filter | |
| JPH01286609A (ja) | Ｄ型フリップフロップ回路 | |
| JPH02179115A (ja) | デジタル信号処理回路 | |
| US6064704A (en) | Digital pulse filtering circuit | |
| JPH0563524A (ja) | 信号入力回路 | |
| JP2956309B2 (ja) | 信号受信回路 | |
| JPS6216615A (ja) | ノイズ除去回路 | |
| JPS60164966A (ja) | 情報再生装置 | |
| US4656460A (en) | D/A converter | |
| JPS6143886A (ja) | デ−タ識別回路 | |
| JPS6359212A (ja) | ラツチ回路 | |
| JP2712725B2 (ja) | 並列ディジタル信号のラッチ装置 | |
| JPS62261986A (ja) | ノイズ除去能力を有するパルス計測回路 | |
| JPS62232214A (ja) | 雑音除去回路 | |
| KR900010026Y1 (ko) | 디지탈 주파수 비교기 | |
| JPS60151876A (ja) | 情報再生装置 | |
| JPH07105699B2 (ja) | デジタルフイルタ回路 | |
| SU1324121A1 (ru) | Логический фазоразностный демодул тор | |
| JPS6361963A (ja) | 遅延時間測定回路 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH03287011A (ja) | センサ情報補正回路 | |
| JPS60257616A (ja) | パルス発生回路 | |
| JPS59107626A (ja) | 周波数コンパレ−タ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |