JPH02184049A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02184049A
JPH02184049A JP428189A JP428189A JPH02184049A JP H02184049 A JPH02184049 A JP H02184049A JP 428189 A JP428189 A JP 428189A JP 428189 A JP428189 A JP 428189A JP H02184049 A JPH02184049 A JP H02184049A
Authority
JP
Japan
Prior art keywords
layer
wiring pattern
resin
inorganic layer
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP428189A
Other languages
English (en)
Inventor
Koichiro Kotani
小谷 紘一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP428189A priority Critical patent/JPH02184049A/ja
Publication of JPH02184049A publication Critical patent/JPH02184049A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に係り、特に半導体装置の配線方
法に関し。
配線容量を減少して、素子の微細化と高速化を達成する
配線方法を目的とし。
素子の形成された半導体基板上にシリコン含有樹脂層を
形成する工程と、該シリコン含有樹脂層を表面から無機
化処理して該シリコン含有樹脂層表面に無機化層を形成
する工程と、該無機化層及び該シリコン含有樹脂層に複
数のコンタクトホールを形成する工程と、該複数のコン
タクトホールを埋込む埋込み導体部及び該埋込み導体部
に接続され該無機化層上に配設された配線パターン部を
形成する工程と、該無機化層を選択的にエツチングして
除去し、該配線パターン部をエアブリッジ構造にする工
程とを含む半導体装置の製造方法により構成する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に半導体装置
の配線方法に関する。
現在、半導体集積回路素子における微細化競争はますま
す激しくなる傾向にあり、このため、配線技術の開発は
微細化パターンの形成に向けてしのぎを削る状況にある
配線間隔は加工技術の向上に伴い小さくなり。
大容量集積回路の実現に向けて鋭意研究開発が進められ
ている。
さらに、大容量化と共に高速化への要求も大きく、大容
量化された素子の高速化のため、配線容量を減少させる
方法が要求されている。
〔従来の技術〕
従来、配線容量を減少させることを目的にして作製され
たエアブリッジ構造の配線パターンを持つ素子がある。
エアブリッジ構造の形成においては、配線パターンに接
する樹脂層をエツチングにより除去する。
ところが、従来の工程では樹脂層の除去がなかなか大変
で、均一な厚さに除去することが難しくエツチング液を
揺さぶると配線パターンが撓んで下の電極・配線と接触
する等1問題が多かった。
〔発明が解決しようとする課題] 従って、信頼性の高いエアブリッジ構造の配線パターン
が実現できず、エアブリッジ法により配線容量を減少さ
せる技術が確立されたと言える状況にはなかった。
本発明は、素子の大容量化、高速化に応えるために、配
線容量が小さく、シかも機械的強度も大きいエアブリッ
ジ構造の配線パターンを信頼性よく形成する方法を提供
することを目的とする。
〔課題を解決するための手段] 第1図はエアブリッジ構造を実現する本発明の実施例I
を説明するための図である。
第1図及び図中の符号を参照しながら、上記課題を解決
するための手段について説明する。
上記課題は、素子2,3.4の形成された半導体基板1
上にシリコン含有樹脂層6を形成する工程と、該シリコ
ン含有樹脂層6を表面から無機化処理して該シリコン含
有樹脂層6表面に無機化層61を形成する工程と、該無
機化層61及び該シリコン含有樹脂N6に複数のコンタ
クトホール71.72を形成する工程と、該複数のコン
タクトホール71゜72を埋込む埋込み導体部81.8
2及び該埋込み導体部81.82に接続され該無機化層
61上に配設された配線パターン部83を形成する工程
と、該無機化層61を選択的にエツチングして除去し、
該配線パターン部83をエアブリッジ構造にする工程と
を含む半導体装置の製造方法によって解決される。
〔作用〕
本発明では、配線パターン部83の下のシリコン含有樹
脂1!I6をエアブリッジを形成するために無機化層6
1に変えている。シリコン含有樹脂層6は。
例えばシリル化ポリメチルシルセスオキサン(以下PM
SSと称する)を用い、これを例えば酸素プラズマに曝
露する無機化処理を施すことにより。
二酸化シリコンの無機化層61に変えることができる。
この無機化は表面から進行し、その厚さを制御すること
は容易である。
このような二酸化シリコンの無機化層61は2例えばぶ
つ酸のエツチング液に容易に溶解するので。
所望の空間を保つ精度のよいエアブリッジ構造の配線パ
ターン部83が容易に得られる。
かくして、素子の高速化が達成される。
〔実施例〕
第1図は本発明の実施例1で、エアブリッジ構造の配線
パターンを形成する工程を説明するための図である。
第1図(at)、第1図(「1)は上面図であり、第1
図(a2)、第1図(b)乃至(e)。
第1図(f2)はA−A断面図である。
以下、これらの図を参照しながら説明する。
第1図(aり及び(a2)参照 第1図(al)及び(a2)は、それぞれ、素子の形成
された半導体基板の上面図とA−A断面図であり、1は
半導体基板、2は第1の素子、3は第2の素子、4は第
3の素子、 21.22.23.31゜41は電極、5
は絶縁層を表す。
第1の素子2は1例えば電界効果型トランジスタ、第2
の素子3及び第3の素子4は2例えばショットキーダイ
オードである。
第1図(b)参照 全面にシリコン含有樹脂としてPMSS樹脂を回転塗布
する。第2図にPMSS樹脂の分子構造を示す。
使用するPMSS樹脂の粘度は約40cp(センチポア
ズ)であり、 4000 rpmで回転塗布して膜厚約
1.5μmのPMSS樹脂層6を形成する。
次いで100℃、10分、つづいて250°C110分
の大気中加熱を行い、さらに350 ”C,40分の窒
素雰囲気中加熱を行い樹脂を熱硬化する。
これにより、素子平坦化が達成される。
第1図(C)参照 平行平板型酸素プラズマ装置を用いて1周波数13.5
6 Mlし、高周波電力200 W、イオンシース電圧
300乃至400 V−b (セルフバイアス)、酸素
雰囲気圧力1.5 Paなる曝露条件でPMSS樹脂層
6の表面から無機化を進行させる。
第3図は酸素プラズマによる無機化の進行を。
上記の熱硬化処理を施した0、6μm厚のPMSS樹脂
層について、実測した結果である。
無機化は表面から次に示す反応律則で浸透して行く。
T (t)=T、−に、/r ここで、Lは時間(分)、T(t)はt分後におけるP
MSS樹脂層の層厚、Toは初期の層厚。
Kは係数である。
第3図を参考にして、酸素プラズマに5分間曝露するこ
とにより、約3500人厚の無機化層61を形成する。
第1図(d)参照 無機化層61の表面から穴開けして、第1の素子2の電
極21上及び第2の素子3の電極31上に、コンタクト
ホール71.72を形成する。
第1図(e)参照 コンタクトホール71.72を金属で埋込み、埋込み導
体部81.82を形成した後、無機化層6Iの上面に埋
込み導体部81と82とを接続する厚さlam。
幅 2μmのアルミニウム(AI)の配線パターン部8
3を形成する。
第1図(rl)及び(「2)参照 バレル型エツチング装置を使用して、電力300W、圧
力15Paのふっ化カーボン(CF4 )と酸素(02
)の混合ガスによる等方性ドライエツチングにより、ま
たは、5乃至10%のぶつ化水素酸による等方性ウェッ
トエツチングにより、無機化層61を除去する。
第1図(fl)及び(f2)は、それぞれ、この状態に
おける上面図、A−A断面図である。
配線パターン部83の下は無機化層61が除去されて、
エアブリッジ構造が形成される。
かくして、第1の素子2の電極21と第2の素子3の電
極31とを接続するエアブリッジ構造の配線パターン部
83が作製できた。
無機化層61の形成と除去は、容易にしかも制御性よく
行うことができて、配線パターン部83に無理な力がか
からない。また、よしんば配線パターン部83に撓みが
生じて下のPMSS樹脂N6に触れたとしても、この樹
脂層は電気抵抗が極めて大きいから特性上問題になるこ
とはない。
さらに、PMSS樹脂の比誘電率は3であり。
通常用いるポリイミド樹脂の比誘電率(3,5乃至3.
8)より小さいことも配線容量上有利である。
次に1本発明の実施例Hとして、実施例Iに示した配線
パターン部83の上に、それと第3の素子4を接続する
配線パターンを形成する。いわゆる多層配線の例を示す
第4図は実施例■で、多層配線を形成する工程を説明す
るための図である。
第4図(rl)は上面図、第4図(a)乃至(e)、第
4図(f2)はB−B断面図であり。
以下、これらの図を参照しながら説明する。
第4図(a)参照 第4図(a)は実施例■の第1図(e)を再掲するもの
であり、Iは半導体基板、2は第1の素子、3は第2の
素子、 21.22.23.31は電極、5は絶8i層
、6はPMSS層、 61は無機化層、81゜82は埋
込み導体部、83は配線パターン部を表す。
以下、第1図(b)乃至(e)に示した工程とほぼ同様
の工程を踏む。
第4図(b)参照 全面にPMSS樹脂を回転塗布し、配線パターン部83
の上を覆う厚さ5000人のPMSS樹脂層9を形成し
た後、熱硬化処理を行う。
第4図(C)参照 PMSS樹脂層9の表面から無機化を進行させ。
PMSS樹脂層9全部を無機化して無機化層91を形成
する。
第4図(d)参照 無機化層91の表面から穴開けして、配線パターン部8
3上及び第3の素子4の電極41上に、コンタクトホー
ル11.12を形成する。
第4図(e)参照 コンタクトホール11.12を金属で埋込み、埋込み導
体部13.14を形成した後、無機化層91の上面に埋
込み導体部13と埋込み導体部14とを接続する厚さ1
μm1幅2μmのアルミニウム(AI)の上層配線パタ
ーン部15を形成する。
第4図(rl)及び(r2)参照 ぶつ酸(10%ぶつ化水素酸)のウェットエッチにより
、無機化層91及び無機化層61を除去する。
第4図(fl)及び(r2)は、それぞれ、この状態に
おける上面図、B−B断面図である。
かくして、第1の素子2の電極21と第2の素子3の電
極31とを接続するエアブリッジ構造の配線パターン部
83と、その配線パターン部83と第3の素子4の電極
41とを接続するエアブリッジ構造の上層配線パターン
部15からなる多層配線パターンが形成される。
〔発明の効果〕
以上説明した様に9本発明によれば、配線容量を低減で
きると共にチップ加工時の歪みや素子動作中の歪みに対
して安定な信頼性の高い配線パターンを形成することが
できる。
しかも本発明の方法によれば、連続処理が可能なので、
量産化に適している。
本発明は半導体素子の大容量化、高速化に寄与するとこ
ろが大きい。
21、22.23.3L 41は電極。
5は絶縁層。
6.9はシリコン含有樹脂層であってPMS S樹脂層
6L 91は無機化層3 11、12.71.72はコンタクトホール。
13、14.81.82は埋込み導体部。
15は上層配線パターン部。
83は配線パターン部
【図面の簡単な説明】
第1図は実施例■の工程を説明するための図。 第2図はPMSS樹脂の分子構造。 第3図は酸素プラズマによる無機化の進行。 第4図は実施例Hの工程を説明するための図である。図
において。 1は半導体基板。 2は第1の素子。 3は第2の素子。 4は第3の素子。 (L:Lt、1 (α2) 実託°例 り 第 図岬f)1) (チ1) 実 方己 イタリ 第 図 (〒 の (C) (d) 実 づテ己  イダ] 男 図(壬/+ 2.) H3 PH1,5樹月1の分:5−橋五 第2図 <a> CC’) 実 方己 イ多り 1[

Claims (1)

  1. 【特許請求の範囲】 素子(2、3、4)の形成された半導体基板(1)上に
    シリコン含有樹脂層(6)を形成する工程と、 該シリコン含有樹脂層(6)を表面から無機化処理して
    該シリコン含有樹脂層(6)表面に無機化層(61)を
    形成する工程と、 該無機化層(61)及び該シリコン含有樹脂層(6)に
    複数のコンタクトホール(71、72)を形成する工程
    と、 該複数のコンタクトホール(71、72)を埋込む埋込
    み導体部(81、82)及び該埋込み導体部(81、8
    2)に接続され該無機化層(61)上に配設された配線
    パターン部(83)を形成する工程と、該無機化層(6
    1)を選択的にエッチングして除去し、該配線パターン
    部(83)をエアブリッジ構造にする工程と を含むことを特徴とする半導体装置の製造方法。
JP428189A 1989-01-11 1989-01-11 半導体装置の製造方法 Pending JPH02184049A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP428189A JPH02184049A (ja) 1989-01-11 1989-01-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP428189A JPH02184049A (ja) 1989-01-11 1989-01-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02184049A true JPH02184049A (ja) 1990-07-18

Family

ID=11580154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP428189A Pending JPH02184049A (ja) 1989-01-11 1989-01-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02184049A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297145B1 (en) 1998-05-15 2001-10-02 Nec Corporation Method of forming a wiring layer having an air bridge construction
CN103928301A (zh) * 2014-04-18 2014-07-16 中国科学院微电子研究所 一种金属-介质-金属结构电容的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297145B1 (en) 1998-05-15 2001-10-02 Nec Corporation Method of forming a wiring layer having an air bridge construction
CN103928301A (zh) * 2014-04-18 2014-07-16 中国科学院微电子研究所 一种金属-介质-金属结构电容的制作方法

Similar Documents

Publication Publication Date Title
US6768205B2 (en) Thin-film circuit substrate
US20030067052A1 (en) Integrated circuit device and method of manufacturing the same
JPH02218150A (ja) 一対の重畳した部材の間に電気的絶縁媒体を設ける方法及び設けた構造体
US20080048334A1 (en) Semiconductor devices and methods of fabricating the same
JPS6110240A (ja) 半導体素子の製造方法
JPH029198A (ja) 基板上に金属層を付着する方法
JPS63501186A (ja) ポリイミド絶縁層中に垂直接続部を形成する方法
US6979644B2 (en) Method of manufacturing electronic circuit component
US6952051B1 (en) Interlevel dielectric structure
KR20020020865A (ko) 전극 및 반도체 장치 제조 방법
JPH02184049A (ja) 半導体装置の製造方法
JP2871222B2 (ja) 配線基板の製造方法
JP3052892B2 (ja) 半導体集積回路装置の製造方法
JP3415563B2 (ja) 半導体装置の製造方法
JPH04287326A (ja) 半導体装置およびその製造方法
JP3226488B2 (ja) 半導体装置の製造方法
KR910000807Y1 (ko) 반도체소자의 다층배선구조
JP2000124248A (ja) 半導体装置の製造方法
JPH0342834A (ja) 半導体装置
CN101258595A (zh) 改进的微电子焊盘
KR920007361B1 (ko) 집적회로 반도체의 제조방법
JP2855960B2 (ja) 電子部品実装基材の形成方法および電子部品実装体の形成方法
KR930010107B1 (ko) 배선제조방법
KR100216730B1 (ko) 반도체 금속막 식각공정
JPH0917792A (ja) 半導体装置の製造方法