JPH02251158A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02251158A JPH02251158A JP1072565A JP7256589A JPH02251158A JP H02251158 A JPH02251158 A JP H02251158A JP 1072565 A JP1072565 A JP 1072565A JP 7256589 A JP7256589 A JP 7256589A JP H02251158 A JPH02251158 A JP H02251158A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- interlayer insulating
- bonding pad
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/922—Bond pads being integral with underlying chip-level interconnections
- H10W72/9226—Bond pads being integral with underlying chip-level interconnections with via interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線構造を有する半導体装置に関し、特に
ボンディング時にクラック等を生じない平坦なボンディ
ングパッドの構造に関する。
ボンディング時にクラック等を生じない平坦なボンディ
ングパッドの構造に関する。
従来、多層配線を有する半導体装置のボンディングパッ
ド構造としては、例えば３層配線構造に於いて、第２及
び第３の配線でボンディングパッドを形成する場合、第
２図に示す構造がある。
ド構造としては、例えば３層配線構造に於いて、第２及
び第３の配線でボンディングパッドを形成する場合、第
２図に示す構造がある。
すなわち、ボンディングパッドの下には、シリコン基板
１上に形成されるフィールド酸化膜２及びゲート電極（
例えば多結晶シリコン）と第１金属配線層１３との間の
層間絶縁膜３及び第１金属配線層１３と第２金属配線層
６との間の層間絶縁膜５が形成される。その後、第２金
属配線層６にて、ボンディングパッドの一部を形成し、
次いで第２金属配線層６と第３金属配線層９との間の層
間絶縁膜７を形成する。次に、接続を行なうべくピアホ
ール８を開孔し、さらに第３金属配線９にてボンディン
グパッドを形成し、その後、カバー膜１１を形成し、ボ
ンディングを行なうべくカバー孔１２を開孔する。
１上に形成されるフィールド酸化膜２及びゲート電極（
例えば多結晶シリコン）と第１金属配線層１３との間の
層間絶縁膜３及び第１金属配線層１３と第２金属配線層
６との間の層間絶縁膜５が形成される。その後、第２金
属配線層６にて、ボンディングパッドの一部を形成し、
次いで第２金属配線層６と第３金属配線層９との間の層
間絶縁膜７を形成する。次に、接続を行なうべくピアホ
ール８を開孔し、さらに第３金属配線９にてボンディン
グパッドを形成し、その後、カバー膜１１を形成し、ボ
ンディングを行なうべくカバー孔１２を開孔する。
かかる従来のように多層配線における２重ボンディング
パッドを形成した場合、ボンディングパッド部とそれ以
外の場所とでは、第２図（ｂ）に示す如く、第２金属配
線層６及び第３金属配線層９０合計の膜厚分の段差が生
じてしまう。この様な段差がカバー膜１１に生じた場合
、ボンディングずれによりボンディングボールがカバー
膜１１に当る事によりクラック等を生じパッド破壊を起
こしてしまう。
パッドを形成した場合、ボンディングパッド部とそれ以
外の場所とでは、第２図（ｂ）に示す如く、第２金属配
線層６及び第３金属配線層９０合計の膜厚分の段差が生
じてしまう。この様な段差がカバー膜１１に生じた場合
、ボンディングずれによりボンディングボールがカバー
膜１１に当る事によりクラック等を生じパッド破壊を起
こしてしまう。
本発明は、多層配線構造上にボンディングパッド構造を
有する半導体装置に於いて、ボンディングパッドを形成
する金属層の下に存在する層間絶縁膜の一部の層を金属
層ボンディングパッドより広く開孔、除去する事により
、平坦化されたボンディングパッドを有している半導体
装置を得る。
有する半導体装置に於いて、ボンディングパッドを形成
する金属層の下に存在する層間絶縁膜の一部の層を金属
層ボンディングパッドより広く開孔、除去する事により
、平坦化されたボンディングパッドを有している半導体
装置を得る。
このように本発明の半導体装置ではボンディングパッド
の平面の平坦性がすぐれており、ボンディング位置ずれ
等によるクラックがカバー絶縁膜に生じることはない。
の平面の平坦性がすぐれており、ボンディング位置ずれ
等によるクラックがカバー絶縁膜に生じることはない。
次に、本発明について図面を参照して説明する。
第１図（ａ）は、本発明の一実施例を示す平面図、第１
図（ｂ）は、第１図（ａ）のＡ−Ａ’力方向縦断面図で
ある。
図（ｂ）は、第１図（ａ）のＡ−Ａ’力方向縦断面図で
ある。
まず、シリコン基板１上に既存の方法によりフィールド
酸化膜２を形成し、次にゲート電極例えば多結晶シリコ
ンと第１金属配線層１３との層間絶縁膜３を成長させる
。
酸化膜２を形成し、次にゲート電極例えば多結晶シリコ
ンと第１金属配線層１３との層間絶縁膜３を成長させる
。
次に、この層間絶縁膜３に、ボンディングパッドの一部
である第２金属配線層６よりやや幅の広い孔４を開孔す
る。この時の孔４の大きさとしては、第２金属配線層６
より片側が１μｍ程度広い幅が望ましい。
である第２金属配線層６よりやや幅の広い孔４を開孔す
る。この時の孔４の大きさとしては、第２金属配線層６
より片側が１μｍ程度広い幅が望ましい。
次に、第１金属配線層１３と第２金属配線層６との間の
層間絶縁膜５を形成し、さらに第２金属配線層６をパタ
ーニングする。この時、第２金属配線層６と前記開孔に
よる層間絶縁膜５の段部との間にわずかなすき間ができ
る。
層間絶縁膜５を形成し、さらに第２金属配線層６をパタ
ーニングする。この時、第２金属配線層６と前記開孔に
よる層間絶縁膜５の段部との間にわずかなすき間ができ
る。
次に、第２金属配線層６と第３金属配線層９との間の層
間絶縁膜７を形成する。この時、前述の第２金属配線層
６と層間絶縁膜５とのすき間は埋められる。
間絶縁膜７を形成する。この時、前述の第２金属配線層
６と層間絶縁膜５とのすき間は埋められる。
次に、第２金属配線層６と第３金属配線層９との接続を
設けるべく、ピアホール８を開孔する。
設けるべく、ピアホール８を開孔する。
この時、ピアホール８の大きさとしては、前記第２金属
配線層６より片側がＯ１５μ程度小さく開孔する事が望
ましい。
配線層６より片側がＯ１５μ程度小さく開孔する事が望
ましい。
次に、第３金属配線層９をパターニングする。
この時、第３金属配線層の幅としては、前記ピアホール
８より片側が０．５μ程度小さくなる様マージンを取る
のが望ましい。
８より片側が０．５μ程度小さくなる様マージンを取る
のが望ましい。
次に、全面に塗布絶縁膜１０を形成し、選択的にエツチ
ング除去する事により、前記第３金属配線層９と層間絶
縁膜７とのすき間部のみに塗布絶縁膜１０を残す。その
後、カバー膜１１を成長後、カバー孔を開孔してボンデ
ィングパッドを完成する。
ング除去する事により、前記第３金属配線層９と層間絶
縁膜７とのすき間部のみに塗布絶縁膜１０を残す。その
後、カバー膜１１を成長後、カバー孔を開孔してボンデ
ィングパッドを完成する。
前記本発明の一実施例に於いて、まず第２金属配線の段
差を解消するために、ゲート電極と第１金属配線層１３
との層間絶縁膜３を開孔したが、第１金属配線層１３と
第２金属配線層６との層間絶縁膜５に開孔しても良い。
差を解消するために、ゲート電極と第１金属配線層１３
との層間絶縁膜３を開孔したが、第１金属配線層１３と
第２金属配線層６との層間絶縁膜５に開孔しても良い。
また、単層の金属層でボンディングパッドを形成する場
合は、用いる金属配線層の下に存在する多層の層間絶縁
膜の一層を開孔する事により、平坦化が可能となる。
合は、用いる金属配線層の下に存在する多層の層間絶縁
膜の一層を開孔する事により、平坦化が可能となる。
以上説明した様に、本発明では、ボンディングパッドと
して用いられる金属配線層の下に存在する層間絶縁膜の
一部の層を前記ボンディングパッドより広く開孔し、金
属配線層の膜厚による段を解消する事で、より平坦性の
すぐれたボンディングパッドを形成できる。
して用いられる金属配線層の下に存在する層間絶縁膜の
一部の層を前記ボンディングパッドより広く開孔し、金
属配線層の膜厚による段を解消する事で、より平坦性の
すぐれたボンディングパッドを形成できる。
これにより、ボンディング時のボンディングずれによる
カバークラック等を防止できる効果がある。
カバークラック等を防止できる効果がある。
第１図（ａ）は本発明の一実施例の平面図、第１図（ｂ
）は、その縦断面図である。第２図（ａ）は、従来例の
平面図、第２図（ｂ）は、その縦断面図である。 １・・・・・・シリコン基板、２・・・・・・フィール
ド酸化膜、３．５．７・・・・・・層間絶縁膜、４・・
・・・・コンタクト孔、６・・・・・・第２金属配線層
、８，１４・・・・・・ピアホール、９・・・・・・第
３金属配線層、１０・・・・・・塗布絶縁膜、１１・・
・・・・カバー膜、１２・・・・・・カバー孔、１３・
・・・・・第１金属配線層。 代理人 弁理士 内 原 晋
）は、その縦断面図である。第２図（ａ）は、従来例の
平面図、第２図（ｂ）は、その縦断面図である。 １・・・・・・シリコン基板、２・・・・・・フィール
ド酸化膜、３．５．７・・・・・・層間絶縁膜、４・・
・・・・コンタクト孔、６・・・・・・第２金属配線層
、８，１４・・・・・・ピアホール、９・・・・・・第
３金属配線層、１０・・・・・・塗布絶縁膜、１１・・
・・・・カバー膜、１２・・・・・・カバー孔、１３・
・・・・・第１金属配線層。 代理人 弁理士 内 原 晋
Claims (1)
- 多層配線構造上にボンディングパッド構造を有する半導
体装置に於いて、該ボンディングパッドを形成する金属
層の下に存在する層間絶縁膜の一部の層を前記金属層ボ
ンディングパッドより広く開孔・除去する事により、平
坦化されたボンディングパッドを有することを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1072565A JP2770390B2 (ja) | 1989-03-24 | 1989-03-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1072565A JP2770390B2 (ja) | 1989-03-24 | 1989-03-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02251158A true JPH02251158A (ja) | 1990-10-08 |
| JP2770390B2 JP2770390B2 (ja) | 1998-07-02 |
Family
ID=13493016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1072565A Expired - Fee Related JP2770390B2 (ja) | 1989-03-24 | 1989-03-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2770390B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314086A (ja) * | 2001-04-13 | 2002-10-25 | Sanyo Electric Co Ltd | Ｍｏｓｆｅｔ |
| DE112022005058T5 (de) | 2021-10-21 | 2024-08-01 | Sumitomo Electric Industries, Ltd. | Halbleitervorrichtung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619639A (en) * | 1979-07-27 | 1981-02-24 | Hitachi Ltd | Semiconductor device |
| JPS60257550A (ja) * | 1984-06-04 | 1985-12-19 | Mitsubishi Electric Corp | 半導体装置 |
-
1989
- 1989-03-24 JP JP1072565A patent/JP2770390B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5619639A (en) * | 1979-07-27 | 1981-02-24 | Hitachi Ltd | Semiconductor device |
| JPS60257550A (ja) * | 1984-06-04 | 1985-12-19 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314086A (ja) * | 2001-04-13 | 2002-10-25 | Sanyo Electric Co Ltd | Ｍｏｓｆｅｔ |
| DE112022005058T5 (de) | 2021-10-21 | 2024-08-01 | Sumitomo Electric Industries, Ltd. | Halbleitervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2770390B2 (ja) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02251158A (ja) | 半導体装置 | |
| JPH0677315A (ja) | 半導体装置 | |
| JPS63276246A (ja) | 半導体装置 | |
| JPH0346977B2 (ja) | ||
| JPH04139828A (ja) | 半導体装置の製造方法 | |
| JPH09306992A (ja) | 半導体装置およびその製造方法 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH0570301B2 (ja) | ||
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS61259540A (ja) | 多層配線の製造方法 | |
| KR950001756B1 (ko) | 반도체 소자의 다층배선 형성방법 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0372653A (ja) | 半導体装置 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPS6376457A (ja) | 半導体装置の製造方法 | |
| JPH079933B2 (ja) | 半導体装置の製造方法 | |
| JPH0212827A (ja) | 半導体装置の製造方法 | |
| JPS63217644A (ja) | 半導体装置 | |
| JPH01196821A (ja) | 半導体装置の製造方法 | |
| JPH0474430A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |