JPH02262872A - インバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野〕 本発明はインバータの改良に関する。特に電源投入時の
突入電流が制限されるようにするインバータの改良に関
する。 〔従来の技術〕 キャパシタＣを負荷とする整流器ＲＥＣの電源投入時に
、このキャパシタＣへの充電電流は、僅少な整流器内部
電圧降下と整流回路のインピーダンス及び電源回路のイ
ンピーダンスを以てしては充分な電流抑制ができないの
で、過大な突入電流を発生し、回路部品の損傷を招くこ
とがある。過大な突入電流を抑制する手段として、一般
に突入電流制限回路が使用されている。従来技術に係る
突入電流制限回路を有するインバータについての２例を
、第２図と、第３図とを参照して説明する。 ′にる 第２図参照 第２図において、ＲＥＣは整流器であり、Ｃはキャパシ
タであり、Ｔは変圧器であり、Ｑ！は第２のスイッチン
グ手段であり、Ｔ、は変圧器Ｔの補助巻線であり、Ｒ５
は電流制限抵抗であり、ＲＳは電流制限抵抗短絡手段で
あり、Ｓはサイリスタであり、Ｄｌはダイオードであり
、Ｒ４は抵抗である。つぎに、このインバータ電流制限
機能について説明する。前記したとおり、整流器ＲＥＣ
のｔ源投入時にキャパシタＣに充ｉｔ流が突入するが、
電流制限抵抗Ｒ１によってこの充電突入電流は制限され
、過大にはなり得ない、キャパシタＣへの充電により、
キャパシタＣの端子間電圧は次第に上昇し、これにとも
なって、キャパシタＣへの充電電流は次第に低下し、時
間の経過とともに、遂に定常状態に到達する。一方、第
２のスイッチング手段Ｑ、をオンさせると、変圧器Ｔの
主ｊ＠線Ｔ１に電流が流れ、この電流のうちの励磁電流
によって形成された磁束が、変圧器Ｔの主巻線Ｔ、・Ｔ
！と同一鉄心に巻かれている補助巻線Ｔ、と鎖交し、補
助巻線Ｔ３の両端に電圧が発生し、この電圧が、電流制
限抵抗短絡手段ＲＳを構成しているサイリスタＳのゲー
ト・カソード間及びダイオードＤ、と抵抗Ｒ４とに印加
される。ここで、Ｄｌは上記補助巻線Ｔ、に発生する電
流を整流するためのものであり、Ｒ４はゲート電流制限
用抵抗である。サイリスタＳのゲートに電流が流れると
、サイリスタＳはオンする。サイリスタＳのオンにより
、電流制限抵抗Ｒ，は、このサイリスタＳによって短絡
される。変圧器Ｔの主巻線Ｔ、・Ｔ２に電流が流れてい
る限り、この短絡状態は継続され、電流制限抵抗Ｒ，に
基因する無駄な電力損失および無駄な電圧降下が解除さ
れる。 ′に　、る　２ 第３図参照 第３図において、ＳＳはトライアックであり、他の記号
は第２図と同一の部品を示す、第３図が第２図と異なる
点は、補助助巻線Ｔ、の電圧をインバータの動作のため
に使用しうろこと−とサイリスタＳに代わってトライア
ックＳＳを使用したことである０回路の動作は第２図の
場合とお＼むね同様である。 〔発明が解決しようとする！！！！、ｌ！！り上記のと
おり従来技術に係るインバータにおいては、整流器の電
源が投入され、キャパシタＣへの充電が未だ定常状態に
至らない過程において、スイッチング手段Ｑ！がオンさ
れると、電流制限抵抗Ｒ１が短絡され、キャパシタＣへ
の充電電流が電流制限抵抗Ｒ，を殆ど流れず、サイリス
タＳを通る結果、充電回路のインピーダンスが極端に低
下するので、過大な２度目以降の突入電流が回路を流れ
、回路部品の損傷を招く懸念が生ずる。 この２度目以降の過大突入電流を避けるためには、従来
技術においては、キャパシタＣに充電するための十分な
時間をおいてから、サイリスタＳを導通させる方法、あ
るいは、サイリスタＳを導通させるまでの間インバータ
の動作を開始させないように制御し、キャパシタＣへの
充電を十分に実行し、サイリスタＳが導通したときの突
入電流をさらに制限すると云う方法をとらざるをえず、
を流制限抵抗短絡手段ＲＳを電源の投入から遅らせて導
通させるための遅延回路を必要とするため、回路が煩雑
となるとともに、それだけ、製品原価も高くなり、また
、インバータの動作の開始を遅らせるため、インバータ
止しての出力の立ち上がりが遅くなると云う欠点がある
。 本発明の目的は、このような欠点を解消することにあり
、キャパシタＣが充電途上にあり、過大な２度目以降の
突入電流が流れるような条件のもとでは、電流制限抵抗
が短絡されないように改良されたインバータを提供する
ことにある。 〔課題を解決するための手段〕 上記の目的は、インバータの出力変圧器Ｔと第２のスイ
ッチング手段Ｑ、との直列回路とキャパシタＣとの並列
回路が整流器ＲＰＣに直列に接続され、前記のキャパシ
タＣの一方の端子上前記の整流器ＲＥＣの一方の端子と
の間に抵抗Ｒ８が接続され、前記の変圧器Ｔに補助巻線
Ｔ、が設けられ、この補助巻線Ｔ、の電圧が一定値以上
のとき、前記の抵抗Ｒ１を短絡する電流制限抵抗短絡手
段ＲＳが設けられているインバータに下記の手段を付加
することによって達成される。付加される手段は、前記
の補助巻線Ｔｓが電圧を発生しており、前記の抵抗Ｒ１
の両端の電位差が一定値以下のときのみ、前記の電流制
限抵抗短絡手段ＲＳを動作する電流制限抵抗短絡手段動
作遅延手段ＤＥである。 定値以上になっており、従って、第１のスイッチング手
段（トランジスタ）Ｑｌのベース・エミッタ間に一定値
以上の電圧が印加されて、ベース電流が流れる。この状
態で、第２のスイッチング手段（トランジスタ）Ｑ寞が
オンされると、前記の従来技術に係る第１例に本発明を
適用した場合は電流制限抵抗短絡手段ＲＳのサイリスタ
Ｓをオンにすることができず、また、従来技術に係る第
２例に本発明を適用した場合は電流制限抵抗短絡手段Ｒ
ＳのトライアックＳＳをオンにすることができない。 〔作用〕 本発明に係るインバータにおいては、電流制限抵抗Ｒ１
の両端の電位差を動作遅延手段ＤＥの抵抗Ｒ８及びＲＳ
で分圧し、この分圧された電圧を動作遅延手段ＤＥの第
１のスイッチング手段（トランジスタ）Ｑｌのベース・
エミッタ間に印加する。キャパシタＣの充電電流が一定
値以上のときは、抵抗ＲＳの両端の電位差もそれに対応
して−〔実施例〕 以下、図面を参照しつ一１本発明の二つの実施例に係る
インバータについて説明する。 】」−舅 第１ａ図参照 図において、ＲＥＣは整流器であり、Ｃはキャパシタで
あり、Ｔは出力変圧器であり、Ｑｌは第２のスイッチン
グ手段であり、ＲＳは電流制限抵抗であり、Ｔ、は出力
変圧器の補助巻線であり、ＲＳは電流制限抵抗短絡手段
であり、Ｓは抵抗Ｒ１短絡用サイリスタであり、Ｄ、は
補助巻線Ｔ、の電圧を整流するためのダイオードであり
、Ｒ４はゲート電流制限用の抵抗であり、ＤＥは動作遅
延手段であり、Ｑｌは第１のスイッチング手段であり、
Ｒｔ、Ｒｓはいづれも電圧検出のための抵抗である。 電源が投入されると、突入電流が流れるが電流制限用抵
抗Ｒ，により、ある値に制限される。そして、インバー
タが動作を開始すると、補助巻線Ｔ３に電圧が誘起され
、この電圧により、サイリスタＳのゲートに電流を流そ
うとするが、この瞬間に突入電流が流れていると、電流
制限用抵抗Ｒ１の両端に電位差が発生しているので、抵
抗Ｒ２を通して、第１のスイッチング手段Ｑ１のベース
電流が流れる。このとき、第１のスイッチング手段Ｑ、
は導通しているため、サイリスタＳのゲートには電流が
流れず、サイリスタＳは導通することができない、従っ
て、突入電流が流れている途中でサイリスタＳが導通し
て過大な突入電流を発生することはない。 また、インバータが動作を開始して、補助巻線Ｔ、に電
圧が誘起されている時に、突入電流が流れていないと電
流制限用抵抗Ｒ１の両端に電位差が発生せず、第１のス
イッチング手段Ｑ、は非導通状態となり、電流制限用抵
抗Ｒ，は短絡されるが、この後のキャパシタＣに充電電
流が流れる時の電圧は正弦波状に緩やかに変化するため
、充電電流は過大な突入電流とはならない、電流制限用
抵抗ＲｔがサイリスタＳによって短絡されている限り、
電流制限用抵抗Ｒ＋の両端には電位差は発生しないので
、第１のスイッチング手段Ｑ、は導通せず、従って、サ
イリスタＳは導通状態のま＼維持される。 ｌ」し桝 第１ｂ図参照 図において、電流制限用抵抗短絡手段ＲＳのすイリスタ
Ｓの代わりにトライブックＳＳを使用し、トライアック
ＳＳの端子Ｔ３側を第２のスイッチング手段Ｑ、のエミ
ッタ側と共通としたので、変圧器Ｔの補助巻線Ｔ、の１
端を第２のスイッチング手段Ｑ８のエミッタと共通にす
ることができ、補助巻線Ｔ、の電圧をインバータの動作
のために使用することができる０回路本体の動作は本発
明に係るインバータの第１例の場合とお−むね同様であ
る。 〔発明の効果〕 以上説明するとおり、本発明に係るインバータは、変圧
器Ｔと第２のスイッチング手段Ｑ、との直列回路とキャ
パシタＣとの並列回路が整流器ＲＥＣに直列に接続さ杵
、前記のキャパシタＣの一方の端子と前記の整流器ＲＥ
Ｃの一方の端子との間に抵抗Ｒ＋が接続され、前記の変
圧器Ｔに補助巻ＡＩＩＴ、が設けられ、この補助巻線Ｔ
ｓの電圧が一定値以上のとき、前記の抵抗Ｒ１を短絡す
る電流制限抵抗短絡手段ＲＳが設けられて、却、す１．
且つ、前記の補助巻線Ｔ、が電圧を発生しており、前記
の抵抗Ｒ＋の両端の電位差が一定値以下のときのみ、前
記の電流制限抵抗短絡手段ＲＳを動作する電流制限抵抗
短絡手段動作遅延手段ＤＥが設けられているので、簡単
な回路の動作遅延手段を従来技術に係るインバータに追
加するのみでキャパシタＣの充電途上の過渡状態にある
時にスイッチング手段Ｑ、がＯＮしても、電流制限用抵
抗Ｒ１が短絡されることはなく、従って、過大な突入電
流の発生が防止され、過電流に起因する回路部品の損傷
を回避できる。 また、従来技術の場合の電流制限用抵抗短絡手段ＲＳを
電源の投入から遅らせて導通させるための遅延回路が必
要なくなるので、回路の煩雑化を防止でき、製品原価の
高騰を回避できる。且つ、従来技術の場合のインバータ
としての出力の立上りを遅滞させる必要もなくなるので
、早期にインバータ出力の確立が可能となる。

【図面の簡単な説明】

第１ａ図は、本発明の第１の実施例に係るインバータの
概略回路図である。 第１ｂ図は、本発明の第２の実施例に係るインバータの
概略回路図である。 第２図は、従来技術の第１例に係るインバータの概略回
路図である。 第３ｖは、従来技術の第２例に係るインバータの概略回
路図である。 Ｓ　・　・ ＳＳ　・ ＲＳ・ ＤＥ　・ サイリスタ、 ・トライアック、 ・電流制限抵抗短絡手段、 ・動作遅延手段。

Claims (1)

1. 【特許請求の範囲】 変圧器Ｔと第２のスイッチング手段Ｑ＿２との直列回路
   とキャパシタＣとの並列回路が整流器ＲＥＣに直列に接
   続され、前記キャパシタＣの一方の端子と前記整流器Ｒ
   ＥＣの一方の端子との間に抵抗Ｒ＿１が接続され、前記
   変圧器Ｔに補助巻線Ｔ＿３が設けられ、 該補助巻線Ｔ＿３の電圧が一定値以上のとき、前記抵抗
   Ｒ＿１を短絡する電流制限抵抗短絡手段ＲＳが設けられ
   てなるインバータにおいて、 前記補助巻線Ｔ＿２が電圧を発生しており、前記抵抗Ｒ
   １の両端の電位差が一定値以下のときのみ、前記電流制
   限抵抗短絡手段ＲＳを動作する電流制限抵抗短絡手段動
   作遅延手段ＤＥが設けられてなることを特徴とするイン
   バータ。