JPH02284244A - デュアルポートメモリのアクセス制御方式 - Google Patents

デュアルポートメモリのアクセス制御方式

Info

Publication number
JPH02284244A
JPH02284244A JP1104663A JP10466389A JPH02284244A JP H02284244 A JPH02284244 A JP H02284244A JP 1104663 A JP1104663 A JP 1104663A JP 10466389 A JP10466389 A JP 10466389A JP H02284244 A JPH02284244 A JP H02284244A
Authority
JP
Japan
Prior art keywords
area
system bus
port memory
dual port
bus side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1104663A
Other languages
English (en)
Inventor
Teruaki Aoki
照明 青木
Mitsuo Imai
光雄 今井
Toshiyuki Matsuzaki
松崎 敏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP1104663A priority Critical patent/JPH02284244A/ja
Publication of JPH02284244A publication Critical patent/JPH02284244A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、マイクロコンピュータシステムで使用するデ
ュアルポートメモリのアクセス制御方式に関するもので
ある。
[従来の技術] 従来のデュアルポートメモリ(以下DPMと略す)のア
クセス制御方式を、第4図と第5図を用いて説明する。
第4図は、DPMを持つマイクロコンピュータシステム
の構成を示したものであり、システムバス1側からシス
テムのCPU3等がDPM5にアクセスし、ローカルバ
ス2側がらはローカルCPU4等がDPM5にアクセス
する。
システムバス1(!IIからDPM5にアクセスするた
めには、先ずシステムのアドレスバスにDP M5のシ
ステム側のアドレスを出力し、システムバス1用のアド
レス比較回路7を通してDPMの選択信号8を発生させ
る。その選択信号はDPM5のアクセス調停回路6に入
力され、システムバス1側にアクセス許可信号10が返
される。
同様に、ローカルバス211]!IからD P M 5
にアクセスするためには、先ずローカルアドレスバスに
DPM5のローカル側のアドレスを出力し、ローカルバ
ス2用のアドレス比較回路12を通してDPM5の選択
信号9を発生させる。その選択信号9はDPM5のアク
セス調停回路6に入力され、ローカスバス2fFIにア
クセス許可信号11が返される。
また、システムバス1側からのアクセスと、ローカルバ
ス2側からのアクセスとが競合した場合には、DPM5
のアクセス調停回路6によって制御され、いずれか一方
にアクセス許可信号10スは11が出力される。
第5図は、DPMにおけるシステムバス側とローカルバ
ス側のアドレス空間を示したもので、DPM5のアドレ
ス空間は、システム側アドレス空間22とローカル側ア
ドレス空間21の両方とも同じ大きさである。DPMの
容量が大きくなるにつれて、システムバス1とローカル
バス2に占めるDPMのアドレス空間21及び22は広
くなる。
[発明が解決しようとする課題] DPMのアドレス領域をシステムバスのアドレス空間に
割り当てる場合、連続した領域をとる必要がある。
しかし、システムバスのアドレスマツプが既に決められ
たシステムでは、後からDPMのアドレス空間を確保す
ることは、DPMの容量が大きくなるにつれて困難にな
る。その理由は、容量の大きなりPMのアドレス空間を
とるためには、他の回路のアドレスを変更する必要が十
分起こり得るからである。従って、従来方式のようにD
PMの容量そのままの領域をシステムに割り当てること
が不可能な場合も出てくる。
また、システムバス側からリード及びライトが全領域に
亘って可能なため、D P M領域内にローカルバス側
のみで使用するデータを格納したとき、そのデータの内
容をシステムバス側から誤って書き替えてしまう場合が
起こり得る。
本発明の目的は、前記した従来技術の欠点を解消し、D
PMのシステムバス上の占有領域を減少させること、更
にはプロテクト領域の範囲を可変にすることが可能な、
新規なアクセス1i17#方式を提供することにある。
[課題を解決するための手段] 本発明のデュアルポートメモリのアクセス制御方式の第
1は、システムバス側とローカルバス側の両方からアク
セスできるデュアルポートメモリのメモリ領域を等分割
し、その分割領域と等しい範囲の領域をシステム側のア
ドレス空間にデュアルポートメモリ領域として割り当て
、更にどの分割領域をシステムバス側からアクセス可能
にするかを選択するためのレジスタ(分割領域選択レジ
スタ)を設け、そのレジスタの値をシステムバス側から
のみ設定することによって、システムバス側からアクセ
ス可能な分割領域を変更し、その結果デュアルポートメ
モリの全領域をシステムバス側からアクセス可能とする
ものである。
本発明の上記第1の方式は他の方式と選択的に用いるこ
とかできる。ここに言う池の方式とは、例えば、システ
ムバス側とローカルバス側の両方からアクセスできるデ
ュアルポートメモリのメモリ1irt域と等しい範囲の
領域を、システム側のアドレス空間にデュアルポートメ
モリ領域として割り当て、デュアルポートメモリの全領
域をシステムバス側からアクセス可能とする方式である
また、本発明の第2の方式は、上記第1の方式において
、更に、各分割領域にシステムバス側からデータをライ
トできないようにするかどうかを選択するだめのレジス
タ(プロテクト領し!!選択レジスタ)を設け、そのレ
ジスタの値をローカルバス側からのみ設定することによ
って、システムバスに対してライトプロテクトをかけら
れるようにしたものである。
上記いずれの場合であっても、システムバス側に割り当
てられたデュアルポートメモリの範囲に関係なく、ロー
カルバス側からはデュアルポートメモリの全体の領域を
アクセス可能とすることが好ましい。
[作用] 本発明の第1の方式では、DPM領域の分割領域の一つ
が分割領域選択レジスタで選択され、この分割領域がシ
ステムバス側からアクセスされる対象となる。従って、
システムバス上で連続して占有するDPM領域は少ない
。このためDPMのアドレス領域をより自由に割り当て
ることができるようになり、また、他の回路のシステム
バス上のアドレス領域を変更させる必要もより少なくな
る6分割領域選択レジスタの設定値はシステムバス側か
らのみ変更でき、これによって、DPMの全領域をシス
テムバス側からアクセスできる。
また、第2の方式では、更にプロテクト領域選択用レジ
スタの設定値の如何により、各分!II領域の任意の領
域をシステムバス側からデータをライトできないようプ
ロテクトできるため、DPM領域内に格納されたデータ
の内容をシステムバス側から誤って書き替えてしまうこ
とがない。
[実施例] 本発明の実施例を以下に示す。
第1図及び第2図は、本発明によるシステムとローカル
バスのアドレス空間の関係を説明するための図である。
先ず第1図について説明する。
DPM5の領域全体の大きさは、従来と同じであるが、
その領域を4等分したもの(分割領域31〜34)と同
じ大きさの領域を、システムバス上にもDPM領域37
として割り当てる。
次に、システムバスのアドレス空間内に、DPMのどの
分割領域をアクセス可能とするかを選択するためのレジ
スタ領域(分割領域選択レジスタ)36を設けておく、
そして、この分割領域選択レジスタ36の内容を、シス
テム側のCPU3が変更することによって、分割領域3
1〜34の選択を行う。本実施例では分割領域が4等分
されているため、分割選択レジスタは最低2ビツト必要
であり、ここでは、分割領域選択用レジスタ36の内容
“00′′  “01”10”11”を、分割領域31
゜32.33.34の選択に割り当てる。
第1図の例では、分割領域選択用レジスタ36の値は“
01″である。そのため、D P Mの2番目の分割領
域32がシステム側に開放されており、システムバスか
らDPM5にアクセスすると、この2番目の分割領域3
2にアクセスすることになる。しかし、他の分割領域3
1.33.34へのアクセスはこのままではできない、
但し、ローカルバス側からのDPMへのアクセスには制
限がなく、全領域に亘ってリード・ライトすることがで
きる。
次に、上記システム側に開放される分割領域31〜34
を、システムバス側からはライトできないプロテクト領
域とするか否かを定めるため、ローカルバスのアドレス
空間内には、そのプロテクト領域を選択するためのレジ
スタ@域(プロテクト領域選択レジスタ)35を設けて
おく、そして、プロテクト領域の変更は、このレジスタ
35の内容をローカルCPU4が変更することによって
行う。
ライトプロテクトをかけるか否かの対象となる領域数は
、分割領域31〜34の総数に対応し、この例では4分
割であるため、プロテクト領域選択レジスタは最低2ビ
ツト必要である。ここでは、プロテクト領域選択レジス
タ35の内容“00”“01°“10”11”を、分割
領域31.32゜33.34のプロテクト領域の選択に
割り当てている。
第1図には、プロテクト領域選択用レジスタ35の値が
“00”である場合を示しである。そのため、先頭の分
割領域31がプロテクト領域に、残りの分割領kA32
〜34が非プロテクト領域に割り当てられている。シス
テムバス側に開放された分割領域32にはライトプロテ
クトが掛かつていないので、システムバス上のDPM領
域37は非プロテクト領域になり、従ってシステムバス
からのリード及びライトが共に可能である。
次に、第2図の例について説明する。
この例では、システムバス側に開放されるDP■領域3
7の範囲とプロテクト領域として指定される範囲とが、
第1図と異なっている。
即ち、分割領域選択レジスタ36が上記4つの分割領域
の1つを選択指定することは変わらないが、プロテクト
領域選択レジスタ35は、これら全ての分割領域31〜
34の任意の範囲を、分割領域単位で選択指定し、シス
テムバス側からライトできないようにプロテクトするこ
とが可能となっている。具体的には、プロテクト領域選
択レジスタ35の内容″00″  “01”10″  
“11″を、分割領域319分割領域31.32.分割
領域31〜331分割領域31〜34のプロテクト領域
の選択に割り当てている。
第2図の場合、分割領域選択用レジスタ36の値は“1
0”であり、3番目の分割領域33をシステバス側から
のDPM領域37として選択している。又、プロテクト
領域選択用レジスタ35の値は“10”であり、分割領
域31〜33をプロテクト領域として選択している。シ
ステバス側に開放されている3番目の分割領域33は、
プロテクト領域にも割り当てられているため、システム
バスからこのDPM領域37にライトすることはできな
い。
このDPM領域37にシステム側からライトしようとし
た場合、アクセス許可信号10は出力されず、アクセス
領域エラーの応答がシステム側に返される。
但し、ローカルバス側からDPM5へのアクセスに制限
はない。全領域に亘ってリード及びライトすることがで
きる。
第3図に、本発明を実現するためのDPM周辺回路を示
す。
分割領域選択レジスタ51は、その入力がシステムバス
1に接続され、出力はDPM5のアドレス入力に接続さ
れている。この分割領域選択レジスタ51にシステムバ
ス1側から選択データ値を設定することによって、DP
Mのどの分割領域31〜34をシステムバス1側に開放
するかを選択できる。
又、10デクト領域選択レジスタ52は、その入力がロ
ーカルバス2に接続されており、ローカルバス2側から
このプロテクト領域選択レジスタ52の選択データ値の
設定を行うことができる。
分割領域選択レジスタ51の出力及びプロテクト領域選
択レジスタ52の出力は、それぞれライトプロテクト領
域判定回路53に入力されており、ライトプロテクト領
域判定回路53は、システムバス1に開放しているD 
P M領域37がプロテクト領域かどうかを判定する。
その方法は、分割領域選択レジスタ51の値とプロテク
ト領域選択レジスタ52の値を比較し、(分割領域選択
レジスタの値)≦(プロテクト領域選択レジスタの値) の関係が成立するときに、 ライトプロテクト領域であると判定する。
第2図の場合を例にすれば、分割領域選択レジスタの値
が“10”、プロテクト領域選択レジスタの値が“10
”であり、両者が等しいので、システムバス側に開放さ
れる3番目の分割領域33はプロテクト領域〈分割領域
31〜33)に属するものであると判断される。
ライトプロテクト領域であると判断された場合には、ラ
イトプロテクト領域判定回路53の出力カ論理“0” 
(“High ”レベル)になり、このライトプロテク
ト信号によりANDゲート55が閉じられる。この状態
下で、システムバス1側からD P Mにライトしよう
とした場合、まずシステムバス側のライト信号ライン5
4が論理“1”(“Low”レベル)となる、即ちライ
ト信号(S14T−N)が現れてANDゲート55に送
られる。
しかし、このライト信号(SWTl−N)はANDゲー
ト55を通過できないため、ANDゲート55の出力5
6は論理“1” (“Lov+”レベル)にならない。
即ち、DPMにはライト信号(SWTI−N)が入力さ
れない、このため、システムバス側にアクセス許可信号
10が出力されず、システムバス1側からDPMにライ
トすることができなくなる。
一方、上記ライトロテクト信号(“High”レベル)
と、上記ライト信号(SWT−N) (“Low ”レ
ベル)とを受けてANDゲート57に論理“1”(“L
ow”レベル)の出力が生じ、ライトグロテクト領域ア
クセスエラー出力レジスタとしてのフリップフロップ5
8がセットされ、そのQ出力59が″High″レベル
になり、ライトプロテクト領域アクセスエラー出力(E
RR−P)として取り出される。このライトプロテクト
領域アクセスエラー出力(ERR−P)は、システムバ
ス側の制御信号に接続されており、DPMにライトしよ
うとしたCPU等に、アクセスエラーであることを通知
する。
この後、フリップフロップ58はリセット信号(RES
ET−N)によりリセットされる。
上記実施例では、DPMのメモリ領域を等分割し、分割
領域31〜34の一つと等しい範囲の領域をシステム側
のアドレス空間にDPM領域37として割り当て、更に
分割領域選択レジスタ36の値をシステムバス側からの
み設定することによって、システムバス側からアクセス
可能な分割領域を変更し、その結果デュアルポートメモ
リの全領域をシステムバス側からアクセス可能とした。
しかし、DPMのメモリ領域と等しい範囲の領域を、シ
ステム側のアドレス空間にDPM領域37として割り当
て、DPMの全領域をシステムバス側からアクセス可能
とする方式と、上記方式とを選択可能にすることもでき
る。
〔発明の効果] 以上述べたように、本発明によれば、次のような優れた
効果が得られる。
(1)システムバス上で、連続して占有するデュアルポ
ートメモリ領域が少なくなるために、デュアルポートメ
モリのアドレス領域をより自由に割り当てることができ
るようになる。
また、他の回路のシステムバス上のアドレス領域を変更
させる必要もより少なくなる。
(2)プロテクト領域を可変にすることができるため、
システム立上げ時には、プロテクト領域を少なくして、
システム側からデータ(後で変更する必要のないデータ
)を書き込み、その後で、そのデータが書き込まれた領
域をプロテクト領域にすることができるようになる。
【図面の簡単な説明】
第1図は本発明の方式によるローカルバス側とシステム
バス側のアドレス空間の関係を例示した図、第2図は本
発明の方式による他の例を示す第1図と同様の図、第3
図は本発明を実施するためのハードウェア構成例を示す
図、第4図はDPMを持つマイクロコンピュータシステ
ムの従来方式のシステム構成図、第5図は従来方式のロ
ーカルバス側とシステムバス側のアドレス空間を示す図
である。 図中、1はシステムバス、2はローカルバス、3はシス
テムバスのCPU、4はローカルバスのCPU、5はデ
ュアルポートメモリ(DPM)6はデュアルポートメモ
リのアクセス調停回路、7はシステムバス側のアドレス
比較回路、8はシステムバス側のDPM選択信号、9は
ローカルバス側のD P M選択信号、10はシステム
バス側のDPMアクセス許可信号、11はローカルバス
側のDPMアクセス許可信号、12はローカルバス側の
アドレス比較回路、21はローカルバス側のDPM領域
、22はシステムバス側のDPM領域、31〜34はD
PM分割領域、35はプロテクト領域選択レジスタ、3
6は分割領域選択レジスタ、37はシステムバス上のD
PM領域、51は分割領域選択レジスタ、52はプロテ
クト領域選択レジスタ、53はライトプロテクト領域判
定回路、54はシステム側ライト信号、56はDPMに
入るライト信号、59はライトプロテクトエラー出力を
示す。 特許出願人  日立電線株式会社 代理人弁理士  絹 谷 信 雄 第4

Claims (1)

  1. 【特許請求の範囲】 1、システムバス側とローカルバス側の両方からアクセ
    スできるデュアルポートメモリのメモリ領域を等分割し
    、その分割領域と等しい範囲の領域をシステム側のアド
    レス空間にデュアルポートメモリ領域として割り当て、
    更にどの分割領域をシステムバス側からアクセス可能に
    するかを選択するためのレジスタを設け、そのレジスタ
    の値をシステムバス側からのみ設定することによつて、
    システムバス側からアクセス可能な分割領域を変更し、
    その結果デュアルポートメモリの全領域をシステムバス
    側からアクセス可能とすることを特徴とするデュアルポ
    ートメモリのアクセス制御方式。 2、システムバス側とローカルバス側の両方からアクセ
    スできるデュアルポートメモリのメモリ領域と等しい範
    囲の領域を、システム側のアドレス空間にデュアルポー
    トメモリ領域として割り当て、デュアルポートメモリの
    全領域をシステムバス側からアクセス可能とする方式と
    、請求項1記載の方式とを選択可能にしたことを特徴と
    するデュアルポートメモリのアクセス制御方式。 3、各分割領域にシステムバス側からデータをライトで
    きないようにするかどうかを選択するためのレジスタを
    設け、そのレジスタの値をローカルバス側からのみ設定
    することによって、システムバスに対してライトプロテ
    クトをかけられるようにしたことを特徴とする請求項1
    又は2記載のデュアルポートメモリのアクセス制御方式
    。 4、システムバス側に割り当てられたデュアルポートメ
    モリの範囲に関係なく、ローカルバス側からはデュアル
    ポートメモリの全体の領域をアクセス可能としたことを
    特徴とする請求項1、2又は3記載のデュアルポートメ
    モリのアクセス制御方式。
JP1104663A 1989-04-26 1989-04-26 デュアルポートメモリのアクセス制御方式 Pending JPH02284244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1104663A JPH02284244A (ja) 1989-04-26 1989-04-26 デュアルポートメモリのアクセス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1104663A JPH02284244A (ja) 1989-04-26 1989-04-26 デュアルポートメモリのアクセス制御方式

Publications (1)

Publication Number Publication Date
JPH02284244A true JPH02284244A (ja) 1990-11-21

Family

ID=14386707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1104663A Pending JPH02284244A (ja) 1989-04-26 1989-04-26 デュアルポートメモリのアクセス制御方式

Country Status (1)

Country Link
JP (1) JPH02284244A (ja)

Similar Documents

Publication Publication Date Title
US5056009A (en) IC memory card incorporating software copy protection
CA1262493A (en) Multi processor system
JPH0916461A (ja) 仮想メモリ・システム内で効率的な共用メモリを提供するためのシステムおよび方法
US4672538A (en) Method of dynamically changing formation of addresses in memory of a data processing system
JPH02284244A (ja) デュアルポートメモリのアクセス制御方式
US5638316A (en) Memory apparatus
JP2874230B2 (ja) マイクロコンピュータのメモリアドレッシング方式
JP2908890B2 (ja) 大規模通話路、並びに制御メモリ各々へのアクセス方法と通話路メモリ各々への読出アクセス方法
JP2999877B2 (ja) 時間スイッチへのアクセス方法、通話路メモリへの書込アクセス方法、通話路メモリへの読出アクセス方法、時間スイッチ、時間スイッチマトリックス、時分割通話路および時分割ディジタル電子交換機
US5991212A (en) Semi-conductor integrated circuit device having an external memory and a test method therefor
JPH07334420A (ja) 拡張メモリ制御回路
JP3232109B2 (ja) メモリのライトプロテクト回路
JPS6136669B2 (ja)
JP3449749B2 (ja) 情報処理装置
JPS6055591A (ja) メモリユニットのアクセス方法
JPH03238547A (ja) デュアルポートメモリのアクセス制御方式
JPS6132290A (ja) メモリ装置
KR20030057916A (ko) 버스 공유 구조에서의 디바이스 칩 선택 시스템
JPH11338768A (ja) メモリ制御方法、メモリ制御装置及びその記録媒体
JPH0632048B2 (ja) シングルチツプマイクロコンピユ−タ
JPH04130553A (ja) 電子計算機
JPH03137744A (ja) メモリ管理方式
JPS5918745B2 (ja) メモリ共有アクセス方式
JPS6035690B2 (ja) アドレス拡張方式
JPS63204343A (ja) メモリアクセス制御装置