JPH02284426A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02284426A JPH02284426A JP1106209A JP10620989A JPH02284426A JP H02284426 A JPH02284426 A JP H02284426A JP 1106209 A JP1106209 A JP 1106209A JP 10620989 A JP10620989 A JP 10620989A JP H02284426 A JPH02284426 A JP H02284426A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder bump
- paste
- opening
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にバンプ電極
を有する半導体装置の製造方法に関する。
を有する半導体装置の製造方法に関する。
従来、ハンプ電極を有する半導体装置のバンプ部には金
又は銅が用いられていた。最近になり、低温化、低コス
ト化が要求され、バンプ部の金属として半田（錫・鉛系
）が用いられ始めている。
又は銅が用いられていた。最近になり、低温化、低コス
ト化が要求され、バンプ部の金属として半田（錫・鉛系
）が用いられ始めている。
第２図は従来の半導体装置を説明するための半導体チッ
プの断面図である。
プの断面図である。
第２図に示すように、素子領域く図示せず）を有するシ
リコン基板１の表面に酸化膜２を形成し、酸化膜２の上
に前記素子領域に接続したアルミニウム配線（図示せず
）と接続した外部回路接続用のアルミニウム電極３を形
成し、アルミニウム電極３を含む表面に絶縁膜４を堆積
し、アルミニウム電極３の上の絶縁膜４を選択的にエツ
チングして開孔部を設ける。次に、開口部のアルミニウ
ム電極３の上にチタン、ニッケル、銅などのカップリン
ク用金属膜１０を形成し、さらにその上に半田を付着さ
せて半田バンプ８を形成する。アルミニウム電極部３に
カップリンク用金属膜］、 ０を形成する方法として真
空蒸着法や湿式めっき法があり、半田を付着させる方法
としては直接、溶融半田槽に浸漬させる方法、湿式めっ
き法か行なわれている。
リコン基板１の表面に酸化膜２を形成し、酸化膜２の上
に前記素子領域に接続したアルミニウム配線（図示せず
）と接続した外部回路接続用のアルミニウム電極３を形
成し、アルミニウム電極３を含む表面に絶縁膜４を堆積
し、アルミニウム電極３の上の絶縁膜４を選択的にエツ
チングして開孔部を設ける。次に、開口部のアルミニウ
ム電極３の上にチタン、ニッケル、銅などのカップリン
ク用金属膜１０を形成し、さらにその上に半田を付着さ
せて半田バンプ８を形成する。アルミニウム電極部３に
カップリンク用金属膜］、 ０を形成する方法として真
空蒸着法や湿式めっき法があり、半田を付着させる方法
としては直接、溶融半田槽に浸漬させる方法、湿式めっ
き法か行なわれている。
上述した従来の半導体装置は、カップリング用金属膜を
設ける方法が品質９価格の面でネックポイントになって
いる。
設ける方法が品質９価格の面でネックポイントになって
いる。
例えば湿式めっきではその前処理としてアルミニウム薄
膜表面の酸化膜除去を行なわなりれはならず、処理条件
の制御が困難である。そのため、酸化膜のエツチング過
度によるカップリング用金属の不完全めっきを引き起こ
す。一方酸化膜エツチンク不足の場合はカップリング用
金属の密着不良につながる。いずれの場合も、カップリ
ンク用金属上に設けた半田バンプの強度不良となり、品
質が非常に不安定である。
膜表面の酸化膜除去を行なわなりれはならず、処理条件
の制御が困難である。そのため、酸化膜のエツチング過
度によるカップリング用金属の不完全めっきを引き起こ
す。一方酸化膜エツチンク不足の場合はカップリング用
金属の密着不良につながる。いずれの場合も、カップリ
ンク用金属上に設けた半田バンプの強度不良となり、品
質が非常に不安定である。
また、真空蒸着法でカップリング用金属膜を設けるため
には、数回のりソクラフィー工程と真空処理か必要であ
るため、非常に高価な半田ハンプ素子となってしまう。
には、数回のりソクラフィー工程と真空処理か必要であ
るため、非常に高価な半田ハンプ素子となってしまう。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、素子領域を有する半
導体基板の上に第１の絶縁膜を設け前記第１の絶縁膜上
に前記素子領域に接続する配線を設ける工程と、前記配
線を含む表面に第２の絶縁膜を設けて選択的にエツチン
グし前記配線の上に開口部を設ける工程と、前記開口部
の前記配線上に印刷法により導電性樹脂膜を形成する工
程と、前記導電性樹脂膜の上に半田を溶着して半田バン
プを形成する工程とを含んで構成される。
導体基板の上に第１の絶縁膜を設け前記第１の絶縁膜上
に前記素子領域に接続する配線を設ける工程と、前記配
線を含む表面に第２の絶縁膜を設けて選択的にエツチン
グし前記配線の上に開口部を設ける工程と、前記開口部
の前記配線上に印刷法により導電性樹脂膜を形成する工
程と、前記導電性樹脂膜の上に半田を溶着して半田バン
プを形成する工程とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
ます、第１図（ａ＞に示すように、素子領域（図示せず
）を有するシリコン基板１の上に設けた酸化膜２の上に
前記素子領域に接続したアルミニウム配線（図示せず）
及び前記アルミニウム配線と接続した外部回路接続用の
アルミニウム電極３を設け、アルミニウム電極３を含む
表面に酸化シリコン膜又はＰＳＧ膜等の絶縁膜４を堆積
する。次に、アルミ電極３の上の絶縁ＨｔＡ ４を選択
的にエツチングして開口部５を設りる。
）を有するシリコン基板１の上に設けた酸化膜２の上に
前記素子領域に接続したアルミニウム配線（図示せず）
及び前記アルミニウム配線と接続した外部回路接続用の
アルミニウム電極３を設け、アルミニウム電極３を含む
表面に酸化シリコン膜又はＰＳＧ膜等の絶縁膜４を堆積
する。次に、アルミ電極３の上の絶縁ＨｔＡ ４を選択
的にエツチングして開口部５を設りる。
次に、第１図（ｂ）に示すように、パターニングした印
刷マスク６を開口部５に整合させて載置し、印刷用マス
ク６の上に導電性ペースト７を供給し、ローラー油臭等
でスキージして開口部５のアルミニウム電極３の上に導
電性ペースト７を流し込む。
刷マスク６を開口部５に整合させて載置し、印刷用マス
ク６の上に導電性ペースト７を供給し、ローラー油臭等
でスキージして開口部５のアルミニウム電極３の上に導
電性ペースト７を流し込む。
次に、第１図（ｃ）に示すように、印刷用マスク６を取
りはずし、加熱処理して導電性ベースＩ・７を硬化させ
、導電性樹脂層７ａを形成する。
りはずし、加熱処理して導電性ベースＩ・７を硬化させ
、導電性樹脂層７ａを形成する。
次に、第１図（ｄ）に示すように、半導体基板１を溶融
半田槽中に浸漬し、導電性樹脂層７ａに半田を付着させ
て半田バンプ８を作成する。導電性ペースト７はエポキ
シ樹脂やポリイミド樹脂等に金、銀等の貴金属粉末を分
散させたものを用いる。
半田槽中に浸漬し、導電性樹脂層７ａに半田を付着させ
て半田バンプ８を作成する。導電性ペースト７はエポキ
シ樹脂やポリイミド樹脂等に金、銀等の貴金属粉末を分
散させたものを用いる。
ここで、第１図（ｃ）の導電性樹脂層７ａの上に半田ペ
ーストを選択的に印刷した後、加熱し、半田ペース１〜
を溶融して導電性樹脂層７ａの上に半田層を形成し、半
田ハンプ８を形成しても良く、半田ペーストの印刷の厚
さを加減することにより半田バンプ８の高さを制御でき
る効果がある。
ーストを選択的に印刷した後、加熱し、半田ペース１〜
を溶融して導電性樹脂層７ａの上に半田層を形成し、半
田ハンプ８を形成しても良く、半田ペーストの印刷の厚
さを加減することにより半田バンプ８の高さを制御でき
る効果がある。
以上説明したように本発明は、導電性ペーストを熱硬化
させる事によってカップリンク用金属層を形成できるの
で湿式処理でのアルミニウム電極処理のばらつきによる
品質低下がなく、真空蒸着法のように複雑でかつ多工程
に亘る処理が不用である。従って本発明によって品質が
安定した半田バンプを有する半導体装置の製造方法を実
現できるという効果がある。
させる事によってカップリンク用金属層を形成できるの
で湿式処理でのアルミニウム電極処理のばらつきによる
品質低下がなく、真空蒸着法のように複雑でかつ多工程
に亘る処理が不用である。従って本発明によって品質が
安定した半田バンプを有する半導体装置の製造方法を実
現できるという効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の製造方法を説明するための半導体チッ
プの断面図である。 １・・シリコン基板、２・・・酸化膜、３・・アルミニ
ウム電極、４・・・絶縁膜、５・・開口部、６・・印刷
用マスク、７・・・導電性ペース１へ、７ａ・・・導電
性樹脂層、８・・・半田バンプ、１０・・カップリンク
用金属膜。
めの工程順に示した半導体チップの断面図、第２図は従
来の半導体装置の製造方法を説明するための半導体チッ
プの断面図である。 １・・シリコン基板、２・・・酸化膜、３・・アルミニ
ウム電極、４・・・絶縁膜、５・・開口部、６・・印刷
用マスク、７・・・導電性ペース１へ、７ａ・・・導電
性樹脂層、８・・・半田バンプ、１０・・カップリンク
用金属膜。
Claims (1)
- 素子領域を有する半導体基板の上に第１の絶縁膜を設け
前記第１の絶縁膜上に前記素子領域に接続する配線を設
ける工程と、前記配線を含む表面に第２の絶縁膜を設け
て選択的にエッチングし前記配線の上に開口部を設ける
工程と、前記開口部の前記配線上に印刷法により導電性
樹脂膜を形成する工程と、前記導電性樹脂膜の上に半田
を溶着して半田バンプを形成する工程とを含むことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106209A JP2811741B2 (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106209A JP2811741B2 (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02284426A true JPH02284426A (ja) | 1990-11-21 |
| JP2811741B2 JP2811741B2 (ja) | 1998-10-15 |
Family
ID=14427767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106209A Expired - Fee Related JP2811741B2 (ja) | 1989-04-25 | 1989-04-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811741B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028357A (en) * | 1996-03-28 | 2000-02-22 | Nec Corporation | Semiconductor device with a solder bump over a pillar form |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| WO2006112384A1 (ja) * | 2005-04-15 | 2006-10-26 | Matsushita Electric Industrial Co., Ltd. | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 |
| JP2006302929A (ja) * | 2005-04-15 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 |
| WO2008044537A1 (fr) * | 2006-10-05 | 2008-04-17 | Nec Corporation | Ensemble semi-conducteur et procédé de fabrication d'un ensemble semi-conducteur |
| JP2008227359A (ja) * | 2007-03-15 | 2008-09-25 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
| JP2017076703A (ja) * | 2015-10-15 | 2017-04-20 | 東洋アルミニウム株式会社 | 電子部品実装用回路基板 |
-
1989
- 1989-04-25 JP JP1106209A patent/JP2811741B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028357A (en) * | 1996-03-28 | 2000-02-22 | Nec Corporation | Semiconductor device with a solder bump over a pillar form |
| US6281107B1 (en) | 1996-03-28 | 2001-08-28 | Nec Corporation | Semiconductor device and method for manufacturing the same |
| US6461953B1 (en) | 1998-08-10 | 2002-10-08 | Fujitsu Limited | Solder bump forming method, electronic component mounting method, and electronic component mounting structure |
| WO2006112384A1 (ja) * | 2005-04-15 | 2006-10-26 | Matsushita Electric Industrial Co., Ltd. | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 |
| JP2006302929A (ja) * | 2005-04-15 | 2006-11-02 | Matsushita Electric Ind Co Ltd | 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法 |
| US8033016B2 (en) | 2005-04-15 | 2011-10-11 | Panasonic Corporation | Method for manufacturing an electrode and electrode component mounted body |
| WO2008044537A1 (fr) * | 2006-10-05 | 2008-04-17 | Nec Corporation | Ensemble semi-conducteur et procédé de fabrication d'un ensemble semi-conducteur |
| US7964963B2 (en) | 2006-10-05 | 2011-06-21 | Nec Corporation | Semiconductor package and method for manufacturing semiconductor package |
| JP5272729B2 (ja) * | 2006-10-05 | 2013-08-28 | 日本電気株式会社 | 半導体パッケージおよび半導体パッケージの製造方法 |
| JP2008227359A (ja) * | 2007-03-15 | 2008-09-25 | Fujitsu Ltd | 半導体装置および半導体装置の製造方法 |
| JP2017076703A (ja) * | 2015-10-15 | 2017-04-20 | 東洋アルミニウム株式会社 | 電子部品実装用回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2811741B2 (ja) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| KR20040081732A (ko) | 범프의 형성방법 및 반도체장치의 제조방법 | |
| US5124175A (en) | Method of patterned metal reflow on interconnect substrates | |
| JPH04263433A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH02284426A (ja) | 半導体装置の製造方法 | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH02251145A (ja) | 突起電極形成方法 | |
| US5396702A (en) | Method for forming solder bumps on a substrate using an electrodeposition technique | |
| JPH06151913A (ja) | 電極形成法 | |
| JPH04263434A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| KR100764386B1 (ko) | 고온공정에 적합한 절연구조체 및 그 제조방법 | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JP3173109B2 (ja) | 半導体素子及びその製造方法 | |
| JPH07307341A (ja) | バンプの形成方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JP3759686B2 (ja) | チップの半田付け方法 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 | |
| JP3468876B2 (ja) | プリント配線板およびその製造方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JP4364074B2 (ja) | 半導体素子の製造方法 | |
| JPH05243232A (ja) | 半田バンプ電極の形成方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JP2001308126A (ja) | ハンダ端子の製造方法 | |
| JP2001319949A (ja) | 半導体装置の製造方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |