JPH02291722A - アナログ―ディジタル変換器 - Google Patents
アナログ―ディジタル変換器Info
- Publication number
- JPH02291722A JPH02291722A JP11292189A JP11292189A JPH02291722A JP H02291722 A JPH02291722 A JP H02291722A JP 11292189 A JP11292189 A JP 11292189A JP 11292189 A JP11292189 A JP 11292189A JP H02291722 A JPH02291722 A JP H02291722A
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- output
- signal
- level
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000000737 periodic effect Effects 0.000 claims description 2
- 230000005856 abnormality Effects 0.000 abstract description 13
- 238000006243 chemical reaction Methods 0.000 abstract description 10
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログーディジタ．ル変換器に係り、特に自
動巾のステアリングの制御等に用いられるアナログ−デ
ィジタル変換器に関する。
動巾のステアリングの制御等に用いられるアナログ−デ
ィジタル変換器に関する。
従来の技術
従来のアナログ信号をディジタルデータに変換するアナ
ログーデイジタル変換器は第４図に示すようにディジタ
ルデータを生成出力するアナログーデイジタルコントロ
ーラ（Ａ／Ｄコントローラ〉４とＡ／Ｄコントローラ４
で生成されたディジタルデータをアナログ信号に変換す
るラダー抵抗５と入力アナログ信号とラダー抵抗５で生
成される傾斜波とを比較するコンバレータ３とよりなる
。
ログーデイジタル変換器は第４図に示すようにディジタ
ルデータを生成出力するアナログーデイジタルコントロ
ーラ（Ａ／Ｄコントローラ〉４とＡ／Ｄコントローラ４
で生成されたディジタルデータをアナログ信号に変換す
るラダー抵抗５と入力アナログ信号とラダー抵抗５で生
成される傾斜波とを比較するコンバレータ３とよりなる
。
Ａ／ＤコントＯ−ラ４では傾斜波を生成するために一定
周期で最小値から最大値まで変化する比較ディジタルデ
ータが生成され、ラダー抵抗５に出力される。ラダー抵
抗５はＡ／Ｄコントローラ４からの比較ディジタルデー
タに基づいて一定周朋の傾斜波を生成する。ラダー抵抗
５で生成された傾斜波とアナログ信号とをコンパレータ
３で比較し、そのレベルが一致した時点でのＡ／Ｄコン
トローラ４の比較ディジタルデータを出力ディジタルデ
ータとして出力していた。
周期で最小値から最大値まで変化する比較ディジタルデ
ータが生成され、ラダー抵抗５に出力される。ラダー抵
抗５はＡ／Ｄコントローラ４からの比較ディジタルデー
タに基づいて一定周朋の傾斜波を生成する。ラダー抵抗
５で生成された傾斜波とアナログ信号とをコンパレータ
３で比較し、そのレベルが一致した時点でのＡ／Ｄコン
トローラ４の比較ディジタルデータを出力ディジタルデ
ータとして出力していた。
発明が解決しようとする課題
しかるに、従来のアナログ−ディジタル変換器では入力
アナログ信号レベルが変換笥囲を越えてしまった場合や
回路に異常が生じアナログ−ディジタル変換ができない
場合、前の周期のディジタルデータを出力する構成であ
るため、実際のアナログ信号レベルと出力ディジタルデ
ータが対応せず現状に合わない誤った制御を行ってしま
う等の問題点があった。
アナログ信号レベルが変換笥囲を越えてしまった場合や
回路に異常が生じアナログ−ディジタル変換ができない
場合、前の周期のディジタルデータを出力する構成であ
るため、実際のアナログ信号レベルと出力ディジタルデ
ータが対応せず現状に合わない誤った制御を行ってしま
う等の問題点があった。
本発明は上記の点に鑑みてなされたもので変換ディジタ
ルデータに異常があることを検出する機能を有するアナ
ログ−ディジタル変換器を提供することを目的とする。
ルデータに異常があることを検出する機能を有するアナ
ログ−ディジタル変換器を提供することを目的とする。
課題を解決するための手段
本発明はアナログ信号と一定周期の傾斜波とのレベルを
比較し、アナログ信号と傾斜波とのレベルが一致したと
きの傾斜波レベルに応じたディジタルデータをアナログ
−ディジタル変換したディジタルデータとして出力する
アナログ−ディジタル変換器において、前記アナログ信
号と前記傾斜波とのレベルの一致又は不一致を検出する
検出手段と、前記検出手段が前記一定周期の間継続して
前記アナログ信号と館記傾斜波との不一致を検出したと
きに警告信号を出力する警告手段とを具備してなる。
比較し、アナログ信号と傾斜波とのレベルが一致したと
きの傾斜波レベルに応じたディジタルデータをアナログ
−ディジタル変換したディジタルデータとして出力する
アナログ−ディジタル変換器において、前記アナログ信
号と前記傾斜波とのレベルの一致又は不一致を検出する
検出手段と、前記検出手段が前記一定周期の間継続して
前記アナログ信号と館記傾斜波との不一致を検出したと
きに警告信号を出力する警告手段とを具備してなる。
作用
正常時であれば、検出手段はアナログ信号と一定周期の
傾斜波とのレベルの一致を一定周期内に必ず−度は検出
するが回路やアナログ信号等に異常が生じると一定周期
内にはこれらのレベルは一致しなくなる。このため、こ
れらのレベルが一定周期の間不一致のときに警告信号を
出力することにより異常を知ることができる。
傾斜波とのレベルの一致を一定周期内に必ず−度は検出
するが回路やアナログ信号等に異常が生じると一定周期
内にはこれらのレベルは一致しなくなる。このため、こ
れらのレベルが一定周期の間不一致のときに警告信号を
出力することにより異常を知ることができる。
実施例
第１図は本発明の一実施例のブロック図を示す。
図中、１ａは検出手段、１ｂは警告手段、２はアナログ
−ディジタル変換部（以後Ａ／Ｄ変換部と呼ぶ）を示す
。
−ディジタル変換部（以後Ａ／Ｄ変換部と呼ぶ）を示す
。
Ａ／Ｄ変換部２はコンパレータ３，アナログ−ディジタ
ルコントローラ（以後Ａ／Ｄコントローラと呼ぶ》４，
ラダー抵抗５とよりなる。コンパレータ３の反転入力端
子にはアナログ信号が供給され、コンパレータ３の非反
転入力端子にはラダー抵抗５より一定周期の傾斜波が入
力される。
ルコントローラ（以後Ａ／Ｄコントローラと呼ぶ》４，
ラダー抵抗５とよりなる。コンパレータ３の反転入力端
子にはアナログ信号が供給され、コンパレータ３の非反
転入力端子にはラダー抵抗５より一定周期の傾斜波が入
力される。
ラダー抵抗５の出力の傾斜波はＡ／Ｄコントローラ４か
らの比較ディジタルデータより生成される。また、Ａ／
Ｄコントローラ４にはＡ／Ｄコントローラ４の動作をリ
セットするリセット信号が供給される。
らの比較ディジタルデータより生成される。また、Ａ／
Ｄコントローラ４にはＡ／Ｄコントローラ４の動作をリ
セットするリセット信号が供給される。
検出手段１ａは第２図に示すようにワンショット・マル
チバイブレータ６．ＡＮＤ回路７．とよりなり、警告手
段１ｂはフリップ７ロップ８．９よりなる。ワンショッ
ト・マルヂバイブレータ６にはコンパレータ３の出力パ
ルス信号が供給され、コンパレータ３の出力パルス信号
の立ち上がりを検出する。
チバイブレータ６．ＡＮＤ回路７．とよりなり、警告手
段１ｂはフリップ７ロップ８．９よりなる。ワンショッ
ト・マルヂバイブレータ６にはコンパレータ３の出力パ
ルス信号が供給され、コンパレータ３の出力パルス信号
の立ち上がりを検出する。
ワンショット・マルチバイブレータ６の出力パルス信号
は第３図（Ｅ）に示すような波形の信号ｅ″ｃＡＮＤ回
路７を介してフリップ７ロツブ８．９のクリア端子に供
給される。フリツプフ口ツブ８のクロツク端子にはＡ／
Ｄコン１〜〇ーラ４より第３図（Ａ）に示すようなク０
ツク信号ａが供給される。フリップフロツプ８は２進カ
ウンタを構成し第３図（Ａ）に示すようなクロツク信号
ａの立ち下りと第３図（Ｅ）に示すパルス信号ｅの立ち
下りとを検出し、第３図（Ｆ）に示すようなパルス信号
ｆを出力する。
は第３図（Ｅ）に示すような波形の信号ｅ″ｃＡＮＤ回
路７を介してフリップ７ロツブ８．９のクリア端子に供
給される。フリツプフ口ツブ８のクロツク端子にはＡ／
Ｄコン１〜〇ーラ４より第３図（Ａ）に示すようなク０
ツク信号ａが供給される。フリップフロツプ８は２進カ
ウンタを構成し第３図（Ａ）に示すようなクロツク信号
ａの立ち下りと第３図（Ｅ）に示すパルス信号ｅの立ち
下りとを検出し、第３図（Ｆ）に示すようなパルス信号
ｆを出力する。
フリップフロップ９にはそのクロック端子に第３図（Ｆ
）に示すようなパルス信号ｆが供給ざれ、リセット端子
に第３図（Ｅ）に示すワンショット・マルチバイブレー
タ６からのパルス信＠ｅが供給される。フリップフロッ
プ９は出力ラッチ用のもので第３図（Ｆ）に示すパルス
信号ｅの立ち上がりを検出する。このとき、リセット端
子がローレベルであればローレベル信号を出力し、リセ
ット端子がハイレベルのとき、クロック端子のパルス信
号が立ち上がればハイレベル信号を出力する。
）に示すようなパルス信号ｆが供給ざれ、リセット端子
に第３図（Ｅ）に示すワンショット・マルチバイブレー
タ６からのパルス信＠ｅが供給される。フリップフロッ
プ９は出力ラッチ用のもので第３図（Ｆ）に示すパルス
信号ｅの立ち上がりを検出する。このとき、リセット端
子がローレベルであればローレベル信号を出力し、リセ
ット端子がハイレベルのとき、クロック端子のパルス信
号が立ち上がればハイレベル信号を出力する。
フリップフロツブ９の出力パルス信号Ｑが異常を警告す
る警告信号となる。
る警告信号となる。
次に回路の動作について説明する。コンパレータ３の反
転入力端子に第３図（Ｂ）に■で示すディジタル変換す
べきアナログ信号が入力される。
転入力端子に第３図（Ｂ）に■で示すディジタル変換す
べきアナログ信号が入力される。
このアナログ信号をコンパレータ３の非反転入力端子に
入力された第３図（Ｂ）に■で示すような一定周期内で
最小レベルから最大レベルまで上昇する傾斜波と比較す
る。したがって、コンパレータ３の出力信号は第３図（
Ｃ）に示すように傾斜波のレベルがアナログ信号レベル
と一致したときに立ち上がるパルス信号ｃとなる。．Ａ
／ＤＬＩントローラ４は第３図（Ａ）に示すパルス信号
の一周期内に最小レベルに応じたディジタルデー夕より
最大レベルに応じたディジタルデータまでカウントアッ
プしており、このディジタルデータはラダー抵抗５によ
り傾斜波とされている。
入力された第３図（Ｂ）に■で示すような一定周期内で
最小レベルから最大レベルまで上昇する傾斜波と比較す
る。したがって、コンパレータ３の出力信号は第３図（
Ｃ）に示すように傾斜波のレベルがアナログ信号レベル
と一致したときに立ち上がるパルス信号ｃとなる。．Ａ
／ＤＬＩントローラ４は第３図（Ａ）に示すパルス信号
の一周期内に最小レベルに応じたディジタルデー夕より
最大レベルに応じたディジタルデータまでカウントアッ
プしており、このディジタルデータはラダー抵抗５によ
り傾斜波とされている。
Ａ／Ｄコントローラ４は、コンパレータ３のパルス信号
の立ち上がりを検出しており、検出時の比較ディジタル
デー夕を次の周期に出力データとして出力する。このた
め、出力データはアナログ信号に応じたディジタルデー
夕となり、したがって、アナログ−ディジタル変換を行
うことができる。
の立ち上がりを検出しており、検出時の比較ディジタル
デー夕を次の周期に出力データとして出力する。このた
め、出力データはアナログ信号に応じたディジタルデー
夕となり、したがって、アナログ−ディジタル変換を行
うことができる。
このとき、例えば第３図《８》に示すようにアナログ信
号■のレベルが変換範囲を越えてしまった場合、その周
期においてコンバレータ３の出力はＯ−レベルである。
号■のレベルが変換範囲を越えてしまった場合、その周
期においてコンバレータ３の出力はＯ−レベルである。
コンパレータ３の出力がローレベルだとその立ち上がり
を検出しているワンショット・マルチバイブレータ６の
出力は第３図（Ｅ）に示すようにその周期中ハイレベル
のままとなる。つまり、一致が検出されない。したがっ
て、この周期中にはフリップ７ロップ８．９はリセット
されることはなく、次の周期の頭に７リップ７ロツプ８
は第３図（Ａ）に示すクロック信号の立ち下がりを検出
して第３図（Ｆ）に示すようなパルス信号を出力する。
を検出しているワンショット・マルチバイブレータ６の
出力は第３図（Ｅ）に示すようにその周期中ハイレベル
のままとなる。つまり、一致が検出されない。したがっ
て、この周期中にはフリップ７ロップ８．９はリセット
されることはなく、次の周期の頭に７リップ７ロツプ８
は第３図（Ａ）に示すクロック信号の立ち下がりを検出
して第３図（Ｆ）に示すようなパルス信号を出力する。
フリップ７ロップ９はこのパルス信号の立ち上がりを検
出して第３図（Ｇ）に示すようにハイレベルとなる。
出して第３図（Ｇ）に示すようにハイレベルとなる。
ここで、次の周期にアナログ信号レベルが変換範囲に復
帰した場合を考える。この場合、アナログ信号は変換範
囲内にあるため、コンバレータ３よりパルス信号が出ｈ
ざれる。このコンパレータ３からのパルス信号によりワ
ンショット・マルチバイブレータ６の出力は一時ローレ
ベルとなり、フリップ７ロツブ８．９は共にリセットさ
れ、フリップフロツブ８の出力はハイレベルとなり、フ
リップフロップ９の出力はローレベルとなり正常状態に
もどったことがわかる。
帰した場合を考える。この場合、アナログ信号は変換範
囲内にあるため、コンバレータ３よりパルス信号が出ｈ
ざれる。このコンパレータ３からのパルス信号によりワ
ンショット・マルチバイブレータ６の出力は一時ローレ
ベルとなり、フリップ７ロツブ８．９は共にリセットさ
れ、フリップフロツブ８の出力はハイレベルとなり、フ
リップフロップ９の出力はローレベルとなり正常状態に
もどったことがわかる。
このように、警告手段１ｂの出力信号がハイか、ローレ
ベルかを知ることにより現在出ｈされている出力ディジ
タルデータが入力アナログ信号に応じた正常な変換デー
タか、回路等の異常による入力アナログ信号に応じてい
ないデータかを判断できる。また、入力アナログ信号が
変換の範囲内に戻ったときには警告信号は出力されなく
なる。
ベルかを知ることにより現在出ｈされている出力ディジ
タルデータが入力アナログ信号に応じた正常な変換デー
タか、回路等の異常による入力アナログ信号に応じてい
ないデータかを判断できる。また、入力アナログ信号が
変換の範囲内に戻ったときには警告信号は出力されなく
なる。
なお、リセット信号は初期化時や回路に異常が生じたと
きに回路動作を停止させるときに入力される。
きに回路動作を停止させるときに入力される。
また、本実施例では１周期でも異常が生じれば警告信号
が出力される構成としたが異常がｎ周期連続したときに
警告信号が出力されるように構成してもよい。
が出力される構成としたが異常がｎ周期連続したときに
警告信号が出力されるように構成してもよい。
また本考案では、異常時の変換データを出力する時に警
告信号を出力しているが、異常時の変換データを出力し
ている間中警告信号を出力するように構成してもよい。
告信号を出力しているが、異常時の変換データを出力し
ている間中警告信号を出力するように構成してもよい。
さらに、本実施例では警告千段１ｂに２つのフリップ７
ロップ８．９を使用したがフリップフ０ップ８はカウン
タとしてもよく、フリップフロップ９はラッチで構成し
てもよい。
ロップ８．９を使用したがフリップフ０ップ８はカウン
タとしてもよく、フリップフロップ９はラッチで構成し
てもよい。
発明の効果
上述の如く、本発明によれば、Ａ／Ｄ変換器にアナログ
信号と一定周期の傾斜波とのレベルの一致又は不一致を
検出する検出手段により検出し、警告手段により不一致
のときには警告信号を出力する構成としたため、レベル
が一定周期の問一致しないような異常を検出でき、この
とき出力される警告信号によりある回路の動作を停止さ
せたりすることで異常時のデータで制御を行なうことを
防止できる等の特長を有する。
信号と一定周期の傾斜波とのレベルの一致又は不一致を
検出する検出手段により検出し、警告手段により不一致
のときには警告信号を出力する構成としたため、レベル
が一定周期の問一致しないような異常を検出でき、この
とき出力される警告信号によりある回路の動作を停止さ
せたりすることで異常時のデータで制御を行なうことを
防止できる等の特長を有する。
第１図は本発明の一実施例のブロック図、第２図は本発
明の一実施例の要部のブロック図、第３図は本発明の一
実施例の動作を説明するための図、第４図は従来の一例
のブロック図である。 １ａ・・・検出手段、１ｂ・・・警告手段、２・・・Ａ
／Ｄ変換器、３・・・コンバレータ、４・・・Ａ／Ｄ」
ントロ一フ。
明の一実施例の要部のブロック図、第３図は本発明の一
実施例の動作を説明するための図、第４図は従来の一例
のブロック図である。 １ａ・・・検出手段、１ｂ・・・警告手段、２・・・Ａ
／Ｄ変換器、３・・・コンバレータ、４・・・Ａ／Ｄ」
ントロ一フ。
Claims (1)
- 【特許請求の範囲】 アナログ信号と一定周期の傾斜波とのレベルを比較し、
該アナログ信号と該傾斜波とのレベルが一致したときの
該傾斜波レベルに応じたディジタルデータをアナログ−
ディジタル変換したディジタルデータとして出力するア
ナログ−ディジタル変換器において、 前記アナログ信号と前記傾斜波とのレベルの一致又は不
一致を検出する検出手段と、 前記検出手段が前記一定周期の間、継続して前記アナロ
グ信号と前記傾斜波との不一致を検出したときに警告信
号を出力する警告手段とを具備したことを特徴とするア
ナログ−ディジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1112921A JP2793627B2 (ja) | 1989-05-02 | 1989-05-02 | アナログ―ディジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1112921A JP2793627B2 (ja) | 1989-05-02 | 1989-05-02 | アナログ―ディジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02291722A true JPH02291722A (ja) | 1990-12-03 |
| JP2793627B2 JP2793627B2 (ja) | 1998-09-03 |
Family
ID=14598819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1112921A Expired - Fee Related JP2793627B2 (ja) | 1989-05-02 | 1989-05-02 | アナログ―ディジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2793627B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181434A (ja) * | 1992-12-14 | 1994-06-28 | Hitachi Ltd | アナログ・ディジタル変換装置の異常検出方式 |
| US5594698A (en) * | 1993-03-17 | 1997-01-14 | Zycad Corporation | Random access memory (RAM) based configurable arrays |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139319A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Noise prevention system for mark sheet reader |
| JPS54125957A (en) * | 1978-03-24 | 1979-09-29 | Toshiba Corp | Signal level deciding device |
| JPS5689127A (en) * | 1979-12-21 | 1981-07-20 | Canon Inc | A/d converter |
-
1989
- 1989-05-02 JP JP1112921A patent/JP2793627B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139319A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Noise prevention system for mark sheet reader |
| JPS54125957A (en) * | 1978-03-24 | 1979-09-29 | Toshiba Corp | Signal level deciding device |
| JPS5689127A (en) * | 1979-12-21 | 1981-07-20 | Canon Inc | A/d converter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06181434A (ja) * | 1992-12-14 | 1994-06-28 | Hitachi Ltd | アナログ・ディジタル変換装置の異常検出方式 |
| US5594698A (en) * | 1993-03-17 | 1997-01-14 | Zycad Corporation | Random access memory (RAM) based configurable arrays |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2793627B2 (ja) | 1998-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753592B2 (ja) | ２線式計器 | |
| US4122405A (en) | Digital logic level signal indication of phase and frequency lock condition in a phase-locked loop | |
| EP0351788A2 (en) | Analog-to-digital converting system | |
| US5097490A (en) | Apparatus and method for improving the resolution with which a test signal is counted | |
| US6545508B2 (en) | Detection of clock signal period abnormalities | |
| JP2006502626A (ja) | パルス幅変調アナログデジタル変換 | |
| US5210538A (en) | Glitch detection circuit and method | |
| JPH02291722A (ja) | アナログ―ディジタル変換器 | |
| US5254995A (en) | Analog to digital peak detector utilizing a synchronization signal | |
| US6718357B2 (en) | Microcomputer including an upper and lower clip circuit | |
| KR900010026Y1 (ko) | 디지탈 주파수 비교기 | |
| JPS59219A (ja) | デイジタル・トリガ回路 | |
| JPS5928294B2 (ja) | Ａｄ変換器 | |
| JPH0147935B2 (ja) | ||
| SU1764057A2 (ru) | Устройство дл контрол логических схем | |
| SU1183910A1 (ru) | Цифровой пиковый детектор | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JP2525364B2 (ja) | 映像信号処理装置 | |
| JP2799753B2 (ja) | パルス幅変調制御装置 | |
| KR0155280B1 (ko) | 펄스폭 변조방식을 이용한 디지탈 펄스 발생회로 | |
| JP2658527B2 (ja) | 停電検出回路 | |
| JPS5975717A (ja) | Ａｄ変換器の診断装置 | |
| JP3989318B2 (ja) | クロック監視装置 | |
| SU1129729A1 (ru) | Амплитудный дискриминатор импульсов | |
| JPH1062454A (ja) | ピーク電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |