JPH0237780A - ダイオード - Google Patents
ダイオードInfo
- Publication number
- JPH0237780A JPH0237780A JP1154384A JP15438489A JPH0237780A JP H0237780 A JPH0237780 A JP H0237780A JP 1154384 A JP1154384 A JP 1154384A JP 15438489 A JP15438489 A JP 15438489A JP H0237780 A JPH0237780 A JP H0237780A
- Authority
- JP
- Japan
- Prior art keywords
- base layer
- layer
- conductivity type
- region
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、カソード側電極が接合されたｎ導電形カソー
ド領域と、アノード側電極が接合されたｐ導電形アノー
ド側電極と、両領域よりも弱くドーピングされアノード
領域からはｐｎ接合によって分離されているｎ導電形中
央領域とを有する半導体基体を備えたダイオードに関す
る。
ド領域と、アノード側電極が接合されたｐ導電形アノー
ド側電極と、両領域よりも弱くドーピングされアノード
領域からはｐｎ接合によって分離されているｎ導電形中
央領域とを有する半導体基体を備えたダイオードに関す
る。
ＰＳＮ構造とも称されているこの種のダイオードは例え
ばポルスト（Ａ、 Ｐｏｒｓｔ ）の著書「バルブライ
ター（）Ｉａｌｂｌｅｔｔｅｒ ） 」（シーメンス
社の出版部発行、１９７３年、第１２１頁〜第１２４頁
）によって公知である。
ばポルスト（Ａ、 Ｐｏｒｓｔ ）の著書「バルブライ
ター（）Ｉａｌｂｌｅｔｔｅｒ ） 」（シーメンス
社の出版部発行、１９７３年、第１２１頁〜第１２４頁
）によって公知である。
しかしながら、この公知のダイオードにおいては、スイ
ッチングオフの際、即ちダイオードを所定の負荷電流の
流れる導通状態から遮断状態へ移行させる際、ダイオー
ドに非常に高い逆方向電圧が発生することがあり、これ
が場合によってはダイオードを破壊するという欠点があ
る。
ッチングオフの際、即ちダイオードを所定の負荷電流の
流れる導通状態から遮断状態へ移行させる際、ダイオー
ドに非常に高い逆方向電圧が発生することがあり、これ
が場合によってはダイオードを破壊するという欠点があ
る。
遮断状態へ移行する際にダイオードを通って流れ外部回
路から供給される逆方向電流は、カソード電極とアノー
ド側電極との間にカソード−アノード方向へ逆方向電圧
を印加すると、中央領域にまだ空乏化すべき電荷キャリ
アが存在する間は、ダイオードを通って流れる。かかる
逆方向電流はアノード領域とカソード領域との間のｐｎ
接合に形成される空間電荷層の外部に空乏化すべき電荷
キャリアがもはや存在しなくなる瞬間に全く突然に途切
れることがある。それによって、ダイオードの逆方向電
氏が非常にセ激に増大し、ダイオードが破壊されること
がある。
路から供給される逆方向電流は、カソード電極とアノー
ド側電極との間にカソード−アノード方向へ逆方向電圧
を印加すると、中央領域にまだ空乏化すべき電荷キャリ
アが存在する間は、ダイオードを通って流れる。かかる
逆方向電流はアノード領域とカソード領域との間のｐｎ
接合に形成される空間電荷層の外部に空乏化すべき電荷
キャリアがもはや存在しなくなる瞬間に全く突然に途切
れることがある。それによって、ダイオードの逆方向電
氏が非常にセ激に増大し、ダイオードが破壊されること
がある。
そこで本発明は、逆方向電圧が途切れることなく導通状
態から遮断状態へ切り換わる、つまり転流することので
きる冒頭で述べた種類のダイオードを提供することを課
題とする。
態から遮断状態へ切り換わる、つまり転流することので
きる冒頭で述べた種類のダイオードを提供することを課
題とする。
このような課題を解決するために、本発明は、ｐｎ接合
から距離をおいて位置する中央領域の層は中央領域より
も強くドーピングされたｎ導電形ストップ層として形成
され、そのストップ層にはｐｉＸｉｔ形ベース層が嵌入
され、そのベース層は横方向の全面がストップ層によっ
て包囲され、カソード領域はベース層に嵌入されて、横
方向の全面がベース層によって取り囲まれることを特徴
とする 請求項２記載のダイオードは本発明の特に優れた実施態
様を示している。
から距離をおいて位置する中央領域の層は中央領域より
も強くドーピングされたｎ導電形ストップ層として形成
され、そのストップ層にはｐｉＸｉｔ形ベース層が嵌入
され、そのベース層は横方向の全面がストップ層によっ
て包囲され、カソード領域はベース層に嵌入されて、横
方向の全面がベース層によって取り囲まれることを特徴
とする 請求項２記載のダイオードは本発明の特に優れた実施態
様を示している。
本発明によって得られる利点は特に、ダイオードのスイ
ッチングオフの際、ダイオードに逆方向電圧が完全に形
成されるまで転流に必要な逆方向電流を保持するのに十
分な１ｉ荷キヤリアが得られることである。
ッチングオフの際、ダイオードに逆方向電圧が完全に形
成されるまで転流に必要な逆方向電流を保持するのに十
分な１ｉ荷キヤリアが得られることである。
次に、本発明の実施例を図面に基づいて詳細に説明する
。
。
第１図に示された半導体ダイオードは例えばシリコンか
ら成りドーピングされた円板状半導体基体によって構成
され、この半導体基体は外側に位置するｐ導電形アノー
ド側電極と外側に位置するｎ導電形カソード電極２とを
有している。カソード領域２には第１主面３において端
子にの設けられているカソード側ｔＪｉ４が接合されて
いる。アノード領域１には第２主面５において端子Ａを
有するアノード側電極６が接合されている。７はｎ導電
形中央領域を示し、この中央領域７はｐｎ接合８によっ
てアノード領域ｌから分離されている。
ら成りドーピングされた円板状半導体基体によって構成
され、この半導体基体は外側に位置するｐ導電形アノー
ド側電極と外側に位置するｎ導電形カソード電極２とを
有している。カソード領域２には第１主面３において端
子にの設けられているカソード側ｔＪｉ４が接合されて
いる。アノード領域１には第２主面５において端子Ａを
有するアノード側電極６が接合されている。７はｎ導電
形中央領域を示し、この中央領域７はｐｎ接合８によっ
てアノード領域ｌから分離されている。
第１図に破線にて示した横断面９の上側に位置する中央
領域７の部分は、中央領域７の残りの部分よりも強くド
ーピングされたｎ導電形ストップ層ＩＯとして形成され
ている。横断面９はストップＦＪＩＯと中央領域７の残
りの部分との境界面としても理解することができ、ｐｎ
接合８に対してほぼ平行に延在している。ストップ層１
０内にはｐ導電形ベース層１１が嵌入されている。そし
てこのベース層１１は第１主面３にまで達し、しかも横
方向の全面がストップ層１０によって包囲されている。
領域７の部分は、中央領域７の残りの部分よりも強くド
ーピングされたｎ導電形ストップ層ＩＯとして形成され
ている。横断面９はストップＦＪＩＯと中央領域７の残
りの部分との境界面としても理解することができ、ｐｎ
接合８に対してほぼ平行に延在している。ストップ層１
０内にはｐ導電形ベース層１１が嵌入されている。そし
てこのベース層１１は第１主面３にまで達し、しかも横
方向の全面がストップ層１０によって包囲されている。
カソード領域２はベース層１１内に嵌入されている。そ
してこのカソード領域２は第１主面３にまで達し、しか
も横方向の全面がベース層１１によって包囲されている
。
してこのカソード領域２は第１主面３にまで達し、しか
も横方向の全面がベース層１１によって包囲されている
。
第２図は第１図に示したダイオードのドーピングプロフ
ィルを示すダイヤグラムである。横軸は主面５に対して
垂直に向けられた直線上に位置する全ての点のその主面
５からの距＃ｄを表す。
ィルを示すダイヤグラムである。横軸は主面５に対して
垂直に向けられた直線上に位置する全ての点のその主面
５からの距＃ｄを表す。
方、縦軸はこの点のドーピング濃度ｎを表す、１２は周
縁側ｐ拡散によって製作されたアノード領域１の部分プ
ロフィルを示し、そのドーピング濃度は主面５の近くに
おいては約１０”ｅｌｌ−’の大きさである。半導体基
体の基底ドーピングは中央領域７に相当して約１０’３
〜１０”Ｃ１１−’の大きさであり、直線１３によって
示されている。一方、ストップ１１１１０は境界面３の
近くにおいては約１０Ｓ〜１０”Ｃ１１−”の大きさの
ドーピング濃度を存し、部分プロフィル１４によって示
されている。ｐ導電形ベース層１１は部分プロフィル１
５によって、カソード領域２は部分プロフィル１６によ
って示されている。カソード領域２のドーピング濃度は
主面３の近くにおいては約１０”Ｃ１１−”の大きさで
あり、ベース層１１のドーピング濃度は約４Ｘ１０Ｉｔ
ｈ〜１０ＩＩｃｍ−３の大きさである。ｐｎ接合８およ
びｐ導電形ベース層１１とストップ層１０との間のｐｎ
接合１７は第２図においては境界面９と同じくその距１
１ｄ８、ｄ９、ｄ１７によって示されている。
縁側ｐ拡散によって製作されたアノード領域１の部分プ
ロフィルを示し、そのドーピング濃度は主面５の近くに
おいては約１０”ｅｌｌ−’の大きさである。半導体基
体の基底ドーピングは中央領域７に相当して約１０’３
〜１０”Ｃ１１−’の大きさであり、直線１３によって
示されている。一方、ストップ１１１１０は境界面３の
近くにおいては約１０Ｓ〜１０”Ｃ１１−”の大きさの
ドーピング濃度を存し、部分プロフィル１４によって示
されている。ｐ導電形ベース層１１は部分プロフィル１
５によって、カソード領域２は部分プロフィル１６によ
って示されている。カソード領域２のドーピング濃度は
主面３の近くにおいては約１０”Ｃ１１−”の大きさで
あり、ベース層１１のドーピング濃度は約４Ｘ１０Ｉｔ
ｈ〜１０ＩＩｃｍ−３の大きさである。ｐｎ接合８およ
びｐ導電形ベース層１１とストップ層１０との間のｐｎ
接合１７は第２図においては境界面９と同じくその距１
１ｄ８、ｄ９、ｄ１７によって示されている。
第３図はアノード領域１と中央領域７とカソード領域２
とからだけによって構成された従来のＰＳＮダイオード
のスイッチングオフの際の逆方向電流１＋１１と逆方向
電圧ｕｌ１１との時間的関係を示す。
とからだけによって構成された従来のＰＳＮダイオード
のスイッチングオフの際の逆方向電流１＋１１と逆方向
電圧ｕｌ１１との時間的関係を示す。
横軸は時間軸ｔを表し、それぞれ５μｓ毎に目盛が付さ
れている。Ｎ軸は逆方向電流１．Ｉと逆方向電圧Ｕ□と
を表し、それぞれ５０Ａおよび２．５ｋＶ毎に目盛が付
されている。ｒａ子に、Ａに接続された外部電流回路に
よって、アノード側電極６に対してカソード側電極４が
正となるようにバイアスする逆方向電圧が印加され、ダ
イオードは時点１−０において導通状態にあり、それゆ
え中央領域７にはこの時点では両極性の電荷キャリアが
充満していることが前提となっている。逆方向電圧が印
加されると、逆方向にバイアスされたｐｎ接合８には徐
々に上方へ向けて中央領域７内へ押し入る空間電荷層が
形成され、その場合中央領域７に存在する電子および正
孔はそれぞれ侵入する電流ｉｏ＋によってカソード側電
極４またはアノード側電極６の方向へ押しやられる（下
側空乏層）。
れている。Ｎ軸は逆方向電流１．Ｉと逆方向電圧Ｕ□と
を表し、それぞれ５０Ａおよび２．５ｋＶ毎に目盛が付
されている。ｒａ子に、Ａに接続された外部電流回路に
よって、アノード側電極６に対してカソード側電極４が
正となるようにバイアスする逆方向電圧が印加され、ダ
イオードは時点１−０において導通状態にあり、それゆ
え中央領域７にはこの時点では両極性の電荷キャリアが
充満していることが前提となっている。逆方向電圧が印
加されると、逆方向にバイアスされたｐｎ接合８には徐
々に上方へ向けて中央領域７内へ押し入る空間電荷層が
形成され、その場合中央領域７に存在する電子および正
孔はそれぞれ侵入する電流ｉｏ＋によってカソード側電
極４またはアノード側電極６の方向へ押しやられる（下
側空乏層）。
同時に、カソード領域２の境界１８の近くにおいて中央
領域７内に存在する電荷キャリアの崩壊が起こり、しか
もこのことは下方へ向けて、つまり境界１８から出発し
て中央領域７内へ前進する（上側空乏層）、この雨空連
層の成長した膨張によって、先ずこれらの雨空乏眉間に
存在する中央層にだけ空乏化すべき電荷キャリアの残り
が残留するようになる。上方へ向けて空間電荷層がさら
に押し進むと、端子に−Ａ間に全逆方向電圧が形成され
る前に、空間電荷層が上側空乏層に到達することがある
。逆方向電流ｉｏ＋が曲線点１９によって与えられる大
きさを有する時点にかかる事態が発生すると、逆方向電
ｆＬｔｏｉは全く突然に途切れてしまう、このことは垂
直曲線部分２０によって明確に示されている。オーバー
シュート期間２１を経た後、逆方向電流は第３図におい
てはもはや検知できない値に低下してしまう、しかしな
がら、垂直曲線部分２０によって示されるような突然の
電流の中断が生じると、曲線部分２２によって示される
ように逆方向電圧が急激に増加させられて（この逆方向
電圧はピーク値２３にまで到達する）、ダイオードまた
はダイオードに接続された回路部品が破壊される。ダイ
オード電圧ｕＤｔが外部電流回路に存在する逆方向電圧
の値に達する前には、逆方向電流ｊｏｔのオーバーシュ
ート期間２１はダイオード電圧Ｕ。Ｉのオーバーシュー
ト期間２４に一致している。
領域７内に存在する電荷キャリアの崩壊が起こり、しか
もこのことは下方へ向けて、つまり境界１８から出発し
て中央領域７内へ前進する（上側空乏層）、この雨空連
層の成長した膨張によって、先ずこれらの雨空乏眉間に
存在する中央層にだけ空乏化すべき電荷キャリアの残り
が残留するようになる。上方へ向けて空間電荷層がさら
に押し進むと、端子に−Ａ間に全逆方向電圧が形成され
る前に、空間電荷層が上側空乏層に到達することがある
。逆方向電流ｉｏ＋が曲線点１９によって与えられる大
きさを有する時点にかかる事態が発生すると、逆方向電
ｆＬｔｏｉは全く突然に途切れてしまう、このことは垂
直曲線部分２０によって明確に示されている。オーバー
シュート期間２１を経た後、逆方向電流は第３図におい
てはもはや検知できない値に低下してしまう、しかしな
がら、垂直曲線部分２０によって示されるような突然の
電流の中断が生じると、曲線部分２２によって示される
ように逆方向電圧が急激に増加させられて（この逆方向
電圧はピーク値２３にまで到達する）、ダイオードまた
はダイオードに接続された回路部品が破壊される。ダイ
オード電圧ｕＤｔが外部電流回路に存在する逆方向電圧
の値に達する前には、逆方向電流ｊｏｔのオーバーシュ
ート期間２１はダイオード電圧Ｕ。Ｉのオーバーシュー
ト期間２４に一致している。
ストップ層１０とｐｆｉｔ形ベース層１１とを備えた本
発明によるダイオードの空乏化現象を第４図に基づいて
詳細に説明する。第４図は主面５からの距離ｄ８、ｄ１
７（第２図参照）を有する水平横断面の間の中央領域７
での電荷キャリアの崩壊を図解した曲線群を示す０個々
の曲線のパラメータは逆方向電圧の印加後に減衰するマ
イクロセカンド（μｓ）で表されている。所定の曲線の
下の面積は、パラメータによって示された時点に中央領
域７になおも残留する電荷キャリアの量をそれぞれ表し
ている。その場合、曲線の状態はこの電荷キャリアがそ
れぞれ存在する帯域を同様に示している。これから明ら
かなように、ｉｉキャリアは距離ｄ８から始まって距離
ｄ１７の方向へ崩壊していき、その場合主面５からの距
離ｄ８の個所で初めに崩壊する下側空乏層は上方へ向け
て中央領域７内へ伸びてい＜、Ｐ導電形ベース層２から
はいつも電荷キャリアが中央領域７へ追加供給されるの
で、従来のＰＳＮダイオードの空乏化現象とは反対に、
上側空乏層は形成され得ない、従って、約４０μｓ後で
も同様に電荷キャリア残部が距Ｍｄ １７によって表さ
れた横断面に直接つながっている帯域２８内に存在する
。しかしながら、このことによって、ｐｎ接合８に構成
された空間電荷層、従って下側空乏層は端子Ａ−に間の
所望の逆方向電圧を得るために必要な大きさだけ膨張す
ることができる。しかもこのことは、従来の如くダイオ
ード電流ｉ１１．の途切れ、従って非常に大きな逆方向
電圧２３の発生を来すことなく行うことができる。
発明によるダイオードの空乏化現象を第４図に基づいて
詳細に説明する。第４図は主面５からの距離ｄ８、ｄ１
７（第２図参照）を有する水平横断面の間の中央領域７
での電荷キャリアの崩壊を図解した曲線群を示す０個々
の曲線のパラメータは逆方向電圧の印加後に減衰するマ
イクロセカンド（μｓ）で表されている。所定の曲線の
下の面積は、パラメータによって示された時点に中央領
域７になおも残留する電荷キャリアの量をそれぞれ表し
ている。その場合、曲線の状態はこの電荷キャリアがそ
れぞれ存在する帯域を同様に示している。これから明ら
かなように、ｉｉキャリアは距離ｄ８から始まって距離
ｄ１７の方向へ崩壊していき、その場合主面５からの距
離ｄ８の個所で初めに崩壊する下側空乏層は上方へ向け
て中央領域７内へ伸びてい＜、Ｐ導電形ベース層２から
はいつも電荷キャリアが中央領域７へ追加供給されるの
で、従来のＰＳＮダイオードの空乏化現象とは反対に、
上側空乏層は形成され得ない、従って、約４０μｓ後で
も同様に電荷キャリア残部が距Ｍｄ １７によって表さ
れた横断面に直接つながっている帯域２８内に存在する
。しかしながら、このことによって、ｐｎ接合８に構成
された空間電荷層、従って下側空乏層は端子Ａ−に間の
所望の逆方向電圧を得るために必要な大きさだけ膨張す
ることができる。しかもこのことは、従来の如くダイオ
ード電流ｉ１１．の途切れ、従って非常に大きな逆方向
電圧２３の発生を来すことなく行うことができる。
第５図は第３図とは異なり、本発明によるダイオードの
逆方向電流ＩＤｉ′およびダイオード電圧００１′を示
す。曲線部分２５によって示された徐々に減少する逆方
向電流ＩＤＬ′およびそれに相応して徐々に減少するダ
イオード電圧ｕＤｉ′は外部回路内に存在する逆方向電
圧の値に固定することができる。
逆方向電流ＩＤｉ′およびダイオード電圧００１′を示
す。曲線部分２５によって示された徐々に減少する逆方
向電流ＩＤＬ′およびそれに相応して徐々に減少するダ
イオード電圧ｕＤｉ′は外部回路内に存在する逆方向電
圧の値に固定することができる。
第６図には本発明によるダイオードの順方向電流１０（
Ａ）−順方向電圧ｕｙ （Ｖ）特性が図示されている
。この第６図から、ｐｎ接合１７が先ず１を流の小さい
時に遮断されることがわかる。電荷キャリアを有する中
央領域７のオーバーシュート後に初めて順方向電圧は曲
線部分２６へ低下し、その後の経過は従来のＰＳＮダイ
オードに一致する。２７で示された局部的な電圧最大値
を小さく保つために、一方では、ストップ７１１０はこ
のストップ層１０がｐ導電形ベース層１１とは僅かに異
なるドーピング濃度を有するようにドーピングされる。
Ａ）−順方向電圧ｕｙ （Ｖ）特性が図示されている
。この第６図から、ｐｎ接合１７が先ず１を流の小さい
時に遮断されることがわかる。電荷キャリアを有する中
央領域７のオーバーシュート後に初めて順方向電圧は曲
線部分２６へ低下し、その後の経過は従来のＰＳＮダイ
オードに一致する。２７で示された局部的な電圧最大値
を小さく保つために、一方では、ストップ７１１０はこ
のストップ層１０がｐ導電形ベース層１１とは僅かに異
なるドーピング濃度を有するようにドーピングされる。
これにより、導通状態においてｐｎ接合１７に構成され
る空間電荷層は僅かしか膨張せず、従って順方向には僅
かな電圧しか与えられないようになる。他方では、スト
ップ層１０、ベース層１１およびカソード領域１２によ
って構成されたｎｐｎ ）ランジスタの増幅率が大きく
選定される。
る空間電荷層は僅かしか膨張せず、従って順方向には僅
かな電圧しか与えられないようになる。他方では、スト
ップ層１０、ベース層１１およびカソード領域１２によ
って構成されたｎｐｎ ）ランジスタの増幅率が大きく
選定される。
両装置が一緒に講じられることによって、中央領域７の
上記オーバーシュートは順方向電流ｉＤＯ値が小さくて
も発生するようになる。さらにストップＪｉｌＯは、遮
断状態においてｐｎ接合８に形成される空間電荷層がま
だ端子Ａ−に間の逆方向電圧に達する前にｐ導電形ベー
ス層１１の方向へ膨張して、空間電荷層が逆方向電圧に
達する（これはパンチ・スルーを意味する）のを阻止す
るという目的を持っている。
上記オーバーシュートは順方向電流ｉＤＯ値が小さくて
も発生するようになる。さらにストップＪｉｌＯは、遮
断状態においてｐｎ接合８に形成される空間電荷層がま
だ端子Ａ−に間の逆方向電圧に達する前にｐ導電形ベー
ス層１１の方向へ膨張して、空間電荷層が逆方向電圧に
達する（これはパンチ・スルーを意味する）のを阻止す
るという目的を持っている。
第１図は本発明に基づいて形成されたダイオードの原理
構成を示す概略図、第２図は第１図に示したダイオード
のドーピングプロフィルを示すダイヤグラム、第３図は
従来のダイオードのスイッチングオフ現象について説明
するためのダイヤグラム、第４図は本発明によるダイオ
ードがスイッチングオフする際の電荷キャリアの空乏化
について説明するための説明図、第５図は本発明による
ダイオードのスイッチングオフ現象について説明するた
めのダイヤグラム、第６図は本発明によるダイオードの
順方向電流−順方向電圧特性を示す特性図である。 １・・・アノード領域 ２・・・カソード領域 ３・・・第１主面 ４・・・カソード側電極 ・・・第２主面 ・・・アノード側電極 ・・・中央領域 ・・・ｐｎ接合 ・・・横断面 ０・・・ストップ層 １・・・ベース層 ７・・・ｐｎ接合 ＦＩＧＩ ＦＩＧ ４ ＩＧ５
構成を示す概略図、第２図は第１図に示したダイオード
のドーピングプロフィルを示すダイヤグラム、第３図は
従来のダイオードのスイッチングオフ現象について説明
するためのダイヤグラム、第４図は本発明によるダイオ
ードがスイッチングオフする際の電荷キャリアの空乏化
について説明するための説明図、第５図は本発明による
ダイオードのスイッチングオフ現象について説明するた
めのダイヤグラム、第６図は本発明によるダイオードの
順方向電流−順方向電圧特性を示す特性図である。 １・・・アノード領域 ２・・・カソード領域 ３・・・第１主面 ４・・・カソード側電極 ・・・第２主面 ・・・アノード側電極 ・・・中央領域 ・・・ｐｎ接合 ・・・横断面 ０・・・ストップ層 １・・・ベース層 ７・・・ｐｎ接合 ＦＩＧＩ ＦＩＧ ４ ＩＧ５
Claims (2)
- （１）カソード側電極（４）が接合されたｎ導電形カソ
ード領域（２）と、アノード側電極（６）が接合された
ｐ導電形アノード領域（１）と、前記両領域よりも弱く
ドーピングされ前記アノード領域（１）からはｐｎ接合
（８）によって分離されているｎ導電形中央領域（７）
とを有する半導体基体を備えたダイオードにおいて、前
記中央領域（７）のｐｎ接合（８）から距離をおいて位
置する層は前記中央領域（７）よりも強くドーピングさ
れたｎ導電形ストップ層（１０）として形成され、その
ストップ層（１０）にはｐ導電形ベース層（１１）が嵌
入され、そのベース層（１１）は横方向の全面が前記ス
トップ層（１０）によって包囲され、前記カソード領域
（２）は前記ベース層（１１）に嵌入されて、横方向の
全面が前記ベース層によって取り囲まれることを特徴と
するダイオード。 - （２）ｐ導電形ベース層（１１）のドーピングはストッ
プ層（１０）のドーピングよりも僅かに強く、カソード
領域（２）またはアノード領域（１）よりも著しく弱い
ことを特徴とする請求項１記載のダイオード。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3820917 | 1988-06-21 | ||
| DE3820917.9 | 1988-06-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0237780A true JPH0237780A (ja) | 1990-02-07 |
| JP2751103B2 JP2751103B2 (ja) | 1998-05-18 |
Family
ID=6356916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1154384A Expired - Lifetime JP2751103B2 (ja) | 1988-06-21 | 1989-06-16 | ダイオード |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0347778B1 (ja) |
| JP (1) | JP2751103B2 (ja) |
| DE (1) | DE58909264D1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2737343B1 (fr) * | 1995-07-28 | 1997-10-24 | Ferraz | Composant limiteur de courant et procede de realisation |
| DE19860581A1 (de) * | 1998-12-29 | 2000-07-06 | Asea Brown Boveri | Halbleiterelement und Verfahren zur Herstellung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2458905A1 (fr) * | 1979-06-06 | 1981-01-02 | Silicium Semiconducteur Ssc | Diode de shockley et son procede de fabrication |
| GB2113907B (en) * | 1981-12-22 | 1986-03-19 | Texas Instruments Ltd | Reverse-breakdown pn junction devices |
-
1989
- 1989-06-16 JP JP1154384A patent/JP2751103B2/ja not_active Expired - Lifetime
- 1989-06-16 EP EP89111018A patent/EP0347778B1/de not_active Expired - Lifetime
- 1989-06-16 DE DE58909264T patent/DE58909264D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0347778A3 (de) | 1991-02-06 |
| DE58909264D1 (de) | 1995-07-06 |
| EP0347778B1 (de) | 1995-05-31 |
| JP2751103B2 (ja) | 1998-05-18 |
| EP0347778A2 (de) | 1989-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2967327B2 (ja) | 多層過電圧保護デバイス及び双方向性多層過電圧保護デバイス | |
| US4967256A (en) | Overvoltage protector | |
| JP4116098B2 (ja) | 縦形パワーｍｏｓｆｅｔ | |
| USRE35854E (en) | Programmable protection circuit and its monolithic manufacturing | |
| JPH04233232A (ja) | 半導体装置 | |
| US3280386A (en) | Semiconductor a.c. switch device | |
| US3982269A (en) | Semiconductor devices and method, including TGZM, of making same | |
| US4224083A (en) | Dynamic isolation of conductivity modulation states in integrated circuits | |
| US3210563A (en) | Four-layer semiconductor switch with particular configuration exhibiting relatively high turn-off gain | |
| JPS62104155A (ja) | 電子素子 | |
| JPS62104156A (ja) | 電子半導体素子 | |
| JPS5596677A (en) | Semiconductor switching element and method of controlling the same | |
| US4195306A (en) | Gate turn-off thyristor | |
| US4951110A (en) | Power semiconductor structural element with four layers | |
| JPH0237780A (ja) | ダイオード | |
| US5596292A (en) | A.C. switch triggered at a predetermined half-period | |
| JPH01286465A (ja) | 双方向制御整流半導体装置 | |
| GB2208257A (en) | Overvoltage protector | |
| JP2747908B2 (ja) | ２端子ｐｎｐｎサージ防護デバイス | |
| JPH01123478A (ja) | プレーナ形ｐｎ接合をもつ半導体デバイス | |
| JPS6153877B2 (ja) | ||
| US5212396A (en) | Conductivity modulated field effect transistor with optimized anode emitter and anode base impurity concentrations | |
| JPH0620127B2 (ja) | Ｇｔｏサイリスタ | |
| US3979767A (en) | Multilayer P-N junction semiconductor switching device having a low resistance path across said P-N junction | |
| JPH088420A (ja) | サージ防護素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |