JPH0258407A - 水晶発振回路 - Google Patents
水晶発振回路Info
- Publication number
- JPH0258407A JPH0258407A JP63208258A JP20825888A JPH0258407A JP H0258407 A JPH0258407 A JP H0258407A JP 63208258 A JP63208258 A JP 63208258A JP 20825888 A JP20825888 A JP 20825888A JP H0258407 A JPH0258407 A JP H0258407A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- waveform
- output
- duty
- inverters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 17
- 230000010355 oscillation Effects 0.000 claims abstract description 13
- 238000007493 shaping process Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 3
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はＣＭＯＳゲートで構成したインバータを複数
段縦続した水晶発振回路に関するものである。
段縦続した水晶発振回路に関するものである。
［従来の技術〕
第１図はこの発明の一実施例を示すブロック図であるが
、従来の回路も回路構成は第１図と同様であるので、第
１図について従来の回路を説明する。図において１は水
晶発振子、２は帰還抵抗、３はインバータ、４，５はそ
れぞれキャパシタ、６．７．８はそれぞれ縦続されるイ
ンバータである。
、従来の回路も回路構成は第１図と同様であるので、第
１図について従来の回路を説明する。図において１は水
晶発振子、２は帰還抵抗、３はインバータ、４，５はそ
れぞれキャパシタ、６．７．８はそれぞれ縦続されるイ
ンバータである。
第２図はインバータ３，６，７．８の構成を示す接続図
で、図において、ＶＤＤは電源の正の電圧値（電源の負
の電圧値は接地すなわちＯとする）ＱｌはｎチャネルＭ
Ｏ３，Ｑ２はＰチャネルＭ○Ｓ、ＳはＭ ＯＳ （７）
’／ −ス、ＤはＭＯＳのドレインである。入力電圧
ＶｉｎはＱｌ、Ｑ２のゲートに加えられ、出力電圧Ｖｏ
ｕｔはＱｌ、Ｑ２の互いに接続されたドレインから取り
出される。第１図のキャパシタ４，５のキャパシティは
発振周波数帯によって決定される。抵抗２、キャパシタ
４゜５、インバータ３，６．７．８はＩＣ回路で構成さ
れ、水晶発振子１はＩＣへの外付き部品として構成され
る。
で、図において、ＶＤＤは電源の正の電圧値（電源の負
の電圧値は接地すなわちＯとする）ＱｌはｎチャネルＭ
Ｏ３，Ｑ２はＰチャネルＭ○Ｓ、ＳはＭ ＯＳ （７）
’／ −ス、ＤはＭＯＳのドレインである。入力電圧
ＶｉｎはＱｌ、Ｑ２のゲートに加えられ、出力電圧Ｖｏ
ｕｔはＱｌ、Ｑ２の互いに接続されたドレインから取り
出される。第１図のキャパシタ４，５のキャパシティは
発振周波数帯によって決定される。抵抗２、キャパシタ
４゜５、インバータ３，６．７．８はＩＣ回路で構成さ
れ、水晶発振子１はＩＣへの外付き部品として構成され
る。
インバータ３は水晶発振子１による帰還回路で発振回路
を構成し、水晶発振子１の周波数で発振する。縦続され
るインバータ６．７．８によって発振周波数は矩形波電
圧に成形される。
を構成し、水晶発振子１の周波数で発振する。縦続され
るインバータ６．７．８によって発振周波数は矩形波電
圧に成形される。
第３図は第１図の回路の出力点ｏｕｔの波形を示す波形
図で、矩形波パルス列が出力され、パルス繰り返し周期
はＴ（パルス繰り返し周波数で一１／Ｔ）、パルス幅は
Ｄである。Ｄ／Ｔをデユーティサイクル（ｄｕｔｙ
ｃｙｃｌｅ）（以下デユーティと略記する）と称する。
図で、矩形波パルス列が出力され、パルス繰り返し周期
はＴ（パルス繰り返し周波数で一１／Ｔ）、パルス幅は
Ｄである。Ｄ／Ｔをデユーティサイクル（ｄｕｔｙ
ｃｙｃｌｅ）（以下デユーティと略記する）と称する。
このような矩形波パルスのデユーティを５０％（Ｔ＝２
Ｄ）にしておくと、一般的な使用の場合色々便利な点が
あるので、特別の目的の場合を除きデユーティを５０
Ｑ／に設定している。
Ｄ）にしておくと、一般的な使用の場合色々便利な点が
あるので、特別の目的の場合を除きデユーティを５０
Ｑ／に設定している。
［発明が解決しようとする課題］
デユーティを５０％にするため従来の回路では各インバ
ータのｐチャネルのＭＯＳとｎチャネルのＭＯＳとのサ
イズを別々に微細に調整してゆき、最終段の出力ｏｕｔ
では５０％デユーティになるようにした。この調整はシ
ミュレータを使用し相当面倒な調整となり、また水晶発
振子を交換すると新しい水晶発振子に対して新たに調整
しなおさねばならぬという問題があった。
ータのｐチャネルのＭＯＳとｎチャネルのＭＯＳとのサ
イズを別々に微細に調整してゆき、最終段の出力ｏｕｔ
では５０％デユーティになるようにした。この調整はシ
ミュレータを使用し相当面倒な調整となり、また水晶発
振子を交換すると新しい水晶発振子に対して新たに調整
しなおさねばならぬという問題があった。
この発明は上記の課題を解決するためになされたもので
、どのような水晶発振子に対しても無調整で５０％のデ
ユーティが得られる水晶発振回路を提供することを目的
とする。
、どのような水晶発振子に対しても無調整で５０％のデ
ユーティが得られる水晶発振回路を提供することを目的
とする。
［課題を解決するための手段］
この発明では縦続する全てのインバータの動作点を当該
インバータの電源電圧の１／２の電圧値にした。
インバータの電源電圧の１／２の電圧値にした。
［作用］
第４図は第２図に示すインバータの入出力特性を示す特
性図で、ＶＤＤは第２図の同一符号と同一電圧を示し、
Ｖｔは動作点電圧である。入力電圧Ｖ ｉ ｎがＶｔ以
下の領域ではＱ２がオン、Ｑｌがオフになり、Ｖｏｕｔ
はほぼＶＤＤに等しくなり、ＶｉｎがＶｔ以上の領域で
はＱｌがオン、Ｑ２がオフとなり、Ｖｏｕｔはほぼ接地
電圧（電圧０）に等しくなる。ＶｉｎがＶｔの近傍にあ
るときだけ、ＱｌとＱ２の双方に電流が流れこの領域が
インバータの動作領域となる。この発明では各段のＱｌ
とＱ２のサイズ比を等しくしてＶｔ＝ＶＤＤ／２にした
。Ｖ ｔ ＝ Ｖ Ｄ Ｄ ／’ ２に設定されると発
振用インバータ３の出力正弦波はＶｔを中心として上下
の振幅を有する波形となり、波形整形用インバータ６の
入力はＶｔを中心として振動し、従ってその出力はＶｔ
を中心として上下に振動する矩形波となり、このように
して水晶発振子の発振周波数やその波形には関係なく出
力点ｏｕｔではデユーティ５０％の矩形波パルスが得ら
れる。
性図で、ＶＤＤは第２図の同一符号と同一電圧を示し、
Ｖｔは動作点電圧である。入力電圧Ｖ ｉ ｎがＶｔ以
下の領域ではＱ２がオン、Ｑｌがオフになり、Ｖｏｕｔ
はほぼＶＤＤに等しくなり、ＶｉｎがＶｔ以上の領域で
はＱｌがオン、Ｑ２がオフとなり、Ｖｏｕｔはほぼ接地
電圧（電圧０）に等しくなる。ＶｉｎがＶｔの近傍にあ
るときだけ、ＱｌとＱ２の双方に電流が流れこの領域が
インバータの動作領域となる。この発明では各段のＱｌ
とＱ２のサイズ比を等しくしてＶｔ＝ＶＤＤ／２にした
。Ｖ ｔ ＝ Ｖ Ｄ Ｄ ／’ ２に設定されると発
振用インバータ３の出力正弦波はＶｔを中心として上下
の振幅を有する波形となり、波形整形用インバータ６の
入力はＶｔを中心として振動し、従ってその出力はＶｔ
を中心として上下に振動する矩形波となり、このように
して水晶発振子の発振周波数やその波形には関係なく出
力点ｏｕｔではデユーティ５０％の矩形波パルスが得ら
れる。
［実施例］
以下、この発明の実施例を図面を用いて説明する。第１
図はこの発明の一実施例を示すブロック図で、従来の回
路として既に説明した通りである。
図はこの発明の一実施例を示すブロック図で、従来の回
路として既に説明した通りである。
ただ、この発明の回路では、各インバータ３，６７．８
において、ｐチャネルＭＯ３（Ｑｌ）とｎチャネルＭＯ
３（Ｑ２）とのサイズ比を等しくして第４図に示すイン
バータ特性（Ｖｔ＝ＶＤＤ／２）を持たせ、出力波形の
デユーティが５０％になるようにした。
において、ｐチャネルＭＯ３（Ｑｌ）とｎチャネルＭＯ
３（Ｑ２）とのサイズ比を等しくして第４図に示すイン
バータ特性（Ｖｔ＝ＶＤＤ／２）を持たせ、出力波形の
デユーティが５０％になるようにした。
［発明の効果］
以上のようにこの発明によれば、水晶発振子の発振周波
数及びその波形に係わらず出力矩形波のデユーティを５
０％にすることが出来る。
数及びその波形に係わらず出力矩形波のデユーティを５
０％にすることが出来る。
第１図はこの発明の一実施例を示すブロック図、第２図
は第１図のインバータの構成を示す接続図、第３図は第
１図の出力点の波形を示す波形図、第４図はインバータ
の特性を示す特性図。 １・・・水晶発振子、３．６．７．８・・・それぞれイ
ンバータ、ＶＤＤ・・・電源電圧、Ｖｔ・動作電圧。 なお、図中同一符号は同一または相当部分を示す。
は第１図のインバータの構成を示す接続図、第３図は第
１図の出力点の波形を示す波形図、第４図はインバータ
の特性を示す特性図。 １・・・水晶発振子、３．６．７．８・・・それぞれイ
ンバータ、ＶＤＤ・・・電源電圧、Ｖｔ・動作電圧。 なお、図中同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 ＣＭＯＳゲートで構成したインバータを複数段縦続し、
その縦続の最初の段のインバータの入出力端子の間に水
晶発振子を接続した水晶発振回路において、 上記縦続のすべてのインバータの動作点を当該インバー
タの電源電圧の１／２の電圧値に一致させることを特徴
とする水晶発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208258A JPH0258407A (ja) | 1988-08-24 | 1988-08-24 | 水晶発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63208258A JPH0258407A (ja) | 1988-08-24 | 1988-08-24 | 水晶発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258407A true JPH0258407A (ja) | 1990-02-27 |
Family
ID=16553261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63208258A Pending JPH0258407A (ja) | 1988-08-24 | 1988-08-24 | 水晶発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258407A (ja) |
-
1988
- 1988-08-24 JP JP63208258A patent/JPH0258407A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0735677B1 (en) | Oscillator circuit having oscillation frequency independent from the supply voltage value | |
| US7298183B2 (en) | High frequency divider circuits and methods | |
| US5485126A (en) | Ring oscillator circuit having output with fifty percent duty cycle | |
| EP0936736B1 (en) | Delay elements arranged for a signal controlled oscillator | |
| JPH06104638A (ja) | 電流／電圧制御される高速オッシレータ回路 | |
| KR100340660B1 (ko) | 위상 동기 회로, 정보 처리 장치 및 정보 처리 시스템 | |
| US5545941A (en) | Crystal oscillator circuit | |
| US6794905B2 (en) | CMOS inverter | |
| KR100324163B1 (ko) | 발진 회로 | |
| JPH0766693A (ja) | リングオシレータ型ｖｃｏ | |
| JPH0258407A (ja) | 水晶発振回路 | |
| JPS60804B2 (ja) | 電子時計 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPS63185108A (ja) | 高周波発振回路 | |
| US5675294A (en) | Single pin crystal oscillator circuit | |
| US4591808A (en) | High efficiency oscillator output stage and method of operation | |
| JPS63260316A (ja) | 発振回路 | |
| JP3332940B2 (ja) | 電圧制御発振回路 | |
| JPH04117716A (ja) | 出力回路 | |
| JPS62193316A (ja) | 出力回路 | |
| GB2136651A (en) | Improvements in or relating to oscillators | |
| JPS5843298Y2 (ja) | 発振回路 | |
| JPS62107A (ja) | 半導体装置 | |
| JP3118159B2 (ja) | リング発振回路 | |
| JPS5950604A (ja) | 発振回路 |