JPH0282834A - 折返し制御方式 - Google Patents
折返し制御方式Info
- Publication number
- JPH0282834A JPH0282834A JP63233684A JP23368488A JPH0282834A JP H0282834 A JPH0282834 A JP H0282834A JP 63233684 A JP63233684 A JP 63233684A JP 23368488 A JP23368488 A JP 23368488A JP H0282834 A JPH0282834 A JP H0282834A
- Authority
- JP
- Japan
- Prior art keywords
- loop back
- station equipment
- circuit
- slave station
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 abstract description 10
- 238000004891 communication Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は折返し制御方式に係シ、特に従属同期網に適用
される装置の対向装置側への折返し制御方式に関するも
のである。
される装置の対向装置側への折返し制御方式に関するも
のである。
従来の折返し制御方式の一例を第２図に示し説明する。
従来、この種の折返し制御方式は対向装置からの信号を
そのまま自装置内で折返す方式であり、第２図に示すよ
うに、主局装置５と従局装置６間の通信において、折返
し回路７−１．７−２は伝送路８−１．８−２を介して
各々折返しを行うものであシ、点線で示す従属クロック
の流れを構成するものとなってい丸。
そのまま自装置内で折返す方式であり、第２図に示すよ
うに、主局装置５と従局装置６間の通信において、折返
し回路７−１．７−２は伝送路８−１．８−２を介して
各々折返しを行うものであシ、点線で示す従属クロック
の流れを構成するものとなってい丸。
上述した従来の折返し制御方式では、対向装置からの信
号をその１１折返す回路となっているので、主局装置が
従局装置へ折返しを行う場合、従属クロックの発生源が
なくなる、すなわち、通常は主局装置のクロック信号を
従属クロックとして従局装置が動作するが、主局装置が
折返しを行うと従局装置は自装置の出力クロックが自装
置の入力クロックとなることとなシ、折返しによる通信
ができなくなるという課題があった。
号をその１１折返す回路となっているので、主局装置が
従局装置へ折返しを行う場合、従属クロックの発生源が
なくなる、すなわち、通常は主局装置のクロック信号を
従属クロックとして従局装置が動作するが、主局装置が
折返しを行うと従局装置は自装置の出力クロックが自装
置の入力クロックとなることとなシ、折返しによる通信
ができなくなるという課題があった。
本発明の折返し制御方式は、従属同期網で構成される装
置の対向装置側に折返しを行う折返し回路において、そ
の折返し回路にバッファメモリ回路を内蔵し、網内クロ
ックの従属同期を保持するようにしたものである。
置の対向装置側に折返しを行う折返し回路において、そ
の折返し回路にバッファメモリ回路を内蔵し、網内クロ
ックの従属同期を保持するようにしたものである。
本発明においては、対向装置からの信号を単に折返すこ
となくバックアメモリ回路を介し、受信信号を折返しを
しない状態である通常状態と同じ送信りｐツクでバッフ
ァリングして送出する。
となくバックアメモリ回路を介し、受信信号を折返しを
しない状態である通常状態と同じ送信りｐツクでバッフ
ァリングして送出する。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明による折返し制御方式の一実施例を示す
構成図である。
構成図である。
図において、１は主局装置、２は従局装置、３−１．３
−２は折返し回路で、この折返し回路３−１゜３−２に
バッファメモリ回路（図示せず）をそれぞれ内蔵し、網
内クロックの従属同期を保持するように構成されている
。４−１．４−２は伝送路である。
−２は折返し回路で、この折返し回路３−１゜３−２に
バッファメモリ回路（図示せず）をそれぞれ内蔵し、網
内クロックの従属同期を保持するように構成されている
。４−１．４−２は伝送路である。
つぎにこの第１図に示す実施例の動作を説明する。
まず、通常、主局装置１と従局装置２間の通信は伝送路
４−１．４−２を介して行なわれ、折返し回路３−１．
３−２は各々折返し指示時受信信号を対向装置に折返す
構成をとる。図中点線は従属クロックの流れを示す。
４−１．４−２を介して行なわれ、折返し回路３−１．
３−２は各々折返し指示時受信信号を対向装置に折返す
構成をとる。図中点線は従属クロックの流れを示す。
つぎに１従局装置２が折返し指示を受け、折返し回路３
−２を動作させた場合、この折返し回路３−２は受信信
号をバックアメモリに主局装置１からの従属クロックで
書込み、従局装置２の出力クロックで読み出して送信信
号として対向装置へ送出する。
−２を動作させた場合、この折返し回路３−２は受信信
号をバックアメモリに主局装置１からの従属クロックで
書込み、従局装置２の出力クロックで読み出して送信信
号として対向装置へ送出する。
また、主局装置１の折返し回路３−１の動作も同様にそ
の指示時、従局装置２からの受信信号を折返し回路３−
１のバックアメモリに書込み、主局装置１の送信クロッ
クで読み出して従局装置２へ折返しを行う。
の指示時、従局装置２からの受信信号を折返し回路３−
１のバックアメモリに書込み、主局装置１の送信クロッ
クで読み出して従局装置２へ折返しを行う。
以上説明したように本発明は、バックアメモリ回路を内
蔵した折返し回路を実現することによシ、主局、従局の
区別なく折返し制御による通信が可能となシ、保守運用
面などにおいてすぐれた機能を発揮し、高信頼のシステ
ムを提供できる効果がある。
蔵した折返し回路を実現することによシ、主局、従局の
区別なく折返し制御による通信が可能となシ、保守運用
面などにおいてすぐれた機能を発揮し、高信頼のシステ
ムを提供できる効果がある。
第１図は本発明による折返し制御方式の一実施例を示す
構成図、第２図は従来の折返し制御方式の一例を示す構
成図である。 １・拳・・主局装置、２・・・・従局装置、３−１．３
−２・・―−折返し回路、４−１．４−２＠・・・伝送
路。 第１図
構成図、第２図は従来の折返し制御方式の一例を示す構
成図である。 １・拳・・主局装置、２・・・・従局装置、３−１．３
−２・・―−折返し回路、４−１．４−２＠・・・伝送
路。 第１図
Claims (1)
- 従属同期網で構成される装置の対向装置側に折返しを行
う折返し回路において、その折返し回路にバッファメモ
リ回路を内蔵し、網内クロックの従属同期を保持するよ
うにしたことを特徴とする折返し制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63233684A JPH0282834A (ja) | 1988-09-20 | 1988-09-20 | 折返し制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63233684A JPH0282834A (ja) | 1988-09-20 | 1988-09-20 | 折返し制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0282834A true JPH0282834A (ja) | 1990-03-23 |
Family
ID=16958920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63233684A Pending JPH0282834A (ja) | 1988-09-20 | 1988-09-20 | 折返し制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0282834A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0730358A1 (fr) * | 1995-03-01 | 1996-09-04 | Philips Communication D'entreprise | Système de contrÔle d'une chaîne de transmission |
| JP2010192452A (ja) * | 2010-04-05 | 2010-09-02 | Satori S-Tech Co Ltd | トリガースイッチ |
-
1988
- 1988-09-20 JP JP63233684A patent/JPH0282834A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0730358A1 (fr) * | 1995-03-01 | 1996-09-04 | Philips Communication D'entreprise | Système de contrÔle d'une chaîne de transmission |
| FR2731309A1 (fr) * | 1995-03-01 | 1996-09-06 | Trt Telecom Radio Electr | Systeme de controle d'une chaine de transmission |
| JP2010192452A (ja) * | 2010-04-05 | 2010-09-02 | Satori S-Tech Co Ltd | トリガースイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164894A (en) | Method of data entry into a plant loop | |
| US6757777B1 (en) | Bus master switching unit | |
| JPH0282834A (ja) | 折返し制御方式 | |
| JPH09247766A (ja) | 遠方監視制御システム | |
| KR100197439B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 | |
| US7940708B2 (en) | PCM type interface | |
| KR100214146B1 (ko) | 이중화 데이터 통신 제어 장치 | |
| JPH0263000B2 (ja) | ||
| JP2582455B2 (ja) | 通信制御装置 | |
| JP2000132506A (ja) | 通信装置 | |
| JPH04174012A (ja) | クロック供給装置 | |
| KR100407137B1 (ko) | 광전송시스템에서 티에스아이 보드의 2선로 비엘에스알모드에 의한 링 스위칭 장치 및 그 방법 | |
| JPS6163127A (ja) | 時分割多重変換装置 | |
| JPH03179845A (ja) | 二重化ループネットワークにおけるマスタ装置の切替制御方式 | |
| JPH05292106A (ja) | クロック切替方式 | |
| JPH04304737A (ja) | 多重伝送方式のフェイルセーフ方法 | |
| JPS598451A (ja) | 伝送制御装置 | |
| JPH02148931A (ja) | 自動データ通信方式 | |
| JPS63131641A (ja) | 主局折返し試験装置 | |
| JPH03268527A (ja) | シグナリング遠隔制御テスト方式 | |
| JPH05207045A (ja) | ループ型伝送路における遅延時間差補正方式 | |
| JPH05183584A (ja) | 通信システム | |
| JPS6223651A (ja) | デ−タ伝送装置 | |
| JPH0344131A (ja) | 同期通信方式 | |
| JPS58220538A (ja) | 冗長化ル−プ形デ−タ通信システム |