JPH0286154A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0286154A JPH0286154A JP63236423A JP23642388A JPH0286154A JP H0286154 A JPH0286154 A JP H0286154A JP 63236423 A JP63236423 A JP 63236423A JP 23642388 A JP23642388 A JP 23642388A JP H0286154 A JPH0286154 A JP H0286154A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- package
- lead
- tab
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、半導体技術に関するもので、例えば、7、
i p (ジグ・ザブ・インライン・パッケージ)型の
半導体装置の改良に関する’bのである。
i p (ジグ・ザブ・インライン・パッケージ)型の
半導体装置の改良に関する’bのである。
[従来の技術]
パッケージの一側面からリードを取り出す半導る。
この’/、 i p型の単導体装置11は、実装密度の
向1−を図るためパッケージの一側面からリードを引出
し、さらに実装時の安定性確保のため開脚状態どなるよ
うに上記リードをジグザグ状に屈曲した構造となってい
る。その構;告の−・例を第6図に 、l:び第7図に
基づいて説明す才しば下記のとよ;りである。
向1−を図るためパッケージの一側面からリードを引出
し、さらに実装時の安定性確保のため開脚状態どなるよ
うに上記リードをジグザグ状に屈曲した構造となってい
る。その構;告の−・例を第6図に 、l:び第7図に
基づいて説明す才しば下記のとよ;りである。
第6図および第7図にjjいて符号+ 1:J、−!J
ブk。
ブk。
また符号2はリードを表してよtす、タブ1とり一部2
の一部にはエポキシ系の1妾、71剤宿・を介して半導
体チップ3が固着され、半導体チップ;3のポンディン
グパッドとリード2とはワイヤ(図示せず)よって電気
的に接続さ扛ている。5なjj、第7図には半導体チッ
プ:3の搭、11領域が点線で示さ、1シている。また
、半導体チップ31およびぞの周辺領戎t1例えばエポ
キシ樹脂からなるパッケージ4によって封止され、その
パッケージ4の一側面からはり一部2が引出されている
。そして、パッケージ4から引出されるリード2は開脚
状態となるようにジグザグ状に屈曲されている。
の一部にはエポキシ系の1妾、71剤宿・を介して半導
体チップ3が固着され、半導体チップ;3のポンディン
グパッドとリード2とはワイヤ(図示せず)よって電気
的に接続さ扛ている。5なjj、第7図には半導体チッ
プ:3の搭、11領域が点線で示さ、1シている。また
、半導体チップ31およびぞの周辺領戎t1例えばエポ
キシ樹脂からなるパッケージ4によって封止され、その
パッケージ4の一側面からはり一部2が引出されている
。そして、パッケージ4から引出されるリード2は開脚
状態となるようにジグザグ状に屈曲されている。
[発明が解決しようとする課題]
しかしながら、J1記のような枯造の゛141’X体装
置にあっては下記のような問題があった。
置にあっては下記のような問題があった。
叩も、パッケージ4内においてリード2が甲面的に配置
“qさiシ、′f:のままの状J!1でパッケージ4か
らり−1・2が引出されているため、甲導体集fitH
路が高集積化されてリート2の引出しピン数が増えると
、 f、°;l+、にけってパッケージ4も大型化して
しまう。−)まり、この(1弯造では少なくども(り一
1・′2の全ビン数×リード2のピッチ)分だけの幅が
必要となり、しかも、そのリード2の引出し領域をパン
ケーシングする必要があるため、バツケー・ジンクに要
する樹脂の使用、il【が増大するどj(に、パッケー
ジ4が大型化する分実装密度が悪化してし、J:うとい
う問題があっノー。
“qさiシ、′f:のままの状J!1でパッケージ4か
らり−1・2が引出されているため、甲導体集fitH
路が高集積化されてリート2の引出しピン数が増えると
、 f、°;l+、にけってパッケージ4も大型化して
しまう。−)まり、この(1弯造では少なくども(り一
1・′2の全ビン数×リード2のピッチ)分だけの幅が
必要となり、しかも、そのリード2の引出し領域をパン
ケーシングする必要があるため、バツケー・ジンクに要
する樹脂の使用、il【が増大するどj(に、パッケー
ジ4が大型化する分実装密度が悪化してし、J:うとい
う問題があっノー。
本発明は、かかる点に鑑みなされたもので、小型化に適
し、実装密度の向1−に資ずろ゛1′導体装置を提供す
ることを目的としている。
し、実装密度の向1−に資ずろ゛1′導体装置を提供す
ることを目的としている。
この発明の前記ならびにそのほかの目的ど新規な特徴に
ついては、木明細書の記述および添附図面から明らかに
なるであろう。
ついては、木明細書の記述および添附図面から明らかに
なるであろう。
[課題を解決するための手段]
木見領において開、バされろ発明のうり代表的なものの
概要を説明すれば、F記のとおりである。
概要を説明すれば、F記のとおりである。
即ち、本発明に係ろ゛1〜1′4体装置1′Iは、1−
1−42つの組に分け、それら組を!l:いに接触しな
いよ−jに所定間隔を隔てて重ね合B、その状態Cリ−
1−をバッノr−ジから引出すにうにしたもので、li
、る、。
1−42つの組に分け、それら組を!l:いに接触しな
いよ−jに所定間隔を隔てて重ね合B、その状態Cリ−
1−をバッノr−ジから引出すにうにしたもので、li
、る、。
[作用]
十、記した毛1々によれば、リードを2つの組に分け、
それl?1組をilいに接触しないように所定間隔を隔
てて重ね合仕、ぞのままの状Jルでバラ))’−シから
リートを引出すようにし、更に、バソノJ゛−ジ内す−
ド引き回し部分をタブjt(面に配置r、’l’できろ
ようにしたので、パッケージの幅が従来より>iし、<
低減でき、そのI+’i果 、+17導体装置の小型化
ひいては実装密度の11′10−が図れることになる1
゜[実施1タリ] 以下、本発明に(系る半導体装置の実施例を図面に基づ
いて説明する。
それl?1組をilいに接触しないように所定間隔を隔
てて重ね合仕、ぞのままの状Jルでバラ))’−シから
リートを引出すようにし、更に、バソノJ゛−ジ内す−
ド引き回し部分をタブjt(面に配置r、’l’できろ
ようにしたので、パッケージの幅が従来より>iし、<
低減でき、そのI+’i果 、+17導体装置の小型化
ひいては実装密度の11′10−が図れることになる1
゜[実施1タリ] 以下、本発明に(系る半導体装置の実施例を図面に基づ
いて説明する。
第1図および第2図には本発明に係る半導体装置の実施
例が示されている6 第1図および第2図に、t?いて符号11はタブを。
例が示されている6 第1図および第2図に、t?いて符号11はタブを。
また符号I2はリードを表しており、i、’oにのり−
N + 21:1.2相に分番)へれ(以1・PF川に
属′・1゛るリード12を特に区別したい嚇合に口符号
L2i+、121)を用いろこととJ−2:、)、
亡れl゛)組はll:いに接触しないように絶縁11り
を介して所定間隔を隔てて1’(、t、> □0 ;L
+ サJL −(イロ。ソシテ、I:記タフ1+ ト。
N + 21:1.2相に分番)へれ(以1・PF川に
属′・1゛るリード12を特に区別したい嚇合に口符号
L2i+、121)を用いろこととJ−2:、)、
亡れl゛)組はll:いに接触しないように絶縁11り
を介して所定間隔を隔てて1’(、t、> □0 ;L
+ サJL −(イロ。ソシテ、I:記タフ1+ ト。
それど同 而1−にル)ろリード12.lの・部にはエ
ポキシ系の1妾と1剤等を介して半導体fツブ13が因
子1され、この甲導イ本チップ1:3のポンディングパ
ッドとリード12とはワイヤ14よって電気的に層杭さ
れている。、また 、+I/、導体チップ13才9よび
ぞの周辺領賊は例えばエポキシ(11脂からなるパッケ
ージ15によって封止され、そのパッケージ15の一側
面からはリード12a、12.bが所定間隔を保−1だ
状態で引出されている。そして、パッケージ15から引
出、さ、1シるり−1・12.Iはり−ト]2が開脚状
態となるように適宜屈曲されている。
ポキシ系の1妾と1剤等を介して半導体fツブ13が因
子1され、この甲導イ本チップ1:3のポンディングパ
ッドとリード12とはワイヤ14よって電気的に層杭さ
れている。、また 、+I/、導体チップ13才9よび
ぞの周辺領賊は例えばエポキシ(11脂からなるパッケ
ージ15によって封止され、そのパッケージ15の一側
面からはリード12a、12.bが所定間隔を保−1だ
状態で引出されている。そして、パッケージ15から引
出、さ、1シるり−1・12.Iはり−ト]2が開脚状
態となるように適宜屈曲されている。
」二記のような情造は第;3図のリードフレー1s 1
6と第4図の第2のり−ドフレーl、I r) k用い
ることによって製造される。
6と第4図の第2のり−ドフレーl、I r) k用い
ることによって製造される。
ここで、第3図に示す第1のリードフレー116につい
て説明ず、bば、ぞの外枠17にばタブ11が吊りリー
ド18を介して支持さ]しると共に、・タブ【!と対向
する側には、全リード12のうち1118半数を占める
リード12.1が所定間隔でtJ−)−C支持されてい
る。なお、このリード12J1のインナリード側の端部
は、タブ11のみでなく中央部分に位置する4木のリー
ド12.1によ−)てす、″1′導体チップ[3を支持
できるように、 IIIIJ方向外側に向けてJi1曲
されている。
て説明ず、bば、ぞの外枠17にばタブ11が吊りリー
ド18を介して支持さ]しると共に、・タブ【!と対向
する側には、全リード12のうち1118半数を占める
リード12.1が所定間隔でtJ−)−C支持されてい
る。なお、このリード12J1のインナリード側の端部
は、タブ11のみでなく中央部分に位置する4木のリー
ド12.1によ−)てす、″1′導体チップ[3を支持
できるように、 IIIIJ方向外側に向けてJi1曲
されている。
一方、第2のリードフレー1119の外枠20には全リ
ード12のうち残りのり一ドI21)が支持されている
。ぞして、このリードフレーt、 + 91:i。
ード12のうち残りのり一ドI21)が支持されている
。ぞして、このリードフレーt、 + 91:i。
リード12bを支持する側が第1のリードフレーム16
のり一ド120を支持する側に重ね合オ)されるように
して用いられろようになっている。なお、リード12I
)の自由端側は、第1のリードフレー1z l C’+
と第2のリードフレー1119とが重ね合7F〕された
状Jぶでは、タブ11のF側を通りか−)その端部が゛
1′導体チップ13の側方からワイ−S’ 1/1どの
接ネ)11に足る分突出されるように延びている。
のり一ド120を支持する側に重ね合オ)されるように
して用いられろようになっている。なお、リード12I
)の自由端側は、第1のリードフレー1z l C’+
と第2のリードフレー1119とが重ね合7F〕された
状Jぶでは、タブ11のF側を通りか−)その端部が゛
1′導体チップ13の側方からワイ−S’ 1/1どの
接ネ)11に足る分突出されるように延びている。
このように構成された第141;よび第2のリードフレ
・−1sl+;、1≦)を用いてなさ、1シろ+lL導
体装置の製造1.’ +’tfを0貨甲、に説1月する
6先ず、第2のり一部・フレー1119の1・に例えば
ポリ、rミド系の樹脂からなる絶縁テープ21(第!5
トス1)を介し゛C第1のリードフレー111Gを絨(
L゛。
・−1sl+;、1≦)を用いてなさ、1シろ+lL導
体装置の製造1.’ +’tfを0貨甲、に説1月する
6先ず、第2のり一部・フレー1119の1・に例えば
ポリ、rミド系の樹脂からなる絶縁テープ21(第!5
トス1)を介し゛C第1のリードフレー111Gを絨(
L゛。
加熱等を施すことによって第1のリードフレーム1〔;
と第2のリードフレーts I 9とを固着し、その後
、第1のり−I〜フレーt116のタブ11の」二に半
導体チップl;)を固着する。そして、半導体チップ1
:1のポンディングパッドと第1および第2のり一部フ
レ−As + に、 I−Elにおけろリード[2とを
ワーr−\/14によって接続し、半導体チップ13に
、及びその周辺領域を樹脂によって封止し、その後、外
枠17.20からり一部12を1雌すと共にリード12
の成形を行い、その後種々の二1−程を経て半導体装置
が完成する。
と第2のリードフレーts I 9とを固着し、その後
、第1のり−I〜フレーt116のタブ11の」二に半
導体チップl;)を固着する。そして、半導体チップ1
:1のポンディングパッドと第1および第2のり一部フ
レ−As + に、 I−Elにおけろリード[2とを
ワーr−\/14によって接続し、半導体チップ13に
、及びその周辺領域を樹脂によって封止し、その後、外
枠17.20からり一部12を1雌すと共にリード12
の成形を行い、その後種々の二1−程を経て半導体装置
が完成する。
上記した実施例によれば下記のような効果ヲ1!)るこ
とができる。
とができる。
上記した1へ導体装置によれば、リード12を2つの組
に分けて、それら組を互いに接触しないように絶縁テー
プ2」を介して所定間隔隔てて重ね合せ、そのままの状
態でリード1:2をパッケージ15から引出ずようにし
、更に、パッケージ内リード引き回し部分をタブ裏面に
設置できるようにしたので、パッケージ12の幅が従来
より唇”しく低減できることになる。その結果、半導体
装置の小型化ひいては実装評j度の向−1−が回れるこ
とになる。
に分けて、それら組を互いに接触しないように絶縁テー
プ2」を介して所定間隔隔てて重ね合せ、そのままの状
態でリード1:2をパッケージ15から引出ずようにし
、更に、パッケージ内リード引き回し部分をタブ裏面に
設置できるようにしたので、パッケージ12の幅が従来
より唇”しく低減できることになる。その結果、半導体
装置の小型化ひいては実装評j度の向−1−が回れるこ
とになる。
ちなみに、20ビン程度の半導体装置の場合、従来の半
導体装置の2/3程度にパッダー・ジ15の幅を抑える
ことができた。
導体装置の2/3程度にパッダー・ジ15の幅を抑える
ことができた。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが1本発明は上記実施例に限定されろ七
−のではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
体的に説明したが1本発明は上記実施例に限定されろ七
−のではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
[発明の効果]
本願において開示される発明のうち代表的なしのによっ
て得1゛、れる幼果を筒中に説明すれば゛上記のとおり
で、シンる。
て得1゛、れる幼果を筒中に説明すれば゛上記のとおり
で、シンる。
即ち、本発明に係る半導体装置は、リードを2つの組に
分け、それら組を互いに接触しないように所定間隔を隔
てて出ね合(上、その状態でリードをパッケージから引
出すようにし、更に、パッケージ内り−ト引き回し部分
をタブ裏面に設置できるようにしたので、引出し部の幅
を従来の゛1′導体′3A′f1のl/2程度に減少さ
せることが可能となる。
分け、それら組を互いに接触しないように所定間隔を隔
てて出ね合(上、その状態でリードをパッケージから引
出すようにし、更に、パッケージ内り−ト引き回し部分
をタブ裏面に設置できるようにしたので、引出し部の幅
を従来の゛1′導体′3A′f1のl/2程度に減少さ
せることが可能となる。
その結果、パッケージの幅が従来より著しく低減でき、
その分、半導体装置の小型化ひいては実装密度のlrl
+−1、が図れることになる。
その分、半導体装置の小型化ひいては実装密度のlrl
+−1、が図れることになる。
4、図面の1lff iltな説明
第1図は本発明に係る半導体装置の実施例の縦117r
面図。
面図。
第2図は第1図の半導体装置のII −II線に沿う縦
断面図、 第:1図は第1図の半導体装「′tに用いられろ第1の
リードフレー11の一部を爪す平面図。
断面図、 第:1図は第1図の半導体装「′tに用いられろ第1の
リードフレー11の一部を爪す平面図。
第4図は第1図の半導体装置の製造に用い1)れる第2
のリードフレー11の−・部を示す甲面回、第5図は第
1のリードフレーA :F;よび第2のリードフレーム
を重ね合せ状態を説明するための斜視図。
のリードフレー11の−・部を示す甲面回、第5図は第
1のリードフレーA :F;よび第2のリードフレーム
を重ね合せ状態を説明するための斜視図。
第6図は従来の1へ導体装置の縦断面図。
第7図は第6図の゛r、r淳体装’i、、i 0) V
ll Vll 線ニ/Il ウ縦断面図である。
ll Vll 線ニ/Il ウ縦断面図である。
11、−・−タブ、J 2. l 2a、 l 2
L+=・・り一部、l:3・・・・半導体チップ、15
・・・・パッケージ。
L+=・・り一部、l:3・・・・半導体チップ、15
・・・・パッケージ。
第
図
第
図
第
図
第
図
Claims (1)
- 【特許請求の範囲】 1、半導体チップを封止するパッケージの一側面からリ
ードが引出された半導体装置において、上記リードが2
つの組に分けられ、それらの組が互いに接触しないよう
に所定の間隔をもって重ね合せられ、その状態でパッケ
ージからリードが引出されていることを特徴とする半導
体装置。 2、2つに分けた組が絶縁層を挟んで重ね合されている
ことを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236423A JPH0286154A (ja) | 1988-09-22 | 1988-09-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63236423A JPH0286154A (ja) | 1988-09-22 | 1988-09-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0286154A true JPH0286154A (ja) | 1990-03-27 |
Family
ID=17000536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63236423A Pending JPH0286154A (ja) | 1988-09-22 | 1988-09-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0286154A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791274B2 (en) | 2004-01-07 | 2010-09-07 | Panasonic Corporation | LED lamp |
| US10323819B2 (en) | 2015-02-15 | 2019-06-18 | Beijing Universal Lanbo Technology Co., Ltd. | LED display screen covers and LED displays |
-
1988
- 1988-09-22 JP JP63236423A patent/JPH0286154A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7791274B2 (en) | 2004-01-07 | 2010-09-07 | Panasonic Corporation | LED lamp |
| US8405307B2 (en) | 2004-01-07 | 2013-03-26 | Panasonic Corporation | LED lamp |
| US10323819B2 (en) | 2015-02-15 | 2019-06-18 | Beijing Universal Lanbo Technology Co., Ltd. | LED display screen covers and LED displays |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973395A (en) | IC package having a single wiring sheet with a lead pattern disposed thereon | |
| US6359340B1 (en) | Multichip module having a stacked chip arrangement | |
| US5331200A (en) | Lead-on-chip inner lead bonding lead frame method and apparatus | |
| US5428247A (en) | Down-bonded lead-on-chip type semiconductor device | |
| JPH04348045A (ja) | 半導体装置及びその製造方法 | |
| JP2008545278A (ja) | 非対称なリードフレームコネクションを有するダイパッケージ | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JPH03165550A (ja) | 高実装密度型半導体装置 | |
| JPS5998543A (ja) | 半導体装置 | |
| JPH0286154A (ja) | 半導体装置 | |
| US6376903B1 (en) | Semiconductor chip package with multilevel leads | |
| JPH01137660A (ja) | 半導体装置 | |
| JPH0521698A (ja) | 半導体装置 | |
| JPH04142073A (ja) | 半導体装置 | |
| JPS55165661A (en) | Semiconductor device | |
| JPH01123427A (ja) | 樹脂封止形の半導体装置 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JPH03109760A (ja) | 半導体装置 | |
| JPS63104435A (ja) | 半導体装置 | |
| KR100280393B1 (ko) | 반도체 패키지 | |
| JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
| JP3648957B2 (ja) | 半導体装置 | |
| JPH04329662A (ja) | 半導体装置とその製造方法及び実装方法 | |
| JPS5826536Y2 (ja) | 積層型半導体装置 | |
| JPH02310957A (ja) | 半導体装置 |