JPH03117042A - スタッフ多重化装置のクロック平滑回路 - Google Patents
スタッフ多重化装置のクロック平滑回路Info
- Publication number
- JPH03117042A JPH03117042A JP1251792A JP25179289A JPH03117042A JP H03117042 A JPH03117042 A JP H03117042A JP 1251792 A JP1251792 A JP 1251792A JP 25179289 A JP25179289 A JP 25179289A JP H03117042 A JPH03117042 A JP H03117042A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- smoothing circuit
- circuit
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 title claims abstract description 39
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 230000010363 phase shift Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データを生成するクロ・ンクとは独立したク
ロックで動作するディジタル通信路を利用してデータ通
信を可能とするスタッフ多重化装置のクロック平滑回路
に関する。
ロックで動作するディジタル通信路を利用してデータ通
信を可能とするスタッフ多重化装置のクロック平滑回路
に関する。
従来のスタッフ多重化装置のクロック平滑回路において
は、受信回路で得られるクロック、すなわち１クロツク
内においてクロック位相が３６０°進み、または遅れを
生じることで、電圧制御型発振器を使用したフェーズロ
ツタ回路を通すことによりクロックを平滑化する、いわ
ゆるアナログ型のものであった。
は、受信回路で得られるクロック、すなわち１クロツク
内においてクロック位相が３６０°進み、または遅れを
生じることで、電圧制御型発振器を使用したフェーズロ
ツタ回路を通すことによりクロックを平滑化する、いわ
ゆるアナログ型のものであった。
なお、スタッフ多重化装置の受信回路から出力されるク
ロックの位相は、通信データの１ビツト付加の際に３６
０°進み、また１ビツト削除の際に３６０°遅れを生じ
るものであり、出力データもこのクロック位相に従属し
ている。
ロックの位相は、通信データの１ビツト付加の際に３６
０°進み、また１ビツト削除の際に３６０°遅れを生じ
るものであり、出力データもこのクロック位相に従属し
ている。
上述したように従来のスリラフ多重化装置のクロック平
滑回路では、電圧制御型発振器を使用したフェーズロッ
ク回路による、いわゆるアナログ型のものであり、アナ
ログ回路を用いるためにアナログ部品の組立や回路の調
整に多くの時間を必要とし、更に部品の周囲温度または
経年変化等により、回路の特性が変化し易いという問題
があった。
滑回路では、電圧制御型発振器を使用したフェーズロッ
ク回路による、いわゆるアナログ型のものであり、アナ
ログ回路を用いるためにアナログ部品の組立や回路の調
整に多くの時間を必要とし、更に部品の周囲温度または
経年変化等により、回路の特性が変化し易いという問題
があった。
本発明はこのような事情に鑑みてなされたもので、製造
が容易でかつ調整が不要であると共に、部品の周囲温度
または経年変化等により回路の特性が変化しないディジ
タル型のスタッフ多重化装置のクロック平滑回路を提供
することを目的とするものである。
が容易でかつ調整が不要であると共に、部品の周囲温度
または経年変化等により回路の特性が変化しないディジ
タル型のスタッフ多重化装置のクロック平滑回路を提供
することを目的とするものである。
本発明は上述した目的を達成するために、データを生成
するクロックとは独立したクロックで動作するディジタ
ル通信路を利用してデータ通信を可能とするスタッフ多
重化装置のクロック平滑回路において、通信路クロック
を計数して一定周期ごとにパルスを出力する第１のカウ
ンタと、データ速度を決定するクロックの発振源となる
発振器と、この発振器出力を所定の分周比で分周する分
周器と、第１のカウンタの出力パルス数を計数し、この
計数結果に基づいてクロック平滑回路の平滑動作時間を
決定する第２のカウンタと、クロック平滑動作時にクロ
ックの位相を進ませまたは遅らせるために、分周器の分
周比を変更するように指示する制御手段とを具備するこ
とを特徴とするものである。
するクロックとは独立したクロックで動作するディジタ
ル通信路を利用してデータ通信を可能とするスタッフ多
重化装置のクロック平滑回路において、通信路クロック
を計数して一定周期ごとにパルスを出力する第１のカウ
ンタと、データ速度を決定するクロックの発振源となる
発振器と、この発振器出力を所定の分周比で分周する分
周器と、第１のカウンタの出力パルス数を計数し、この
計数結果に基づいてクロック平滑回路の平滑動作時間を
決定する第２のカウンタと、クロック平滑動作時にクロ
ックの位相を進ませまたは遅らせるために、分周器の分
周比を変更するように指示する制御手段とを具備するこ
とを特徴とするものである。
したがって本発明によれば、スタッフ多重化装置の受信
回路から出力されるクロックの急激なりロック位相の変
化を緩やかな変化に平滑するクロック平滑回路本来の機
能をディジタル回路で実現するように構成したので、ク
ロック平滑回路の製造が容易でかつ調整が不要であると
共に、部品の周囲温度または経年変化等により回路の特
性が変化することがない。
回路から出力されるクロックの急激なりロック位相の変
化を緩やかな変化に平滑するクロック平滑回路本来の機
能をディジタル回路で実現するように構成したので、ク
ロック平滑回路の製造が容易でかつ調整が不要であると
共に、部品の周囲温度または経年変化等により回路の特
性が変化することがない。
以下、本発明の実施例を図面を参照して説明する。
第１図には本発明に係わるスタッフ多重化装置のクロッ
ク平滑回路の一実施例の構成が示されている。同図にお
いて、クロック平滑回路はデータ速度を決定する周波数
ｆ１ の基準クロックを発振する発振器１０と、この発
振器１０から出力される基準クロックを１／ｍ分周する
分周器１２と、通信路クロックをｎ個計数するごとにパ
ルスを１個出力するカウンタ１４と、スタート信号を受
けてからカウンタ１４から出力されるパルス（１／ｎパ
ルス）をｍ個計数する間、分周器１２に動作指示信号を
出力し続けるカウンタ１６とから構成されている。
ク平滑回路の一実施例の構成が示されている。同図にお
いて、クロック平滑回路はデータ速度を決定する周波数
ｆ１ の基準クロックを発振する発振器１０と、この発
振器１０から出力される基準クロックを１／ｍ分周する
分周器１２と、通信路クロックをｎ個計数するごとにパ
ルスを１個出力するカウンタ１４と、スタート信号を受
けてからカウンタ１４から出力されるパルス（１／ｎパ
ルス）をｍ個計数する間、分周器１２に動作指示信号を
出力し続けるカウンタ１６とから構成されている。
上述した構成において、クロック平滑動作を行っていな
い場合には、発振器１０から出力される基準クロックを
分周器１２で１／ｍ分周し、クロック出力を得る。すな
わち、基準クロックの発振周波数ｆ１ はクロック出
力周波数ｆ２のｍ倍となっている。このとき、分周器１
２のクロック出力の位相は第２図に示すように、通信路
クロックの位相に同期するように通信路クロックから作
成されるリセット信号により制御されている。したがっ
て、通信路クロックと分周器１２のクロック出力とは、
クロック制御（クロック平滑化）を行っていない場合に
は同一周波数となるが、クロック制御が行われた場合に
は互いに独立したクロックとなる。このときの分周器１
２のクロック出力は、データを生成しているクロックと
同一のものとなる。
い場合には、発振器１０から出力される基準クロックを
分周器１２で１／ｍ分周し、クロック出力を得る。すな
わち、基準クロックの発振周波数ｆ１ はクロック出
力周波数ｆ２のｍ倍となっている。このとき、分周器１
２のクロック出力の位相は第２図に示すように、通信路
クロックの位相に同期するように通信路クロックから作
成されるリセット信号により制御されている。したがっ
て、通信路クロックと分周器１２のクロック出力とは、
クロック制御（クロック平滑化）を行っていない場合に
は同一周波数となるが、クロック制御が行われた場合に
は互いに独立したクロックとなる。このときの分周器１
２のクロック出力は、データを生成しているクロックと
同一のものとなる。
また、第２図に示すように、リセット信号間にはＬ個の
クロックが存在しているものとする。クロック平滑化の
際にはこのリセット信号間のクロック数が進みの場合に
Ｌ＋１個、遅れの場合にＬ−１個となるようにし、かつ
クロックの位相推移が緩やかになるようにすればよい。
クロックが存在しているものとする。クロック平滑化の
際にはこのリセット信号間のクロック数が進みの場合に
Ｌ＋１個、遅れの場合にＬ−１個となるようにし、かつ
クロックの位相推移が緩やかになるようにすればよい。
このために、１回のクロックの位相推移量を３６０°の
１／ｍとしたときに通信路クロックをカウンタ１４がｎ
個計数するごとに、分周器１２のクロック出力の位相推
移動作を１回行い、この動作をｍ回行えばよいことにな
る。
１／ｍとしたときに通信路クロックをカウンタ１４がｎ
個計数するごとに、分周器１２のクロック出力の位相推
移動作を１回行い、この動作をｍ回行えばよいことにな
る。
なお、Ｌ＞ｎ−ｍとなるようにり、ｍ、ｎの値を決定す
る。一般にｍの値がｍ＝ １００程度であれば１回の位
相推移量は十分小さいと言われている。また、クロック
平滑化動作中のクロック出力における周波数精度は、ク
ロック平滑化動作が行われていないときに対して±ｌ
／ ｎ −ｍとなり、このクロック出力を受信するデー
タ端末装置等の装置が動作可能な周波数範囲にｎ、ｍの
値が選択される。
る。一般にｍの値がｍ＝ １００程度であれば１回の位
相推移量は十分小さいと言われている。また、クロック
平滑化動作中のクロック出力における周波数精度は、ク
ロック平滑化動作が行われていないときに対して±ｌ
／ ｎ −ｍとなり、このクロック出力を受信するデー
タ端末装置等の装置が動作可能な周波数範囲にｎ、ｍの
値が選択される。
次に、第１図に示したクロック平滑回路の動作を説明す
る。クロック平滑化動作の際には、その動作の開始を意
味するスタート信号がカウンタ１６に、またクロック出
力の位相の進みまたは遅れを指示する信号が分周器１２
にそれぞれ入力される。カウンタ１４は通信路クロック
をｎ個計数し、その都度カウンタ１６および分周器１２
に１個のパルスを出力する。分周器１２では、カウンタ
１４よりパルスを１側受は取った際に３６０° ・１／
ｍの位相だけ進みまたは遅れたクロックを１個出力する
。この位相をシフトする動作は、分周比を１クロック分
の時間だけ変化させることにより実施する。すなわち、
通常の分周比は１／ｍであるが、クロックの位相を３６
０°進ませる場合には分周比を１／ｍ−１とし、逆に遅
らせる場合には分周比を１／ｍ＋１とする。
る。クロック平滑化動作の際には、その動作の開始を意
味するスタート信号がカウンタ１６に、またクロック出
力の位相の進みまたは遅れを指示する信号が分周器１２
にそれぞれ入力される。カウンタ１４は通信路クロック
をｎ個計数し、その都度カウンタ１６および分周器１２
に１個のパルスを出力する。分周器１２では、カウンタ
１４よりパルスを１側受は取った際に３６０° ・１／
ｍの位相だけ進みまたは遅れたクロックを１個出力する
。この位相をシフトする動作は、分周比を１クロック分
の時間だけ変化させることにより実施する。すなわち、
通常の分周比は１／ｍであるが、クロックの位相を３６
０°進ませる場合には分周比を１／ｍ−１とし、逆に遅
らせる場合には分周比を１／ｍ＋１とする。
一方、カウンタ１６はスタート信号を受けた後、カウン
タ１４から出力されるパルスをｍ個計数し、この計数動
作中、動作指示信号を分周器１２に出力し続ける。この
結果、分周器１２では、通信路クロックがｎ個出力され
るごとに１回、クロック出力の位相を３６０° ・１／
ｍだけ推移させる動作をｍ回行うことになる。ここで、
Ｌ＞ｎ−ｍの条件が設定されており、かつスタート信号
がリセット信号に同期するように発生するので、分周器
１２のクロック出力の位相は緩やかに推移する。
タ１４から出力されるパルスをｍ個計数し、この計数動
作中、動作指示信号を分周器１２に出力し続ける。この
結果、分周器１２では、通信路クロックがｎ個出力され
るごとに１回、クロック出力の位相を３６０° ・１／
ｍだけ推移させる動作をｍ回行うことになる。ここで、
Ｌ＞ｎ−ｍの条件が設定されており、かつスタート信号
がリセット信号に同期するように発生するので、分周器
１２のクロック出力の位相は緩やかに推移する。
以上説明したように本発明では、スタッフ多重化装置の
受信回路から出力されるクロックの急激なりロツタ位相
の変化を緩やかな変化に平滑するクロック平滑回路本来
の機能をディジタル回路で実現するように構成したので
、本発明によればクロック平滑回路の製造が容易でかつ
調整が不要であると共に、部品の周囲温度または経年変
化等により回路の特性が変化することがない。
受信回路から出力されるクロックの急激なりロツタ位相
の変化を緩やかな変化に平滑するクロック平滑回路本来
の機能をディジタル回路で実現するように構成したので
、本発明によればクロック平滑回路の製造が容易でかつ
調整が不要であると共に、部品の周囲温度または経年変
化等により回路の特性が変化することがない。
第１図は本発明に係わるスタッフ多重化装置のクロック
平滑回路の一実施例の構成を示すブロック図、第２図は
リセット信号とクロック信号との関係を示すタイミング
図である。 １０・・・・・・発振器、１２・・・・・・分周器、１
４．１６・・・・・・カウンタ。
平滑回路の一実施例の構成を示すブロック図、第２図は
リセット信号とクロック信号との関係を示すタイミング
図である。 １０・・・・・・発振器、１２・・・・・・分周器、１
４．１６・・・・・・カウンタ。
Claims (1)
- 【特許請求の範囲】 データを生成するクロックとは独立したクロックで動
作するディジタル通信路を利用してデータ通信を可能と
するスタッフ多重化装置のクロック平滑回路において、 通信路クロックを計数して一定周期ごとにパルスを出力
する第１のカウンタと、 データ速度を決定するクロックの発振源となる発振器と
、 この発振器出力を所定の分周比で分周する分周器と、 前記第１のカウンタの出力パルス数を計数し、この計数
結果に基づいてクロック平滑回路の平滑動作時間を決定
する第２のカウンタと、 クロック平滑動作時にクロックの位相を進ませまたは遅
らせるために、前記分周器の分周比を変更するように指
示する制御手段 とを具備することを特徴とするスタッフ多重化装置のク
ロック平滑回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251792A JPH03117042A (ja) | 1989-09-29 | 1989-09-29 | スタッフ多重化装置のクロック平滑回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1251792A JPH03117042A (ja) | 1989-09-29 | 1989-09-29 | スタッフ多重化装置のクロック平滑回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03117042A true JPH03117042A (ja) | 1991-05-17 |
Family
ID=17228002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1251792A Pending JPH03117042A (ja) | 1989-09-29 | 1989-09-29 | スタッフ多重化装置のクロック平滑回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03117042A (ja) |
-
1989
- 1989-09-29 JP JP1251792A patent/JPH03117042A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4658406A (en) | Digital frequency divider or synthesizer and applications thereof | |
| US5781054A (en) | Digital phase correcting apparatus | |
| JPH0744448B2 (ja) | デジタル位相同期ル−プ回路 | |
| JPH024172B2 (ja) | ||
| US4668917A (en) | Phase comparator for use with a digital phase locked loop or other phase sensitive device | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| US5111486A (en) | Bit synchronizer | |
| JP2541398B2 (ja) | 多重周波数デジタル位相同期ル―プ回路 | |
| JPH0411051B2 (ja) | ||
| JPH03117042A (ja) | スタッフ多重化装置のクロック平滑回路 | |
| JPS59143444A (ja) | デイジタルフエ−ズロツクドル−プ回路 | |
| JP2910098B2 (ja) | Ｐｌｌ回路 | |
| JPS6320051B2 (ja) | ||
| JPS61140221A (ja) | タイミング発生回路 | |
| JPH0445011B2 (ja) | ||
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0631795Y2 (ja) | デイジタル信号同期回路 | |
| KR900002636B1 (ko) | 디지탈 교환기의 송신클럭동기장치 | |
| JPS60116253A (ja) | ビット同期装置 | |
| JPS585614B2 (ja) | 位相同期発振器 | |
| JPH01243620A (ja) | ディジタル位相同期発振器 | |
| JPS6333739B2 (ja) | ||
| JPH05199498A (ja) | クロツク発生回路 | |
| JP2734782B2 (ja) | スタッフ多重化装置のクロック平滑回路 | |
| JP2994021B2 (ja) | Ｐｌｌ周波数シンセサイザー |