JPH03154572A - 直流再生回路,同期分離回路及びそのいずれかを有するテレビジョン受像機 - Google Patents
直流再生回路,同期分離回路及びそのいずれかを有するテレビジョン受像機Info
- Publication number
- JPH03154572A JPH03154572A JP1292340A JP29234089A JPH03154572A JP H03154572 A JPH03154572 A JP H03154572A JP 1292340 A JP1292340 A JP 1292340A JP 29234089 A JP29234089 A JP 29234089A JP H03154572 A JPH03154572 A JP H03154572A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- signal
- composite video
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複合映像信号用の直流再生回路、同期分離回
路及びそのいずれかを有するテレビジョン受像機に関す
る。
路及びそのいずれかを有するテレビジョン受像機に関す
る。
従来の複合映像信号から同期信号を分離するために用い
られる直流再生回路を第6図に示す。入力端1に正極性
の複合映像(8号を入力し、出力端5より出力を取り出
す。動作は、出力端5に得られる複合映像信号の同期信
号ピーク電圧(以下ピーク値)が、起電力12が発生す
る電圧より低いと、ダイオード9がONL、入力コンデ
ンサ2を充電し、直流バイアスを上昇させる。ピーク値
が起電力12が発生する電圧より高いと、ダイオード9
はONせず、放電抵抗8により、入力コンデンサ2の電
荷を放電する事により、出力@5の直流バイアスを下降
させる。以上の動作により、複合映像信号の直流再生を
行なう。
られる直流再生回路を第6図に示す。入力端1に正極性
の複合映像(8号を入力し、出力端5より出力を取り出
す。動作は、出力端5に得られる複合映像信号の同期信
号ピーク電圧(以下ピーク値)が、起電力12が発生す
る電圧より低いと、ダイオード9がONL、入力コンデ
ンサ2を充電し、直流バイアスを上昇させる。ピーク値
が起電力12が発生する電圧より高いと、ダイオード9
はONせず、放電抵抗8により、入力コンデンサ2の電
荷を放電する事により、出力@5の直流バイアスを下降
させる。以上の動作により、複合映像信号の直流再生を
行なう。
また、上記の動作をトランジスタを用いて行なうものに
特開昭63−138884号公報に記載のものがある。
特開昭63−138884号公報に記載のものがある。
しかし、両者とも、入力コンデンサ2を充電する事は容
易に行えるが、放電に関しては、放電抵抗8のみにより
行われるため、速やかに放電を行う必要がある入力信号
が入力されると、応答に時間がかかり、良好な特性が得
られない。
易に行えるが、放電に関しては、放電抵抗8のみにより
行われるため、速やかに放電を行う必要がある入力信号
が入力されると、応答に時間がかかり、良好な特性が得
られない。
この様な問題点を解決した回路としては、テレビカメラ
用として提案されたものに、特開昭55−33365号
公報に記載のものがある。しかし、この回路は、安定な
タイミング発生器により供給される、映像信号と位相の
一致したクランプパルス、サンプルパルスが必要であり
、テレビジョン受像機用としては適さない。
用として提案されたものに、特開昭55−33365号
公報に記載のものがある。しかし、この回路は、安定な
タイミング発生器により供給される、映像信号と位相の
一致したクランプパルス、サンプルパルスが必要であり
、テレビジョン受像機用としては適さない。
上記従来技術は、画面明るさが急変する内容の映像信号
が入力された時、直流バイアスをそれに応答して変化さ
せねばならないが、応答に時間がかかる、応答時波形歪
を発生させるなどの問題があった。
が入力された時、直流バイアスをそれに応答して変化さ
せねばならないが、応答に時間がかかる、応答時波形歪
を発生させるなどの問題があった。
また、このため後段に接続される同期分な回路が誤動作
し、偏向回路の良好な動作が得られない、もしくは得る
のが難しいという問題があった。またこのため、これら
回路を有するテレビジョン受像機において1画面が歪む
1画面が流れるなどの問題があった。
し、偏向回路の良好な動作が得られない、もしくは得る
のが難しいという問題があった。またこのため、これら
回路を有するテレビジョン受像機において1画面が歪む
1画面が流れるなどの問題があった。
本発明の目的は、応答に時間がかからず、良好な特性が
得られる直流再生回路を提供することにある。
得られる直流再生回路を提供することにある。
また、本発明の他の目的は、誤動作のない同期分は回路
を提供することにある。
を提供することにある。
また1本発明の別の目的は、画面が歪んだり流れたりす
ることのないテレビジョン受像機を提供することにある
。
ることのないテレビジョン受像機を提供することにある
。
上記した目的を達成するために、本発明では、直流バイ
アスの加えられた複合映像信号を入力し、該複合映像信
号中の同期信号のピーク値を検出する手段と、検出され
た前記ピーク値と予め設定された目標値とを比較する手
段と、その比較結果に応じて前記複合映像信号に加えら
れた前記直流バイアスを制御する手段と、で構成するよ
うにした。
アスの加えられた複合映像信号を入力し、該複合映像信
号中の同期信号のピーク値を検出する手段と、検出され
た前記ピーク値と予め設定された目標値とを比較する手
段と、その比較結果に応じて前記複合映像信号に加えら
れた前記直流バイアスを制御する手段と、で構成するよ
うにした。
前記ピーク値検出手段は、複合映像信号中の同期信号の
ピーク値を検出する。この値が変動する事は、複合映像
信号の直流レベルが変動する事を意味する。よって、ピ
ーク値を前記比較手段により目標値と比較して、直流レ
ベル変動を検出し、その結果に応じて5複合映像信号に
加えられた直流バイアスを前記制御手段により制御する
。これにより、複合映像信号の直流レベルを安定化して
、直流再生を行うことができる。従って、直流レベルが
安定化されるので同期分離回路は誤動作する事がない。
ピーク値を検出する。この値が変動する事は、複合映像
信号の直流レベルが変動する事を意味する。よって、ピ
ーク値を前記比較手段により目標値と比較して、直流レ
ベル変動を検出し、その結果に応じて5複合映像信号に
加えられた直流バイアスを前記制御手段により制御する
。これにより、複合映像信号の直流レベルを安定化して
、直流再生を行うことができる。従って、直流レベルが
安定化されるので同期分離回路は誤動作する事がない。
以下1本発明の一実施例を第1図により説明する。
デンサ2を通り、ピーク検出回路4へ入力する。
ピーク検出回路4にて、複合映像信号の、ピーク値を検
出し、直流バイアス制御回路3へ入力する。
出し、直流バイアス制御回路3へ入力する。
直流バイアス制御回路3にて、ピーク値信号を、目標値
と比較し、その比較結果に従い、入力コンデンサ2に与
える直流バイアスを制御する。以上の動作により、出力
端5に直流再生した複合映像信号を得ることができる。
と比較し、その比較結果に従い、入力コンデンサ2に与
える直流バイアスを制御する。以上の動作により、出力
端5に直流再生した複合映像信号を得ることができる。
出力端5の出力信号を、同期分離回路6へ入力する。同
期分離回路6は、入力信号をスライスレベルによりスラ
イスし、同期信号を分離し、同期信号出力端7へ出力す
る。
期分離回路6は、入力信号をスライスレベルによりスラ
イスし、同期信号を分離し、同期信号出力端7へ出力す
る。
次に、第1図の実施例の具体的摺成例を第2図に、その
要部信号波形を第3図にそれぞれ示す。
要部信号波形を第3図にそれぞれ示す。
入力端1に入力信号を入力する。入力信号は入力コンデ
ンサ2を介した後、ピーク検出回路4に入力する。ピー
ク検出回路4は、バッファ13と、ダイオード14.1
5と、ホールドコンデンサ20.21と、スイッチ(以
下、SWと略す)A18と、5WB19と、保護抵抗1
6.17と、複合映像信号を入力端1から入力し、入力
コンピーク検出回路4は、入力43号中のピーク値をホ
ールドし、ホールドA(8号3aとホールドB信号3b
を得る。そして、同期発振タイミングコントロール28
により、5WA18と5WB19とが交互に2 L−I
周期で0N−OFFして、リセットされる。また、ホー
ルドA信号3aとホールドB信号3bを5WC22によ
り、IHごとに交互に切換える事により、ピーク信号3
cを得る。
ンサ2を介した後、ピーク検出回路4に入力する。ピー
ク検出回路4は、バッファ13と、ダイオード14.1
5と、ホールドコンデンサ20.21と、スイッチ(以
下、SWと略す)A18と、5WB19と、保護抵抗1
6.17と、複合映像信号を入力端1から入力し、入力
コンピーク検出回路4は、入力43号中のピーク値をホ
ールドし、ホールドA(8号3aとホールドB信号3b
を得る。そして、同期発振タイミングコントロール28
により、5WA18と5WB19とが交互に2 L−I
周期で0N−OFFして、リセットされる。また、ホー
ルドA信号3aとホールドB信号3bを5WC22によ
り、IHごとに交互に切換える事により、ピーク信号3
cを得る。
次に、ピーク信号3cは直流バイアス制御回路3に入力
される。直流バイアス制御回路3は、ピーク信号3cを
目標値23と比較器24で比較して、直流バイアス3d
を得る。そして直流バイアス3dを保護抵抗25を介し
て入力コンデンサ2に与え、直流再生出力3eを得る。
される。直流バイアス制御回路3は、ピーク信号3cを
目標値23と比較器24で比較して、直流バイアス3d
を得る。そして直流バイアス3dを保護抵抗25を介し
て入力コンデンサ2に与え、直流再生出力3eを得る。
次に、直流再生出力3eは同期分離回路6に入力される
。同期分離回路6は、直流再生出力3eをコンパレータ
26によりスライスレベル27と比較する事により、同
期分離出力3fを得る。次に、同期分離出力3fは同期
分離出力端7より出力されると共に、同期発振タイミン
グコントロール回路28に入力される。同期発振タイミ
ングコントロール回路28は、同期分離出力3fを入力
すると、5WA18.5WB19のON−〇FF信号、
5WC20のコン1−ロール信号を得ると共に、水平同
期。
。同期分離回路6は、直流再生出力3eをコンパレータ
26によりスライスレベル27と比較する事により、同
期分離出力3fを得る。次に、同期分離出力3fは同期
分離出力端7より出力されると共に、同期発振タイミン
グコントロール回路28に入力される。同期発振タイミ
ングコントロール回路28は、同期分離出力3fを入力
すると、5WA18.5WB19のON−〇FF信号、
5WC20のコン1−ロール信号を得ると共に、水平同
期。
垂直同期を得、水平同期信号出力端30.垂直同期信号
出力端31に出力する。
出力端31に出力する。
本実施例によれば、2つのホールドコンデンサ20と2
1を5WA18と5WB19によりリセットするので応
答スピードが速く、安定した直流再生出力を得られるた
め、同期分離口vJe内のコンパレータ26が誤動作せ
ず、良好な同期分は出力35が得られる。また、5WA
18とS W B19を2H周期でON−OFFするの
で、同期発振タイミングコントロール回路28が、入力
信号に同期していない時でも安定に動作する事ができる
。
1を5WA18と5WB19によりリセットするので応
答スピードが速く、安定した直流再生出力を得られるた
め、同期分離口vJe内のコンパレータ26が誤動作せ
ず、良好な同期分は出力35が得られる。また、5WA
18とS W B19を2H周期でON−OFFするの
で、同期発振タイミングコントロール回路28が、入力
信号に同期していない時でも安定に動作する事ができる
。
また、本実施例によれば、入力コンデンサ2以外は、I
C化が可能なため、直流再生回路をIC化し、部品点数
を削減できる。
C化が可能なため、直流再生回路をIC化し、部品点数
を削減できる。
なお1本実施例では、リセット用の5WA18と5WB
19を、ホールドコンデンサ20.21から、保護抵抗
16.17を通し、電源に接続しているが、ダイオード
14.15をショートする様に接続しても同様な効果が
得られる。また、目標値23は可変できる様にしても良
い。
19を、ホールドコンデンサ20.21から、保護抵抗
16.17を通し、電源に接続しているが、ダイオード
14.15をショートする様に接続しても同様な効果が
得られる。また、目標値23は可変できる様にしても良
い。
次に、本発明の他の実施例を第4図に、その要部信号波
形を第5図にそれぞれ示す。
形を第5図にそれぞれ示す。
入力端1より入力された複合映像イコ号は、加算器23
により直流バイアスを与えられる。(上記第1図の実施
例では入力コンデンサを充電する事により直流バイアス
を与えていた。)さらに、ピーク検出回路34にてピー
ク値を検出し、サンプルホールド回v!33にてホール
ドし、直流バイアス制御回路36内の比較機24により
目標値23と比較し誤差信号を得、直流バイアス4dと
して加算器32に入力し、直流再生を行う。直流再生さ
れた複合映像イコ号を同期分離回路6により、同期分i
ff!を行い、同期発振タイミングコンI〜ロール回路
35により、サンプルホールド回路33に入力するサン
プルパルス4bと、ピーク検出回路34に入力するリセ
ットパルス4aと、をそれぞれ作成し、動作の安定性向
上を計る。
により直流バイアスを与えられる。(上記第1図の実施
例では入力コンデンサを充電する事により直流バイアス
を与えていた。)さらに、ピーク検出回路34にてピー
ク値を検出し、サンプルホールド回v!33にてホール
ドし、直流バイアス制御回路36内の比較機24により
目標値23と比較し誤差信号を得、直流バイアス4dと
して加算器32に入力し、直流再生を行う。直流再生さ
れた複合映像イコ号を同期分離回路6により、同期分i
ff!を行い、同期発振タイミングコンI〜ロール回路
35により、サンプルホールド回路33に入力するサン
プルパルス4bと、ピーク検出回路34に入力するリセ
ットパルス4aと、をそれぞれ作成し、動作の安定性向
上を計る。
本実施例は、ピーク検出回路34によりピーク値を検出
し、サンプルホールド回路33によりホールドする動作
をIH同周期行うため、同期発振タイミングコントロー
ル回路35が、入力された複合映像信号に同期していな
くても、安定に直流再生を行う事ができる。
し、サンプルホールド回路33によりホールドする動作
をIH同周期行うため、同期発振タイミングコントロー
ル回路35が、入力された複合映像信号に同期していな
くても、安定に直流再生を行う事ができる。
以上説明したように1本発明によれば、応答に時間がか
からず、良好な特性が得られるため、直流再生出力とし
て、安定した直流レベルの複合同期信号を得ることがで
きる。
からず、良好な特性が得られるため、直流再生出力とし
て、安定した直流レベルの複合同期信号を得ることがで
きる。
したがって、その様な直流再生出力を用いることによっ
て、同期分離回路は誤動作することがなく、安定した同
期分離出力を得ることができる。
て、同期分離回路は誤動作することがなく、安定した同
期分離出力を得ることができる。
また、このため、テレビジョン受像機においても1画面
が歪んだり、流れたりすることがなくなる。
が歪んだり、流れたりすることがなくなる。
第1図は本発明の一実施例を示すブロック図、第2図は
第1図の実施例の具体的な回路構成を示す回路図、第3
図は第2図の要部信号波形を示す波形図、第4図は本発
明の他の実M!1例を示すブロック図、第5図は第4図
の要部信号波形を示す波形図、第6図は従来の直流再生
回路を示す回路図、である。 1・・・入力端、2・・・入力コンデンサ。 3・・直流バイアス制御回路、4・・・ピーク検出回路
。 5・・・出力端、6・・・同期分は回路。 7・・・同期信号出力端。 躬 乙 1−・−入力坊 ?・・入カコレ子ノサ 3−・直凡ノ<イ7ス帛I)珊テ[うび芒ト4−−−ヒ
゛−7卆敗ムロ「ト 5− 出、カ輩6 、g−−一間期分産り困赤 7−・−同期1号二勾謁 第 固 肩 区 θ〜 WAoFF 吊 4 1− 入力塙 24−−一几較1イ 躬 肥 一一/)−1−s
第1図の実施例の具体的な回路構成を示す回路図、第3
図は第2図の要部信号波形を示す波形図、第4図は本発
明の他の実M!1例を示すブロック図、第5図は第4図
の要部信号波形を示す波形図、第6図は従来の直流再生
回路を示す回路図、である。 1・・・入力端、2・・・入力コンデンサ。 3・・直流バイアス制御回路、4・・・ピーク検出回路
。 5・・・出力端、6・・・同期分は回路。 7・・・同期信号出力端。 躬 乙 1−・−入力坊 ?・・入カコレ子ノサ 3−・直凡ノ<イ7ス帛I)珊テ[うび芒ト4−−−ヒ
゛−7卆敗ムロ「ト 5− 出、カ輩6 、g−−一間期分産り困赤 7−・−同期1号二勾謁 第 固 肩 区 θ〜 WAoFF 吊 4 1− 入力塙 24−−一几較1イ 躬 肥 一一/)−1−s
Claims (1)
- 【特許請求の範囲】 1、直流バイアスの加えられた複合映像信号を入力し、
該複合映像信号中の同期信号のピーク値を検出する手段
と、検出された前記ピーク値と予め設定された目標値と
を比較する手段と、その比較結果に応じて前記複合映像
信号に加えられた前記直流バイアスを制御する手段と、
により構成されたことを特徴とする直流再生回路。 2、請求項1に記載の直流再生回路における前記直流バ
イアスの加えられた前記複合映像信号を入力し、該複合
映像信号と或る直流レベルとを比較することにより、前
記複合映像信号中の同期信号を分離することを特徴とす
る同期分離回路。 3、請求項1に記載の直流再生回路を有したことを特徴
とするテレビジョン受像機。 4、請求項2に記載の同期分離回路を有したことを特徴
とするテレビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292340A JPH03154572A (ja) | 1989-11-13 | 1989-11-13 | 直流再生回路,同期分離回路及びそのいずれかを有するテレビジョン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1292340A JPH03154572A (ja) | 1989-11-13 | 1989-11-13 | 直流再生回路,同期分離回路及びそのいずれかを有するテレビジョン受像機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03154572A true JPH03154572A (ja) | 1991-07-02 |
Family
ID=17780529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1292340A Pending JPH03154572A (ja) | 1989-11-13 | 1989-11-13 | 直流再生回路,同期分離回路及びそのいずれかを有するテレビジョン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03154572A (ja) |
-
1989
- 1989-11-13 JP JP1292340A patent/JPH03154572A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03154572A (ja) | 直流再生回路,同期分離回路及びそのいずれかを有するテレビジョン受像機 | |
| JP2758126B2 (ja) | テレビジョン受像機 | |
| US7463309B2 (en) | Data slicer for generating a reference voltage | |
| JPS5851675A (ja) | Agc回路 | |
| US4246599A (en) | Abnormal separation detecting circuits of chromatic signals of SECAM systems | |
| KR900002812B1 (ko) | 수평동기신호의 주파수 판별회로 | |
| JP2963915B2 (ja) | 同期分離回路 | |
| JP2812490B2 (ja) | 自動利得調整回路 | |
| JP3232594B2 (ja) | 同期回路 | |
| JP3057697B2 (ja) | 映像信号処理装置と同期信号検知回路 | |
| JP3198203B2 (ja) | 同期分離装置 | |
| JPH0322764A (ja) | クランプ回路 | |
| JPH0257069A (ja) | 同期検出回路 | |
| JPH0426280A (ja) | 映像信号処理回路 | |
| JP3019315B2 (ja) | Afcロック判別回路 | |
| JPH01194759A (ja) | 追従形自動周波数制御水平発振回路 | |
| KR0136008B1 (ko) | 합성동기신호의 처리가 가능한 분리동기신호 처리장치 | |
| JP3263571B2 (ja) | 映像信号処理回路 | |
| JPH0461565A (ja) | 正極水平同期信号分離回路 | |
| KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
| JPS581006Y2 (ja) | 同期回路 | |
| KR940000159Y1 (ko) | 고화질용 키드 펄스 발생기 | |
| JPH11196288A (ja) | 垂直同期分離回路 | |
| JP3357769B2 (ja) | 映像信号処理回路 | |
| JP2877635B2 (ja) | ドロップアウト検出装置 |