JPH0317481Y2 - - Google Patents

Info

Publication number
JPH0317481Y2
JPH0317481Y2 JP1981197602U JP19760281U JPH0317481Y2 JP H0317481 Y2 JPH0317481 Y2 JP H0317481Y2 JP 1981197602 U JP1981197602 U JP 1981197602U JP 19760281 U JP19760281 U JP 19760281U JP H0317481 Y2 JPH0317481 Y2 JP H0317481Y2
Authority
JP
Japan
Prior art keywords
circuit
output
clock pulse
signal
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981197602U
Other languages
English (en)
Other versions
JPS58101314U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP19760281U priority Critical patent/JPS58101314U/ja
Publication of JPS58101314U publication Critical patent/JPS58101314U/ja
Application granted granted Critical
Publication of JPH0317481Y2 publication Critical patent/JPH0317481Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【考案の詳細な説明】 本考案はクロツクパルス発生回路に関し、特に
入力信号に同期したクロツクパルスを発生する回
路に関するものである。
デイジタル・オーデイオデイスクは、オーデイ
オ信号をデイジタル化してデイスクの表面に線速
度一定として光学的に高密度で記録したものであ
り、デイスク上に記録される信号フオーマツトは
例えば第1図に示すように定められている。つま
り、この方式に於いては、1フレームを一定数の
ビツト(例えば588ビツト)によつて構成されて
おり、このフレームを連続させて同一デイスク上
に線速度一定として記録されている。そして、こ
の各フレームの信号フオーマツトは同期部PAと
情報部PBとに区分されており、同期部PAは各フ
レームの冒頭部分にそれぞれ位置付けられてい
る。また、同期部PAは第1図に示すように22ビ
ツトによつて構成されており、最初の11ビツトが
連続して“0”のときにはこれに続く11ビツトが
連続して“1”となり、最初の11ビツトが連続し
て“1”のときには続く11ビツトが連続して
“0”となるように設定されている。そしてこの
場合、最初の11ビツトはその前のフレームの末尾
ビツトに対して逆になるように設定されており、
このようにして予め定められた単位ビツト(11ビ
ツト)で“0”または“1”が連らなるフオーマ
ツトは1フレーム中に於いてこの同期部PAのみ
に限定されている。すなわち、情報部PBはいか
なる場合であつても11ビツト単位の“0”または
“1”が連らなるフオーマツトが生じないように
構成されている。また、情報部PBは無信号時に
於ける直流化を防止するために、常に3ビツト以
上にわたつて“1”信号または“0”信号が連続
する信号となつており、従つて、情報部PBは3
≦B<11ビツトの範囲にわたつてのみ連続する信
号として表わされることになる。
このように構成されたデイジタル・オーデイオ
デイスクは、線速度一定としてデイスク上のデイ
ジタル情報を光学的に読み取つて復調することに
より、高忠実度のオーデイオ信号が容易に得られ
るものである。
この場合、読み取り信号の復調に際しては、デ
イジタル・オーデイオデイスクの記録時に於ける
ビツト周期に一致するクロツクパルスを発生さ
せ、このクロツクパルスを用いて読み取り信号を
サンプリングすることにより各ビツト信号を判別
している。そして、この場合に於けるクロツクパ
ルスは、デイジタルオーデイオデイスクの読み取
り信号に正確に同期している必要がある。
しかしながら、オーデイオデイスクの再生に際
しては、モータの回転むらあるいはデイスクのゆ
がみ等によつて線速度一定としての読み出しが行
なえなくなり、読み出し信号の内部クロツクパル
スの同期がずれて高精度の再生が行なえなくなる
問題を有している。
従つて、本考案による目的は、外部入力信号に
同期したクロツクパルスを容易にかつ確実に発生
することが出来るとともに、比較的大きな位相ず
れに対しても確実な追従が行なえるクロツクパル
ス発生回路を提供することである。
第2図は本考案による同期信号発生回路の一実
施例を示す回路図であつて、特にデイジタル・オ
ーデイオデイスクの再生信号に同期したクロツク
パルスを発生する場合に適用したものである。同
図に於いて1は再生信号Aの正成分のみを取り出
す負成分カツト回路であつて、抵抗1aとダイオ
ード1bとによつて構成されている。2は負成分
カツト回路1の出力Bを微分する微分回路であつ
て、周知のようにコンデンサ2a、オペレーシヨ
ンアンプ2bおよび抵抗2cとによつて構成され
ている。3は微分回路2から送出される微分出力
Cの負成分をカツトして正成分のみを出力信号D
として発生する負成分カツト回路であつて、抵抗
3aとダイオード3bとによつて構成されてい
る。4は負成分カツト回路3から供給される正成
分の微分出力を入力として、その後縁側をなまら
せて比較的ゆるやかなスロープを付与した出力D
を発生するスロープ成形回路であつて、負成分カ
ツト回路3に設けられている抵抗3bを順方向に
於いてのみバイパスするダイオード4aと、負成
分カツト回路3の出力端と電源およびケースとの
間にそれぞれ接続されたコンデンサ4bおよび抵
抗4cとによつて構成されている。5は微分回路
2の出力Cを+5Vプルアツプした出力Eを発生
するプルアツプ回路であつて、抵抗5aとプルア
ツプ用の抵抗5bとによつて構成されている。6
は後述する電圧制御型可変発振器9から供給され
るクロツクパルスCPによつてスロープ成形回路
4の出力D′およびプルアツプ回路5の出力Eを
それぞれ個別にラツチするDタイプのデユアルフ
リツプフロツプ回路で形成されるラツチ回路、7
はラツチ回路6の出力信号F,Gの差を求める差
動回路であつて、抵抗7aを介して出力信号Gを
反転入力としかつ抵抗7bを介して出力信号Fを
非反転入力とするオペレーシヨンアンプ7cと、
このオペレーシヨンアンプ7cの出力信号を反転
入力端に帰還する抵抗7dと、オペレーシヨナル
アンプ7cの非反転入力端とアース間に接続され
た抵抗7eとによつて構成されている。8は差動
回路7の出力信号Hを入力として、低域成分のみ
を出力信号Iとして送出するアクテイブローパス
フイルタであつて、周知の様に抵抗8a、オペレ
ーシヨナルアンプ8bおよびコンデンサ8cとに
よつて構成されている。9は前述した電圧制御型
可変発振器であつて、アクテイブローパスフイル
タ8の出力信号Iをバスキヤツプダイオード9a
に供給して容量成分を可変することにより発振周
波数を可変するものである。そして、このように
して発振された出力は、分周器9bに於いて分周
された後にクロツクパルスCPとして出力される。
そしてこの場合、電圧制御型可変発振器9は通常
状態に於いては基準周波数を発振しており、アク
テイブローパスフイルタ8の出力信号Iによつて
微調されるものである。
このように構成されたクロツクパルス発生回路
に於いて、電圧制御型可変発振器9は第3図aに
示すように、基準周期のクロツクパルスCPを発
振している。この状態に於いて、例えば第3図b
に示すようにクロツクパルスCPに同期した再生
信号Aが負成分カツト回路1に供給されると、こ
の回路1は再生信号Aの負成分がカツトされて正
成分の信号のみが第3図cに示すように出力され
る。従つて、この場合に於ける出力信号Bは、第
3図cに示すようにその立上り開始部分がクロツ
クパルスCPの立上りに同期していることになる。
そして、この負成分カツト回路1の出力信号B
は、微分回路2に於いて微分されることにより第
3図dに示す出力信号Cが取り出される。このよ
うにして発生された微分出力信号Cは、負成分カ
ツト回路3に於いて負成分がカツトされて正成分
のみが取り出される。そして、この負成分カツト
回路3から発生される正極性の微分出力Dは、ス
ロープ成形回路4に供給されるわけであるが、微
分回路2から発生される微分出力Cの正極性部分
は、ダイオード4aを介して供給されることにな
る。従つて、スロープ成形回路4から送出される
出力信号D′は第3図eに示すように、第3図d
に示す微分出力信号Cの立上り部分に沿つて上昇
する出力が送出される。そして、この微分出力信
号Cがピークに達した以後に於いては、コンデン
サ4bの充電電流が抵抗4cを介して流れるため
に、微分出力信号Cの立下り部分がコンデンサ4
bと抵抗4cの値によつて決定される時定数に対
応してそのスロープがゆるやかに伸ばされること
になる。つまり、正極性の微分出力がスロープ成
形回路4を通過することにより、第3図eに示す
ように立下り部分にゆるやかなスロープが付与さ
れることになる。
一方、微分回路2の出力信号Cは、プルアツプ
回路5に於いて+5Vがバイアスされることによ
り第3図fに示す出力信号Eが出力される。
このようにして発生された出力信号D′,Eは、
クロツクパルスCPの立上り時にラツチ回路6に
それぞれ取り込まれて保持されるが、このクロツ
クパルスCPの立上りタイミングに於ける出力信
号D′,Eはそれぞれ“L”,“H”レベル(以下
“L”を“0”と、“H”を“1”と称す)である
ために、ラツチ回路6の出力F,Gは第3図g,
hに示すように“0”状態を続けることになる。
この結果、ラツチ回路6の出力信号F,Gを入力
とする差動回路7の出力信号Hは第3図iに示す
ように“0”となり、この出力信号Hを入力とす
るローパスフイルタ8から発生される出力信号I
は、第3図jに示すように基準値Vrとなる。従
つて、この基準値Vrの出力信号Iを制御入力と
する電圧制御型可変発振器9はクロツクパルス
CPの発振周波数を基準値のままとする。
次に、何かの原因によつて第4図に示すように
再生信号AがクロツクパルスCPに対して位相が
遅れると、第4図e,fに示すように再生信号A
の立下り時に、スローブ成形回路3から出力され
る“0”レベルの出力信号D′とプルアツプ回路
5から出力される“0”レベルの出力信号Eがク
ロツクパルスCPの立上り時にラツチ回路6に取
り込まれることになり、これに伴なつてラツチ回
路6の出力Fは第4図gに示すように“0”状態
を続け、またラツチ回路6の出力信号Gは第4図
hに示すようにクロツクパルスCPの1周期間に
於いて“1”となる。この結果、差動回路7の出
力信号Hは第4図iに示すようにラツチ出力Gの
“1”期間に於いてのみ“−1”となる。このよ
うに、再生信号Aの各立下り時にクロツクパルス
CPの1周期間にわたつてのみ負極性となる差動
回路7の出力信号Hは、ローパスフイルタ8を介
して取り出されることにより、その出力信号Iは
第4図jに示すように再生信号Aの立下り時に基
準値Vrから低下した信号となる。従つて、この
出力信号Iの平均値は第4図jの点線で示すよう
に、基準値Vrから多少低下した信号となり、こ
れが電圧制御型可変発振器9に作用してその発振
周波数が低められて再生信号Aに対する位置合せ
が行なわれる。
次に、何かの原因によつて再生信号Aの位相が
第5図に示すようにクロツクパルスCPに対して
進むと、各再生信号Aの立上り時に於いてラツチ
回路6の入力信号D′,Eが共に“H”となる。
この結果、クロツクパルスCPの立上りによつて
ラツチされるラツチ回路6の出力信号Fが第5図
gに示すようにクロツクパルスCPの1周期間に
於いてのみ“1”となり、出力信号Gは第5図h
に示すように“0”状態を続ける。従つて、ラツ
チ出力F,Gを入力とする差動回路7の出力信号
Hは、第5図iに示すように再生信号Aの立上り
時に於いてのみクロツクパルスCPの1周期間に
於いて“1”となる。この差動回路6の出力信号
Hは、ローパスフイルタ8を介して取り出すこと
により、その出力信号Iは第4図jに示すように
なり、その平均値は点線で示すように基準値Vr
よりも多少上昇した信号として電圧制御型可変発
振器9に作用することになる。この結果、電圧制
御型可変発振器9から出力されるクロツクパルス
CPの発振周波数が高められてその位相が進み、
これによつて両者の位相合せが自動的に行なわれ
ることになる。
従つて、このような構成に於いては、外部入力
信号としての再生信号の位相変動に対応して内部
に於いて発振されるクロツクパルスの周波数を可
変して自動的に位置合せを行なうことになり、常
に外部信号に同期したクロツクパルスCPが確実
に得られることになる。また、上述したように負
成分カツト回路3の出力側にスロープ成形回路を
介在した場合には、出力信号D′が第3図〜第5
図にeで示すように正成分微分出力の立下りがゆ
るやかなスロープとなる。従つて、例えば第5図
eに示すように、スレツシヨルドレベルVthを越
える期間t1が微分出力そのままの場合に比較して
大幅に広げられることになる。この結果、位相ず
れに対する追従範囲はt1となるために、これに伴
なつて追従特性が大幅に向上することになる。
なお、上記実施例に於いては、デイジタル・オ
ーデイオデイスクの再生信号に対するクロツクパ
ルスの位相合せを行なつた場合について説明した
が、本考案はこれに限定されるものではなく、
種々の外部信号に同期したクロツクパルスの発生
に使用することが出来るものである。
以上説明したように、本考案によるクロツクパ
ルス発生回路は、外部入力信号の正極性微分出力
の立下り側にスロープを付与したものと、前記微
分出力を直流バイアスした信号とを電圧制御型可
変発振器から発生されるクロツクパルスによつて
ラツチし、前記スロープが付与された正極性微分
出力のラツチ出力と直流バイアスされた微分出力
のラツチ出力の反転出力との差を求め、この差信
号をローパスフイルタを介して前記電圧制御型可
変発振器に供給することにより発振周波数を可変
して位相合せを行なうものである。よつて、外部
入力信号の位相が多少変動した場合に於いても、
この外部入力信号の位相に合わせてクロツクパル
スを正確に発生することが出来る。また、本考案
に於いては、正極性微分出力の立ち下り部分にゆ
るやかなスロープを付与したものであるために、
これに伴なつて位相合せの追従範囲がより広くな
つて追従特性が大幅に向上する等の種々優れた効
果を有する。
【図面の簡単な説明】
第1図はデイジタル・オーデイオデイスクの信
号フオーマツトを示す図、第2図は本考案による
クロツクパルス発生回路の一実施例を示す回路
図、第3図a〜j、第4図a〜j、第5図a〜j
は第2図に示す回路の各部動作波形図である。 1……負成分カツト回路、2……微分回路、3
……負成分カツト回路、4……スロープ成形回
路、5……プルアツプ回路、6……ラツチ回路、
7……差動回路、8……ローパスフイルタ、9…
…電圧制御型可変発振器。

Claims (1)

    【実用新案登録請求の範囲】
  1. 外部より供給される入力信号を微分する微分回
    路と、クロツクパルスを発生する電圧制御型可変
    発振器と、前記微分回路の正極微分出力の立下り
    部分にスロープを付与するスロープ形成回路と、
    前記スロープ形成回路の出力を前記クロツクパル
    スの発生に同期してラツチする第1ラツチ回路
    と、前記微分回路の微分出力に直流バイアスを加
    えて正極性とした信号を前記クロツクパルスの発
    生に同期してラツチし、その反転出力を送出する
    第2ラツチ回路と、前記第1,第2ラツチ回路の
    出力レベル差を求める差動回路と、前記差動回路
    の出力を平均化して前記電圧制御型可変発振器に
    制御信号として供給するローパスフイルタとを備
    え、前記電圧制御型可変発振器から前記入力信号
    に応答したクロツクパルスを得ることを特徴とす
    るクロツクパルス発生回路。
JP19760281U 1981-12-28 1981-12-28 クロツクパルス発生回路 Granted JPS58101314U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19760281U JPS58101314U (ja) 1981-12-28 1981-12-28 クロツクパルス発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19760281U JPS58101314U (ja) 1981-12-28 1981-12-28 クロツクパルス発生回路

Publications (2)

Publication Number Publication Date
JPS58101314U JPS58101314U (ja) 1983-07-09
JPH0317481Y2 true JPH0317481Y2 (ja) 1991-04-12

Family

ID=30110815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19760281U Granted JPS58101314U (ja) 1981-12-28 1981-12-28 クロツクパルス発生回路

Country Status (1)

Country Link
JP (1) JPS58101314U (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5628418B2 (ja) * 1975-01-22 1981-07-01
JPS59827Y2 (ja) * 1977-12-07 1984-01-11 日本電気株式会社 位相同期回路

Also Published As

Publication number Publication date
JPS58101314U (ja) 1983-07-09

Similar Documents

Publication Publication Date Title
JP3345515B2 (ja) ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置
JPS5977633A (ja) デイスク再生装置におけるクロツク再生回路
JPS63287211A (ja) デジタルpll回路
JPH0317481Y2 (ja)
US4777452A (en) Bit clock signal generator for use in a digital signal demodulator
US4580100A (en) Phase locked loop clock recovery circuit for data reproducing apparatus
JPH0156574B2 (ja)
US5166836A (en) Digital signal detecting apparatus
JPH0249573B2 (ja)
JPH0211048B2 (ja)
JP2685529B2 (ja) ビット同期回路
JPS59111422A (ja) 位相同期ル−プ回路
JPS62164651U (ja)
JPH0328863B2 (ja)
JPS59152512A (ja) デジタルデ−タ生成装置
JPS63111724A (ja) クロツク再生位相同期回路
JP2966666B2 (ja) 復調装置
JPH0526273B2 (ja)
JPH0247653Y2 (ja)
JPS6261Y2 (ja)
JPS58159028A (ja) サンプリングパルス発生回路
JPS59124012A (ja) 同期信号再生回路
JPS59186110A (ja) デジタルデ−タ生成装置
JPH08329604A (ja) デジタルオーディオインターフェース
JPS6032161A (ja) デジタル信号再生装置