JPH03236216A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03236216A JPH03236216A JP2031477A JP3147790A JPH03236216A JP H03236216 A JPH03236216 A JP H03236216A JP 2031477 A JP2031477 A JP 2031477A JP 3147790 A JP3147790 A JP 3147790A JP H03236216 A JPH03236216 A JP H03236216A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- exposure
- forming
- alkali
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体装置の製造方法に係り、特にアライナ
−を用いたレジストバターニングに際してポジティブ・
ネガティブ反転像が得られるイメージリバース法に関す
る。
−を用いたレジストバターニングに際してポジティブ・
ネガティブ反転像が得られるイメージリバース法に関す
る。
（従来の技術）
最近、リソグラフィ技術はパターンの微細化が進み、様
々な面から研究、開発がなされている。
々な面から研究、開発がなされている。
また、電極の形成方法としては、化合物半導体などの分
野を中心にリフトオフ法が用いられている。
野を中心にリフトオフ法が用いられている。
このりフトオフ法では、レジストの形状としてオーバー
ハングあるいは逆テーパーが必要となる。
ハングあるいは逆テーパーが必要となる。
この逆テーパーのレジスト形状を安定に得る方法の１つ
としてイメージリバース法が用いられる場合がある。
としてイメージリバース法が用いられる場合がある。
ここで、半導体基板上にスルーホールや配線およびパッ
ド電極などを順次形成する場合、特に配線およびパッド
電極を形成する際に、逆テーパーのレジスト形状を容易
に得るために従来のイメージリバース法を採用した場合
の工程について、第２図（ａ）乃至（１）を参照しなが
ら説明する。
ド電極などを順次形成する場合、特に配線およびパッド
電極を形成する際に、逆テーパーのレジスト形状を容易
に得るために従来のイメージリバース法を採用した場合
の工程について、第２図（ａ）乃至（１）を参照しなが
ら説明する。
まず、第２図（ａ）に示すように、半導体基板２１上に
オーミック電極２２を選択的に形成した後、絶縁膜とな
る酸化膜２３を被覆し、その上にボン型のフォトレジス
ト層２４を塗布し、プリベークする。次に、第２図（ｂ
）に示すように、紫外線などを光源２５とするアライナ
−を用い、マスク２６を通して前記フォトレジスト層２
４のスルーホール形成予定位置に対応する部分を選択的
に露光する。次に、現像処理を行い、第２図（ｃ）に示
すように、スルーホール形成用のレジスト開口部２７を
形成する。次に、レジストパターンをマスクとしてエツ
チング処理を行い、第２図Ｃｄ）に示すように、前記酸
化膜２３を選択的に除去してスルーホール２８を形成し
、さらに、第２図（ｅ）に示すように、前記フォトレジ
スト層２４を剥離する。
オーミック電極２２を選択的に形成した後、絶縁膜とな
る酸化膜２３を被覆し、その上にボン型のフォトレジス
ト層２４を塗布し、プリベークする。次に、第２図（ｂ
）に示すように、紫外線などを光源２５とするアライナ
−を用い、マスク２６を通して前記フォトレジスト層２
４のスルーホール形成予定位置に対応する部分を選択的
に露光する。次に、現像処理を行い、第２図（ｃ）に示
すように、スルーホール形成用のレジスト開口部２７を
形成する。次に、レジストパターンをマスクとしてエツ
チング処理を行い、第２図Ｃｄ）に示すように、前記酸
化膜２３を選択的に除去してスルーホール２８を形成し
、さらに、第２図（ｅ）に示すように、前記フォトレジ
スト層２４を剥離する。
次に、イメージリバース法により、配線およびパッド電
極を形成する。
極を形成する。
即ち、第２図（ｆ）に示すように、半導体基板上全面に
ポジ型のフォトレジスト層３０を塗布し、第２図（ｇ）
に示すように、紫外線などを光源２５とするアライナ−
を用い、マスク３１を通して前記フォトレジスト層３０
の所定の位置を選択的に露光する。これにより、露光部
３０ａにおいては、フォトレジスト中に含まれている感
光剤であるジアゾナフトキノンがアルカリ現像液に可溶
なインデンカルボン酸に変化し、前記フォトレジスト層
３０は露光部３０ａと未露光部３０ｂとに区別される。
ポジ型のフォトレジスト層３０を塗布し、第２図（ｇ）
に示すように、紫外線などを光源２５とするアライナ−
を用い、マスク３１を通して前記フォトレジスト層３０
の所定の位置を選択的に露光する。これにより、露光部
３０ａにおいては、フォトレジスト中に含まれている感
光剤であるジアゾナフトキノンがアルカリ現像液に可溶
なインデンカルボン酸に変化し、前記フォトレジスト層
３０は露光部３０ａと未露光部３０ｂとに区別される。
次に、第２図（ｈ）に示すように、オーブン３２内部の
アンモニアを含む雰囲気３３中で上記半導体基板を加熱
処理（イメージリバーサルベーク）し、脱カルボン反応
を起こさせることにより前記露光部３０ａから二酸化炭
素３４を放出させてアルカリ現像液に不溶なアルカリ不
溶層（インデン）３０Ｃを形成する。次に、第２図（ｉ
）に示すように、紫外線などを光源２５とする露光装置
により半導体基板上全面を露光する。
アンモニアを含む雰囲気３３中で上記半導体基板を加熱
処理（イメージリバーサルベーク）し、脱カルボン反応
を起こさせることにより前記露光部３０ａから二酸化炭
素３４を放出させてアルカリ現像液に不溶なアルカリ不
溶層（インデン）３０Ｃを形成する。次に、第２図（ｉ
）に示すように、紫外線などを光源２５とする露光装置
により半導体基板上全面を露光する。
これにより、前記未露光部３０ｂにおいては、フォトレ
ジスト中に含まれている感光剤であるジアゾナフトキノ
ンがアルカリ可溶なインデンカルボン酸に変化する。次
に、現像処理を行い、第２図（ｊ）に示すように、配線
・パッド電極形成用のレジスト開口部３５を形成し、ポ
ストベークを行う。次に、第２図（ｋ）に示すように、
半導体基板上全面に金属層３６を蒸着する。次に、第２
図（１）に示すように、有機溶剤を用いてリフトオフを
行い、配線およびパッド電極３６′を形成する。
ジスト中に含まれている感光剤であるジアゾナフトキノ
ンがアルカリ可溶なインデンカルボン酸に変化する。次
に、現像処理を行い、第２図（ｊ）に示すように、配線
・パッド電極形成用のレジスト開口部３５を形成し、ポ
ストベークを行う。次に、第２図（ｋ）に示すように、
半導体基板上全面に金属層３６を蒸着する。次に、第２
図（１）に示すように、有機溶剤を用いてリフトオフを
行い、配線およびパッド電極３６′を形成する。
ところで、前記第２図（ｇ）に示した選択露光工程にお
いて、第３図（ａ）に示すように、スルーホール２８に
対するマスク３１の合わせずれが生じた場合には、第２
図（１）に示したリフトオフを行うと、第３図（ｂ）に
示すように、配線およびパッド電極３６′が所望の位置
からずれた位置に形成されてしまい、不要な隙間３７が
生じてしまう。
いて、第３図（ａ）に示すように、スルーホール２８に
対するマスク３１の合わせずれが生じた場合には、第２
図（１）に示したリフトオフを行うと、第３図（ｂ）に
示すように、配線およびパッド電極３６′が所望の位置
からずれた位置に形成されてしまい、不要な隙間３７が
生じてしまう。
（発明が解決しようとする課題）
しかし、上記したような従来のイメージリバース法を採
用した半導体装置の製造方法は、通常のリングラフィ技
術を使用した場合に比べて全面露光や加熱処理などの工
程が増えるので、スループットやコスト面に悪影響を及
ぼすという問題がある。
用した半導体装置の製造方法は、通常のリングラフィ技
術を使用した場合に比べて全面露光や加熱処理などの工
程が増えるので、スループットやコスト面に悪影響を及
ぼすという問題がある。
また、スルーホール形成後に上層の配線やパッド電極な
どを形成する際に、スルーホールに対するマスク合わせ
ずれが生じると、配線およびパッド電極が所望の位置か
らずれた位置に形成されてしまい、不要な隙間が生じて
しまい、歩留り、信頼性が低下するという問題がある。
どを形成する際に、スルーホールに対するマスク合わせ
ずれが生じると、配線およびパッド電極が所望の位置か
らずれた位置に形成されてしまい、不要な隙間が生じて
しまい、歩留り、信頼性が低下するという問題がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、半導体基板上にスルーホールや配線やパッド
電極などを形成する際に、−度のレジスト塗布工程に対
して複数回のレジストパタニングを可能とし、スループ
ットの向上、コストダウン、歩留りや信頼性の向上を図
り得る半導体装置の製造方法を提供することにある。
の目的は、半導体基板上にスルーホールや配線やパッド
電極などを形成する際に、−度のレジスト塗布工程に対
して複数回のレジストパタニングを可能とし、スループ
ットの向上、コストダウン、歩留りや信頼性の向上を図
り得る半導体装置の製造方法を提供することにある。
［発明の構成］
（課題を解決するための手段）
本発明の半導体装置の製造方法は、半導体基板上にポジ
型のフォトレジスト層、または、アミン系化合物を含む
画像反転型のフォトレジスト層を塗布する工程と、前記
フォトレジスト層の所定の位置を露光する第１回目の露
光工程と、アンモニアを含む雰囲気中で前記ポジ型のフ
ォトレジスト層を加熱処理し、または、大気中で前記画
像反転型のフォトレジスト層を加熱処理し、前記第１回
目の露光工程による露光部にアルカリ不溶部を形成する
工程と、前記露光部以外の未露光部に対して露光・現像
処理を複数回に分けて繰り返し行うことにより所望のレ
ジストパターンを形成する工程とを具備することを特徴
とする。
型のフォトレジスト層、または、アミン系化合物を含む
画像反転型のフォトレジスト層を塗布する工程と、前記
フォトレジスト層の所定の位置を露光する第１回目の露
光工程と、アンモニアを含む雰囲気中で前記ポジ型のフ
ォトレジスト層を加熱処理し、または、大気中で前記画
像反転型のフォトレジスト層を加熱処理し、前記第１回
目の露光工程による露光部にアルカリ不溶部を形成する
工程と、前記露光部以外の未露光部に対して露光・現像
処理を複数回に分けて繰り返し行うことにより所望のレ
ジストパターンを形成する工程とを具備することを特徴
とする。
（作用）
イメージリバース法における選択露光を複数回に分割し
、２回目以降の露光・現像処理を繰り返し行うので、−
度のレジスト塗布工程に対して複数回のレジストパター
ニングが可能になる。従って、従来のイメージリバース
法を採用する場合に比べて工程を短縮でき、スルーブツ
トの向上、コストダウンが可能になり、また、第１回目
の選択露光工程に際して、未露光部にスルーホール用の
レジスト開口部および配線・パッド電極形成用のレジス
ト開口部の領域が共に含まれるようにすれば、スルーホ
ール形成後に上層の配線やパッド電極などを形成する際
に、スルーホールに対するマスク合わせずれか殆んど生
じなくなり、上記レジストパターニングにしたがって形
成される配線およびパッド電極などが所望の位置からず
れる恐れかなくなるので、歩留りや信頼性か向上する。
、２回目以降の露光・現像処理を繰り返し行うので、−
度のレジスト塗布工程に対して複数回のレジストパター
ニングが可能になる。従って、従来のイメージリバース
法を採用する場合に比べて工程を短縮でき、スルーブツ
トの向上、コストダウンが可能になり、また、第１回目
の選択露光工程に際して、未露光部にスルーホール用の
レジスト開口部および配線・パッド電極形成用のレジス
ト開口部の領域が共に含まれるようにすれば、スルーホ
ール形成後に上層の配線やパッド電極などを形成する際
に、スルーホールに対するマスク合わせずれか殆んど生
じなくなり、上記レジストパターニングにしたがって形
成される配線およびパッド電極などが所望の位置からず
れる恐れかなくなるので、歩留りや信頼性か向上する。
（実施例）
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図（ａ）乃至（ｊ）は、半導体基板上にスルーホー
ルや配線やパッド電極を形成する際に本発明の一実施例
に係るイメージリバース法を採用した場合の工程を示し
ている。
ルや配線やパッド電極を形成する際に本発明の一実施例
に係るイメージリバース法を採用した場合の工程を示し
ている。
まず、第１図（ａ）に示すように、半導体基板１上にオ
ーミック電極２を選択的に形成した後、絶縁膜となる酸
化膜３を被覆し、その上にポジ型のフォトレジスト（例
えば長潮産業■商品名ＮＰＲ８２０ＤＸ）層４を塗布し
、プリベークする。次に、第１図（ｂ）に示すように、
紫外線などを光源５とするアライナ−（例えばステッパ
ー）を用い、マスク６を通して前記フォトレジスト層４
の所定の位置（本例では、最終的に配線・パッド電極形
成用のレジスト開口部７とならない部分。）を選択的に
露光する。この第１回目の選択露光により、露光部４ａ
においては、フォトレジスト中に含まれている感光剤で
あるジアゾナフトキノンがアルカリ現像液に可溶なイン
デンカルボン酸に変化し、前記フォトレジスト層４は露
光部４ａと未露光部４ｂとに区別される。次に、第１図
（Ｃ）に示すように、オーブン８内部のアンモニアを含
む雰囲気９中で上記半導体基板を加熱処理（イメージリ
バーサルベーク）し、脱カルボン反応を起こさせること
により前記露光部４ａから二酸化炭素１０を放出させて
アルカリ現像液に不溶なアルカリ不溶層（インデン）を
形成する。
ーミック電極２を選択的に形成した後、絶縁膜となる酸
化膜３を被覆し、その上にポジ型のフォトレジスト（例
えば長潮産業■商品名ＮＰＲ８２０ＤＸ）層４を塗布し
、プリベークする。次に、第１図（ｂ）に示すように、
紫外線などを光源５とするアライナ−（例えばステッパ
ー）を用い、マスク６を通して前記フォトレジスト層４
の所定の位置（本例では、最終的に配線・パッド電極形
成用のレジスト開口部７とならない部分。）を選択的に
露光する。この第１回目の選択露光により、露光部４ａ
においては、フォトレジスト中に含まれている感光剤で
あるジアゾナフトキノンがアルカリ現像液に可溶なイン
デンカルボン酸に変化し、前記フォトレジスト層４は露
光部４ａと未露光部４ｂとに区別される。次に、第１図
（Ｃ）に示すように、オーブン８内部のアンモニアを含
む雰囲気９中で上記半導体基板を加熱処理（イメージリ
バーサルベーク）し、脱カルボン反応を起こさせること
により前記露光部４ａから二酸化炭素１０を放出させて
アルカリ現像液に不溶なアルカリ不溶層（インデン）を
形成する。
次に、第１図（ｄ）に示すように、紫外線などを光源５
とするアライナ−を用い、マスク１１を通して前記フォ
トレジスト層４の所定の位置（本例では、スルーホール
形成用のレジスト開口部１２となる部分。）を選択的に
露光する。この第２回目の選択露光により、前記未露光
部４ｂの一部をアルカリ現像液に可溶なインデンカルボ
ン酸に変化させる。次に、第１回目の現像処理を行い、
第１図（ｅ）に示すように、スルーホール形成用のレジ
スト開口部１２を形成する。次に、レジストパターンを
マスクとしてエツチング処理を行い、第１図（ｆ）に示
すように、前記酸化膜３を選択的に除去してスルーホー
ル１３を形成する。次に、第１図（ｇ）に示すように、
紫外線などを光源５とする露光装置により半導体基板上
全面を露光する。これにより、前記第１回目の選択露光
および第２回目の選択露光によりそれぞれ露光されなか
ったレジスト部分においては、フォトレジスト中に含ま
れている感光剤であるジアゾナフトキノンがアルカリ可
溶なインデンカルボン酸に変化する。
とするアライナ−を用い、マスク１１を通して前記フォ
トレジスト層４の所定の位置（本例では、スルーホール
形成用のレジスト開口部１２となる部分。）を選択的に
露光する。この第２回目の選択露光により、前記未露光
部４ｂの一部をアルカリ現像液に可溶なインデンカルボ
ン酸に変化させる。次に、第１回目の現像処理を行い、
第１図（ｅ）に示すように、スルーホール形成用のレジ
スト開口部１２を形成する。次に、レジストパターンを
マスクとしてエツチング処理を行い、第１図（ｆ）に示
すように、前記酸化膜３を選択的に除去してスルーホー
ル１３を形成する。次に、第１図（ｇ）に示すように、
紫外線などを光源５とする露光装置により半導体基板上
全面を露光する。これにより、前記第１回目の選択露光
および第２回目の選択露光によりそれぞれ露光されなか
ったレジスト部分においては、フォトレジスト中に含ま
れている感光剤であるジアゾナフトキノンがアルカリ可
溶なインデンカルボン酸に変化する。
次に、第２回目の現像処理を行い、第１図（ｈ）に示す
ように、配線・パッド電極形成用のレジスト開口部７を
形成し、ポストベークを行う。次に、第１図（ｉ）に示
すように、半導体基板上全面に金属層１４を蒸着する。
ように、配線・パッド電極形成用のレジスト開口部７を
形成し、ポストベークを行う。次に、第１図（ｉ）に示
すように、半導体基板上全面に金属層１４を蒸着する。
次に、第１図（ｊ）にボすように、有機溶剤を用いてリ
フトオフを行い、配線およびパッド電極１４′を形成す
る。
フトオフを行い、配線およびパッド電極１４′を形成す
る。
上記実施例の製造方法によれば、イメージリｌく一ス法
における選択露光を２回に分割して２回目以降の露光・
現像処理を２回繰り返して行うことにより、−度のレジ
スト塗布工程に対して２回のレジストバターニングが可
能になっている。従って、従来のイメージリバース法を
採用する場合に比べて工程を短縮でき、スループットの
向上、コストダウンが可能になる。また、第１回目の選
択露光工程に際して、未露光部４ｂにスルーホール形成
用のレジスト開口部１２および配線・パッド電極形成用
のレジスト開口部７の領域が共に含まれるので、スルー
ホール１３形成後に上層の配線およびパッド電極１４′
を形成する際に、スルーホール１３に対するマスク１１
の合わせずれか殆んど生じなくなり、上記レジストバタ
ーニングにしたがって形成される配線およびパッド電極
１４′が所望の位置からずれるおそれがなくなるので、
歩留りや信頼性が向上する。
における選択露光を２回に分割して２回目以降の露光・
現像処理を２回繰り返して行うことにより、−度のレジ
スト塗布工程に対して２回のレジストバターニングが可
能になっている。従って、従来のイメージリバース法を
採用する場合に比べて工程を短縮でき、スループットの
向上、コストダウンが可能になる。また、第１回目の選
択露光工程に際して、未露光部４ｂにスルーホール形成
用のレジスト開口部１２および配線・パッド電極形成用
のレジスト開口部７の領域が共に含まれるので、スルー
ホール１３形成後に上層の配線およびパッド電極１４′
を形成する際に、スルーホール１３に対するマスク１１
の合わせずれか殆んど生じなくなり、上記レジストバタ
ーニングにしたがって形成される配線およびパッド電極
１４′が所望の位置からずれるおそれがなくなるので、
歩留りや信頼性が向上する。
なお、上記実施例では、半導体基板上にスルーホールや
配線やパッド電極を形成する工程に本発明を適用した場
合を示したが、その他の電極を形成する工程に本発明を
適用する場合でも、上記実施例と同様に工程の短縮化お
よびマスク合わせ精度の向上などの効果が得られる。ま
た、上記実施例では、選択露光を２回に分割したが、３
回以上に分割する場合でも、上記実施例に準じて一度の
レジスト塗布工程に対して複数回のレジストパタニング
が可能になる。
配線やパッド電極を形成する工程に本発明を適用した場
合を示したが、その他の電極を形成する工程に本発明を
適用する場合でも、上記実施例と同様に工程の短縮化お
よびマスク合わせ精度の向上などの効果が得られる。ま
た、上記実施例では、選択露光を２回に分割したが、３
回以上に分割する場合でも、上記実施例に準じて一度の
レジスト塗布工程に対して複数回のレジストパタニング
が可能になる。
また、本発明の他の実施例として、前記フォトレジスト
４として、イミダゾールなどのアミン系化合物を含む画
像反転型のフォトレジスト（例えば米国ヘキスト社商品
名ＡＺ５２１４Ｅ）を用いると、前記したようなアンモ
ニア雰囲気中での加熱処理ではなく、通常の大気中での
加熱処理により第１回目の露光部４ａがアルカリに不溶
となり、その他の工程は、前記実施例と同様のままでよ
い。
４として、イミダゾールなどのアミン系化合物を含む画
像反転型のフォトレジスト（例えば米国ヘキスト社商品
名ＡＺ５２１４Ｅ）を用いると、前記したようなアンモ
ニア雰囲気中での加熱処理ではなく、通常の大気中での
加熱処理により第１回目の露光部４ａがアルカリに不溶
となり、その他の工程は、前記実施例と同様のままでよ
い。
なお、本発明は、ディスクリート型の半導体デバイスの
製造に限らず、半導体集積回路の製造にも適用できるこ
とはいうまでもない。
製造に限らず、半導体集積回路の製造にも適用できるこ
とはいうまでもない。
［発明の効果］
上述したように本発明の半導体装置の製造方法によれば
、半導体基板上にスルーホールや配線やパッド電極など
を形成する際に、−度のレジスト塗布工程に対して複数
回のレジストバターニングが可能となるというリソグラ
フィ技術上画期的な手法を実現でき、スルーブツトの向
上、コストダウン、歩留りや信頼性の向上を図ることが
できる。
、半導体基板上にスルーホールや配線やパッド電極など
を形成する際に、−度のレジスト塗布工程に対して複数
回のレジストバターニングが可能となるというリソグラ
フィ技術上画期的な手法を実現でき、スルーブツトの向
上、コストダウン、歩留りや信頼性の向上を図ることが
できる。
第１図（ａ）乃至（ｊ）は本発明の半導体装置の製造方
法の一実施例に係る各工程での半導体基板を示す断面図
、第２図（ａ）乃至（１）は従来の半導体装置の製造方
法に係る各工程での半導体基板を示す断面図、第３図（
ａ）は第２図（ｇ）の選択露光工程においてスルーホー
ルに対するマスク合わせずれが生じた状態を示す断面図
、第３図（ｂ）は第３図（ａ）の工程後に形成される配
線およびパッド電極か所望の位置からずれた様子を示す
断面図である。 １・・・半導体基板、２・・・オーミック電極、３・・
・酸化膜、４・・・フォトレジスト、４ａ・・・露光部
、４ｂ・・・未露光部、５・・光源、６．１１・・・マ
スク、７・・配線・パッド電極形成用のレジスト開口部
、８・・・オーブン、９・・・アンモニアを含む雰囲気
、１０・・・二酸化炭素、１２・・・スルーホール形成
用のレジスト開口部、 １ ３・・・スルーホール、 金属層、 １４′ ・・・配線およびバラ ド電極。
法の一実施例に係る各工程での半導体基板を示す断面図
、第２図（ａ）乃至（１）は従来の半導体装置の製造方
法に係る各工程での半導体基板を示す断面図、第３図（
ａ）は第２図（ｇ）の選択露光工程においてスルーホー
ルに対するマスク合わせずれが生じた状態を示す断面図
、第３図（ｂ）は第３図（ａ）の工程後に形成される配
線およびパッド電極か所望の位置からずれた様子を示す
断面図である。 １・・・半導体基板、２・・・オーミック電極、３・・
・酸化膜、４・・・フォトレジスト、４ａ・・・露光部
、４ｂ・・・未露光部、５・・光源、６．１１・・・マ
スク、７・・配線・パッド電極形成用のレジスト開口部
、８・・・オーブン、９・・・アンモニアを含む雰囲気
、１０・・・二酸化炭素、１２・・・スルーホール形成
用のレジスト開口部、 １ ３・・・スルーホール、 金属層、 １４′ ・・・配線およびバラ ド電極。
Claims (2)
- （１）半導体基板上にポジ型のフォトレジスト層を塗布
する工程と、 前記フォトレジスト層の所定の位置を露光する第１回目
の露光工程と、 アンモニアを含む雰囲気中で前記フォトレジスト層を加
熱処理し、前記第１回目の露光工程による露光部にアル
カリ不溶部を形成する工程と、前記露光部以外の未露光
部に対して露光・現像処理を複数回に分けて繰り返し行
うことにより所望のレジストパターンを形成する工程 とを具備することを特徴とする半導体装置の製造方法。 - （２）半導体基板上にアミン系化合物を含む画像反転型
のフォトレジスト層を塗布する工程と、前記フォトレジ
スト層の所定の位置を露光する第１回目の露光工程と、 大気中で前記フォトレジスト層を加熱処理し、前記第１
回目の露光工程による露光部にアルカリ不溶部を形成す
る工程と、 前記露光部以外の未露光部に対して露光・現像処理を複
数回に分けて繰り返し行うことにより所望のレジストパ
ターンを形成する工程 とを具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2031477A JPH03236216A (ja) | 1990-02-14 | 1990-02-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2031477A JPH03236216A (ja) | 1990-02-14 | 1990-02-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03236216A true JPH03236216A (ja) | 1991-10-22 |
Family
ID=12332345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2031477A Pending JPH03236216A (ja) | 1990-02-14 | 1990-02-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03236216A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387143B1 (ko) * | 1995-12-26 | 2004-02-05 | 후지쯔 디스플레이 테크놀로지스 코포레이션 | 패턴형성방법및액정표시장치의제조방법 |
| WO2014091997A1 (ja) * | 2012-12-12 | 2014-06-19 | 日立化成株式会社 | 感光性樹脂組成物及びこれを用いた感光性フィルム |
-
1990
- 1990-02-14 JP JP2031477A patent/JPH03236216A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100387143B1 (ko) * | 1995-12-26 | 2004-02-05 | 후지쯔 디스플레이 테크놀로지스 코포레이션 | 패턴형성방법및액정표시장치의제조방법 |
| WO2014091997A1 (ja) * | 2012-12-12 | 2014-06-19 | 日立化成株式会社 | 感光性樹脂組成物及びこれを用いた感光性フィルム |
| US9403977B2 (en) | 2012-12-12 | 2016-08-02 | Hitachi Chemical Company, Ltd. | Photosensitive resin composition and photosensitive film using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0147008B2 (ja) | ||
| JP2565119B2 (ja) | パターン形成方法 | |
| EP0072933A1 (en) | Method for photolithographic pattern generation in a photoresist layer | |
| US6340635B1 (en) | Resist pattern, process for the formation of the same, and process for the formation of wiring pattern | |
| US6451511B1 (en) | Method for forming-photoresist mask | |
| JPH03236216A (ja) | 半導体装置の製造方法 | |
| JP2716957B2 (ja) | 導電性微細パターンの形成方法 | |
| JP2000181077A (ja) | リフトオフ法による配線パターン形成方法 | |
| JPS63254729A (ja) | レジストパタ−ンの形成方法 | |
| WO1989002652A1 (en) | Processes for preparing t-gate and transistor, and t-gate and transistor fabricated thereby | |
| JP3421268B2 (ja) | パターン形成法 | |
| JPH04291733A (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPH0477746A (ja) | 化学増幅型レジストのパターン形成方法 | |
| JPH01281730A (ja) | パターン形成方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPS6276724A (ja) | 有機薄膜熱処理方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| US6258490B1 (en) | Transmission control mask utilized to reduce foreshortening effects | |
| JPH03180024A (ja) | 多層レジスト膜形成方法 | |
| JPS63104327A (ja) | Ｘ線マスク、およびその製造方法 | |
| JPH10221851A (ja) | パターン形成方法 | |
| JPH03108314A (ja) | 半導体素子の製造方法 | |
| JPH0499016A (ja) | 半導体装置の製造方法 | |
| JPH01126606A (ja) | 回折格子の製造方法 | |
| JPH02166718A (ja) | 半導体装置の製造方法 |