JPH03245399A - Ｒｏｍ書込み装置 - Google Patents
Ｒｏｍ書込み装置Info
- Publication number
- JPH03245399A JPH03245399A JP2043112A JP4311290A JPH03245399A JP H03245399 A JPH03245399 A JP H03245399A JP 2043112 A JP2043112 A JP 2043112A JP 4311290 A JP4311290 A JP 4311290A JP H03245399 A JPH03245399 A JP H03245399A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- data
- section
- parent
- parity check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 3
- 238000012795 verification Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 101100194362 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res1 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＲＯＭ書込み装置に関し、特に一工程で複数種
のＲＯＭの読出しあるいは書込みを行いデータに対する
パリティ検査データ生成手段を備えるＲＯＭ書込み装置
に関する。
のＲＯＭの読出しあるいは書込みを行いデータに対する
パリティ検査データ生成手段を備えるＲＯＭ書込み装置
に関する。
従来のＲＯＭ書込み装置は、第４図のブロック図に示す
ように、制御装置（以下ＣＰＵと記す）２１とアドレス
データ・コントロール・バス２２を介して接続する、Ｃ
ＰＵ２１の制御用プログラムを記憶するシステムＲＯＭ
２３と、親ＲＯＭから読出したデータを一時的に記憶す
るＲＡＭ部２部上４操作者が制御コマンドを入力するキ
ーボード制御部２５と、ＣＰＵ２１の制御した結果を表
示する表示制御部２６と、ＣＰＵ２１から制御され親Ｒ
ＯＭおよび未書込みＲＯＭに対するアドレス信号とコン
トロール信号とを出力しデータ信号を授受するコントロ
ール部２７と、さらにコントロール部２７と接続しデー
タ信号を通過あるいば双方′のデータを照合する機能を
持つコンパレータ部２８と、親ＲＯＭおよび未書込みＲ
ＯＭを搭載するＲＯＭソケット２９とを有している。
ように、制御装置（以下ＣＰＵと記す）２１とアドレス
データ・コントロール・バス２２を介して接続する、Ｃ
ＰＵ２１の制御用プログラムを記憶するシステムＲＯＭ
２３と、親ＲＯＭから読出したデータを一時的に記憶す
るＲＡＭ部２部上４操作者が制御コマンドを入力するキ
ーボード制御部２５と、ＣＰＵ２１の制御した結果を表
示する表示制御部２６と、ＣＰＵ２１から制御され親Ｒ
ＯＭおよび未書込みＲＯＭに対するアドレス信号とコン
トロール信号とを出力しデータ信号を授受するコントロ
ール部２７と、さらにコントロール部２７と接続しデー
タ信号を通過あるいば双方′のデータを照合する機能を
持つコンパレータ部２８と、親ＲＯＭおよび未書込みＲ
ＯＭを搭載するＲＯＭソケット２９とを有している。
従来のＲＯＭ書込み装置の動作は、まず、ＲＯＭソケッ
ト２９に親ＲＯＭを搭載し、次にキーボード制御部２５
からＣＰＵ２］に対し親Ｉ’（ＯＭのデータの読出しを
指示する。データ読出し指示を受信したＣＰＵ２ ］は
、システムＲＯＭ２３に記憶しである制御用プログラム
に従って、コンＩ・ロール部２７に対してアドレスデー
タとコントロール信号とを、ＲＡ’ Ｍ部２４に対して
アドレスデータをそれぞれ送出する。アドレスデータと
コントロール信号とを受信したコントロール部２７は、
ＲＯＭソケット２つにＲＯＭアドレスデータとＲＯＭコ
ントロール信号とを送出し、親ＲＯＭからデータを読出
す。読出されたデータは、コンパレータ部２８を介して
コントロール部２７に入力される。ｉＲＯＭからのデー
タを受信したコン１へロール部２７は、ＲＡＭ部２部上
４して親ＲＯＭからのデータとライ１〜コントロール信
号とを送出ず・る。ＣＰＵ２ ］からアドレスデータを
、コン１−ロール部２７から親ＲＯＭからのデータとラ
イトコントロール信号とを受信したＲ、ＡＭ部２４は、
親ＲＯＭからのデータを指定されたアドレスに蓄積し、
ＣＰ Ｕ ２ ］に−回分のコピーサイクルが終了した
ことを通知する。この通知を受けたＣＰＵ２１は、全コ
ピーサイクルが終了したが否かを判断し、未終了であれ
はコピーサイクルを継続し、終了していれば照合動作を
開始する。照合動作を開始したＣＰＵ２１は、ＲＡ、
Ｍ部２４とコントロール部２７とに対してそれぞれデー
タリードを指示する。データリードの指示を受けたＲＡ
Ｍ部２部上４これまでに蓄積したデータを読出しコント
ロール部２７を介してコンパレータ部２８に送出する。
ト２９に親ＲＯＭを搭載し、次にキーボード制御部２５
からＣＰＵ２］に対し親Ｉ’（ＯＭのデータの読出しを
指示する。データ読出し指示を受信したＣＰＵ２ ］は
、システムＲＯＭ２３に記憶しである制御用プログラム
に従って、コンＩ・ロール部２７に対してアドレスデー
タとコントロール信号とを、ＲＡ’ Ｍ部２４に対して
アドレスデータをそれぞれ送出する。アドレスデータと
コントロール信号とを受信したコントロール部２７は、
ＲＯＭソケット２つにＲＯＭアドレスデータとＲＯＭコ
ントロール信号とを送出し、親ＲＯＭからデータを読出
す。読出されたデータは、コンパレータ部２８を介して
コントロール部２７に入力される。ｉＲＯＭからのデー
タを受信したコン１へロール部２７は、ＲＡＭ部２部上
４して親ＲＯＭからのデータとライ１〜コントロール信
号とを送出ず・る。ＣＰＵ２ ］からアドレスデータを
、コン１−ロール部２７から親ＲＯＭからのデータとラ
イトコントロール信号とを受信したＲ、ＡＭ部２４は、
親ＲＯＭからのデータを指定されたアドレスに蓄積し、
ＣＰ Ｕ ２ ］に−回分のコピーサイクルが終了した
ことを通知する。この通知を受けたＣＰＵ２１は、全コ
ピーサイクルが終了したが否かを判断し、未終了であれ
はコピーサイクルを継続し、終了していれば照合動作を
開始する。照合動作を開始したＣＰＵ２１は、ＲＡ、
Ｍ部２４とコントロール部２７とに対してそれぞれデー
タリードを指示する。データリードの指示を受けたＲＡ
Ｍ部２部上４これまでに蓄積したデータを読出しコント
ロール部２７を介してコンパレータ部２８に送出する。
又、コントロール部２７は、ＲＯＭソケット２９にデー
タリードを指示し、親）”（ＯＭから読１１１されたデ
ータをコンパレータ部２８に入力する。
タリードを指示し、親）”（ＯＭから読１１１されたデ
ータをコンパレータ部２８に入力する。
二つのデータを受信したコンパレータ部２８は、各アド
レスごとにデータを照合し、結果をＣＰＵ２］に通知す
る。照合結果を受けたＣＰＵ２１は、結果が不一致の場
合には表示制御部２６に対してエラー情報を送出し、コ
マンド入力待ち状態となる。エラー情報を受信した表示
制御部２６は、読出しエラーを表示する。照合結果が一
致している場合には、ＣＰＵ２１は、全データの照合動
作が終了したか否かを判断し、未終了であれば照合動作
を継続し、終了していれば表示制御部２６に対して正常
終了情報を送出し、コマンド入力待ち状態となる。表示
制御部２６は正常終了を表示し、一連の親ＲＯＭからの
データ読出動作を終了する。
レスごとにデータを照合し、結果をＣＰＵ２］に通知す
る。照合結果を受けたＣＰＵ２１は、結果が不一致の場
合には表示制御部２６に対してエラー情報を送出し、コ
マンド入力待ち状態となる。エラー情報を受信した表示
制御部２６は、読出しエラーを表示する。照合結果が一
致している場合には、ＣＰＵ２１は、全データの照合動
作が終了したか否かを判断し、未終了であれば照合動作
を継続し、終了していれば表示制御部２６に対して正常
終了情報を送出し、コマンド入力待ち状態となる。表示
制御部２６は正常終了を表示し、一連の親ＲＯＭからの
データ読出動作を終了する。
親ＲＯＭから読出したデータをそのまま使用できず、修
正して使用する場合の動作について説明する。
正して使用する場合の動作について説明する。
まず、キーボード制御部２５からＣＰＵ２１に対し、Ｒ
ＡＭ部２部上４積したデータの内容の変更を指示する。
ＡＭ部２部上４積したデータの内容の変更を指示する。
この指示を受信したＣＰＵ２１は、Ｒ，Ａ Ｍ部２４に
対する制御をキーボード制御部２５に引継ぐ。ＲＡＭ部
２部上４する制御を引継いだキーボード制御部２５は、
ＲＡＭ部２部上４してアドレスデータと書込みデータと
ライトコントロール信号とを送出するにれらの信号を受
信したＲＡＭ部２部上４指定されたアドレスのデータを
書換える。必要とする部分のデータの書換えを終了すれ
ば、キーボード制御部２５からＣＰＵ２１に対して書換
え終了信号を送出する。書換え終了信号を受信したＣＰ
Ｕ２１は、コマンド入力待ち状態となり、一連のＲＡＭ
部２部上４積したデータの内容書換え動作を終了する。
対する制御をキーボード制御部２５に引継ぐ。ＲＡＭ部
２部上４する制御を引継いだキーボード制御部２５は、
ＲＡＭ部２部上４してアドレスデータと書込みデータと
ライトコントロール信号とを送出するにれらの信号を受
信したＲＡＭ部２部上４指定されたアドレスのデータを
書換える。必要とする部分のデータの書換えを終了すれ
ば、キーボード制御部２５からＣＰＵ２１に対して書換
え終了信号を送出する。書換え終了信号を受信したＣＰ
Ｕ２１は、コマンド入力待ち状態となり、一連のＲＡＭ
部２部上４積したデータの内容書換え動作を終了する。
次に、未書込みＲＯＭに書込みを行う場合について説明
する。
する。
最初にＲＯＭソケット２９がら親ＲＯＭを取りはずし、
未書込みＲＯＭを実装する。次に、キーボード制御部２
５からＣＰＵ２１に対してＲＯＭ書込みを指示する。Ｒ
ＯＭ書込み指示を受信したＣＰＵ２１は、Ｒ，ＡＭ部２
４に対して蓄積したデータを読出し、コントロール部２
７に送出、するよう指示する。ＲＡＭ部２部上４アドレ
ス順に蓄積したデータを読出し、コンＩ・ロール部２７
に送出する。コントロール部２７は、受信したデータを
コンパレータ部２８を介してＲＯＭソケット２つに実装
されている未書込みＲＯＭに書込む。
未書込みＲＯＭを実装する。次に、キーボード制御部２
５からＣＰＵ２１に対してＲＯＭ書込みを指示する。Ｒ
ＯＭ書込み指示を受信したＣＰＵ２１は、Ｒ，ＡＭ部２
４に対して蓄積したデータを読出し、コントロール部２
７に送出、するよう指示する。ＲＡＭ部２部上４アドレ
ス順に蓄積したデータを読出し、コンＩ・ロール部２７
に送出する。コントロール部２７は、受信したデータを
コンパレータ部２８を介してＲＯＭソケット２つに実装
されている未書込みＲＯＭに書込む。
データ書込みを終了するとＣＰＵ２１は、未書込みＲＯ
Ｍに書込んだデータの照合を、ＲＡＭ部２ぺに対して行
った場介と同様に、＋ｔ、 Ａ Ｍ部２／１とＲＯＭソ
ケット２つに実装されている未書込みＲＯＭとから読出
したデータをコンパレータ部２８て照合することによっ
て行う。二つのデータを受信したコンパレータ部２８は
、各アドレスごとにデータを照合し、結果をＣＰ Ｕ
２１に通知する。照合結果を受けたＣＰＵ２１は、結果
が不一致の場合には表示制御部２６に対してエラー情報
を送出し、コマンド入力待ち状態となる。照合結果が一
致している場合には、ＣＰＵ２］は、全データの照合動
作が終了したか否かを判断し、未終了であれば照合動作
を継続し、終了していれば表示制御部２６に対して正常
終了情報を送出し、コマンド入力待ち状態となる。表示
制御部２６は正常終了を表示し、一連の未書込みＲＯＭ
に対する書込み動作を終了する。
Ｍに書込んだデータの照合を、ＲＡＭ部２ぺに対して行
った場介と同様に、＋ｔ、 Ａ Ｍ部２／１とＲＯＭソ
ケット２つに実装されている未書込みＲＯＭとから読出
したデータをコンパレータ部２８て照合することによっ
て行う。二つのデータを受信したコンパレータ部２８は
、各アドレスごとにデータを照合し、結果をＣＰ Ｕ
２１に通知する。照合結果を受けたＣＰＵ２１は、結果
が不一致の場合には表示制御部２６に対してエラー情報
を送出し、コマンド入力待ち状態となる。照合結果が一
致している場合には、ＣＰＵ２］は、全データの照合動
作が終了したか否かを判断し、未終了であれば照合動作
を継続し、終了していれば表示制御部２６に対して正常
終了情報を送出し、コマンド入力待ち状態となる。表示
制御部２６は正常終了を表示し、一連の未書込みＲＯＭ
に対する書込み動作を終了する。
上述した従来のＲＯＭ書込み装置は、ＲＯＭソクットを
１個しか設けていないので、−度に１個のＲＯＭ書込み
しか行えないものであった。このため、偶数アドレスデ
ータを記憶するＲ ＯＭと、奇数アドレスデータを記憶
するＲ、ＯＭと、パリティデータを記憶するＲＯＭとの
３個で１組となるようなＲＯＭ群の書込みを行う場合に
は、親ＲＯＭからの読出しから未書込みＲＯＭに対する
書込み終了までの一連の動作を、３回繰返さなければな
らないという問題点がある。又、常に１個のＲＯＭに対
応するよう構成され、特にパリティ検査データを生成し
て使用することは行われていなかったので、前述のよう
に複数のＲＯＭに分割して記憶する必要のある場合には
、データの変更にｆｆなうパリティ検査データの変更を
外部で人間が行わなければならないという問題点もある
。
１個しか設けていないので、−度に１個のＲＯＭ書込み
しか行えないものであった。このため、偶数アドレスデ
ータを記憶するＲ ＯＭと、奇数アドレスデータを記憶
するＲ、ＯＭと、パリティデータを記憶するＲＯＭとの
３個で１組となるようなＲＯＭ群の書込みを行う場合に
は、親ＲＯＭからの読出しから未書込みＲＯＭに対する
書込み終了までの一連の動作を、３回繰返さなければな
らないという問題点がある。又、常に１個のＲＯＭに対
応するよう構成され、特にパリティ検査データを生成し
て使用することは行われていなかったので、前述のよう
に複数のＲＯＭに分割して記憶する必要のある場合には
、データの変更にｆｆなうパリティ検査データの変更を
外部で人間が行わなければならないという問題点もある
。
本発明の目的は、ＲＯＭソケットを複数個備え、パリテ
ィ検査データ生成手段を備えることにより、１組のＲＯ
Ｍ群の書込みを１回の外部からの操作で行え、同時にパ
リティ検査データを生成し新データとして使用すること
のできるＲＯＭ書込み装置を提供することにある。
ィ検査データ生成手段を備えることにより、１組のＲＯ
Ｍ群の書込みを１回の外部からの操作で行え、同時にパ
リティ検査データを生成し新データとして使用すること
のできるＲＯＭ書込み装置を提供することにある。
本発明のＩ’（０Ｍ書込み装置は、基本となるデータを
記憶するｆｆｌＲＯＭからデータを読出し一時記憶装置
に記憶し、再度前記親ＲＯＭからデータを読出し前記一
時記憶装置に記憶したデータとの照合を行った後未だ書
込みの行われていない未書込みＲＯＭに前記一時記憶装
置に記憶したデータを書込むＲＯＭ書込み装置において
、前記親ＲＯＭおよび前記未書込みＲＯＭを搭載するＲ
ＯＭソケットを複数個備え、一工程で複数種のＲＯＭの
書込みを行う構成である。
記憶するｆｆｌＲＯＭからデータを読出し一時記憶装置
に記憶し、再度前記親ＲＯＭからデータを読出し前記一
時記憶装置に記憶したデータとの照合を行った後未だ書
込みの行われていない未書込みＲＯＭに前記一時記憶装
置に記憶したデータを書込むＲＯＭ書込み装置において
、前記親ＲＯＭおよび前記未書込みＲＯＭを搭載するＲ
ＯＭソケットを複数個備え、一工程で複数種のＲＯＭの
書込みを行う構成である。
本発明のＲＯＭ書込み装置は、前記親ＲＯＭから読出し
たデータおよび前記一時記憶装置に記憶したデータに対
するパリティ検査データを生成するパリティ検査データ
生成手段を備えてもよい。
たデータおよび前記一時記憶装置に記憶したデータに対
するパリティ検査データを生成するパリティ検査データ
生成手段を備えてもよい。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
ＣＰＵＩは、アドレスデータ・コントロール・バス２を
介して、ＣＰＵＩの制御用プログラムを記憶するシステ
ムＲＯ，Ｍ３と、親ＲＯＭから読出したデータを一時的
に記憶するＲＡＭ部４と、操作者が制御コマンドを入力
するキーボード制御部５と、ＣＰＵ１の制御した結果を
表示する表示制御部６と、ＣＰＵＩから制御されｌｌＲ
ＯＭおよび未書込みＲＯＭに対するアドレス信号とコン
トロール信号とを出力しデータ信号を授受するコントロ
ール部７と、ＲＡＭ部４と接続しＣＰＵＩからの制御で
記憶したデータに対するパリティ検査データを生成する
パリティ検査データ生成部８と接続している。さらにコ
ントロール部７は、データ信号を通過あるいは双方のデ
ータを照合する機能を持つコンパレータ部９と、複数の
親ＲＯＭおよび未書込みＲＯＭを搭載するＲＯＭソケッ
ト〜１０ １］、、１２．１３から構成されるＲＯＭ７７７１群１
０と接続している。
介して、ＣＰＵＩの制御用プログラムを記憶するシステ
ムＲＯ，Ｍ３と、親ＲＯＭから読出したデータを一時的
に記憶するＲＡＭ部４と、操作者が制御コマンドを入力
するキーボード制御部５と、ＣＰＵ１の制御した結果を
表示する表示制御部６と、ＣＰＵＩから制御されｌｌＲ
ＯＭおよび未書込みＲＯＭに対するアドレス信号とコン
トロール信号とを出力しデータ信号を授受するコントロ
ール部７と、ＲＡＭ部４と接続しＣＰＵＩからの制御で
記憶したデータに対するパリティ検査データを生成する
パリティ検査データ生成部８と接続している。さらにコ
ントロール部７は、データ信号を通過あるいは双方のデ
ータを照合する機能を持つコンパレータ部９と、複数の
親ＲＯＭおよび未書込みＲＯＭを搭載するＲＯＭソケッ
ト〜１０ １］、、１２．１３から構成されるＲＯＭ７７７１群１
０と接続している。
コンパレータ部つとＲＯＭソケット群１０内のＲＯＭソ
ケット１１，１２，１．３との間には、ＲＯＭデータバ
スを選択切替える機能を持つｒ（ＯＭデータバス選択部
１４が設けられている。
ケット１１，１２，１．３との間には、ＲＯＭデータバ
スを選択切替える機能を持つｒ（ＯＭデータバス選択部
１４が設けられている。
次に、従来使用しているＲＯＭデータを変更して新しい
ＲＯＭに書込む場合の動作について説明する。
ＲＯＭに書込む場合の動作について説明する。
ＲＯＭデータは、１６ｂｉｔ＋パリテイ１ ｂｉｔであ
るとして説明する。
るとして説明する。
まず、ＲＯＭソケット群１０のＲＯＭソケット］１に偶
数アドレスデータを記憶する親ＲＯＭを搭載し、ＲＯＭ
ソケット１２に奇数アドレスデータを記憶するに親ＲＯ
Ｍを搭載し、Ｒ，０Ｍソケット１３にパリティデータを
記憶する親ＲＯＭを搭載する。次に、キーボード制御部
５からＣＰＵＩに対し、ＲＯＭソケットに実装された各
組ＲＯＭから記憶内容の読出しを行うよう命令する。親
ＲＯＭが実装され記憶内容を読出ずよう命令を受けたＣ
ＰＵＩは、システムＲＯＭ３に記憶しである制御用プロ
グラムに従って、コントロール部７に対してアドレスデ
ータとコン１−ロール信号とを、ＲＡＭ部４とパリティ
検査データ生成部８とに対してアドレスデータをそれぞ
れ送出する。アドレスデータとコントロール信号とを受
信したコントロール部７は、受信したデータと信号とを
ＲＯＭデータバス選択情報として記憶し、ＲＯＭ７７７
１群１０にＲＯＭアドレスデータとＲＯＭコントロール
信号とを送出し、ＲＯＭデータバス選択選択部上４しバ
ス選択信号を送出し、各組ＲＯＭからデータを読出ず。
数アドレスデータを記憶する親ＲＯＭを搭載し、ＲＯＭ
ソケット１２に奇数アドレスデータを記憶するに親ＲＯ
Ｍを搭載し、Ｒ，０Ｍソケット１３にパリティデータを
記憶する親ＲＯＭを搭載する。次に、キーボード制御部
５からＣＰＵＩに対し、ＲＯＭソケットに実装された各
組ＲＯＭから記憶内容の読出しを行うよう命令する。親
ＲＯＭが実装され記憶内容を読出ずよう命令を受けたＣ
ＰＵＩは、システムＲＯＭ３に記憶しである制御用プロ
グラムに従って、コントロール部７に対してアドレスデ
ータとコン１−ロール信号とを、ＲＡＭ部４とパリティ
検査データ生成部８とに対してアドレスデータをそれぞ
れ送出する。アドレスデータとコントロール信号とを受
信したコントロール部７は、受信したデータと信号とを
ＲＯＭデータバス選択情報として記憶し、ＲＯＭ７７７
１群１０にＲＯＭアドレスデータとＲＯＭコントロール
信号とを送出し、ＲＯＭデータバス選択選択部上４しバ
ス選択信号を送出し、各組ＲＯＭからデータを読出ず。
読出されたデータは、ＲＯＭデータバス選択選択部上４
ンパレータ部９とを介してコントロール部７に入力され
る。親ＲＯＭからのデータを受信したコントロール部７
は、Ｒ，ＡＭ部４に対してｆｇＩＲＯＭからのデータと
ライトコントロール信号とを送出し、パリティ検査デー
タ生成部８に対して親ＲＯＭからのデータを送出する。
ンパレータ部９とを介してコントロール部７に入力され
る。親ＲＯＭからのデータを受信したコントロール部７
は、Ｒ，ＡＭ部４に対してｆｇＩＲＯＭからのデータと
ライトコントロール信号とを送出し、パリティ検査デー
タ生成部８に対して親ＲＯＭからのデータを送出する。
ＣＰＵＩからアドレスデータを、コントロール部７から
親ＲＯＭからのデータとライｌ−コントロール信号とを
受信したＲＡＭ部４は、指定されたアドレスに親ＲＯＭ
からのデータを蓄積すると共に、パリティ検査データ生
成部８に対してパリティ検査データ生成を指示する。Ｃ
ＰＵ １からアドレスデータと、コントロール部７から
親ＲＯＭからのデータと、Ｒ，ＡＭ部４からパリティ検
査データ生成指示とを受けたパリティ検査データ生成部
８は、パリティ検査データを生成し、パリティ検査デー
タ生成部８内のパリティデータ用ＲＡＭに記憶し、同時
にＣＰＵＩに一回分のコピーサイクルが終了したことを
通知する。この通知を受けたＣ Ｐ ＬＪ １は、全コ
ピーサイクルが終了したか否かを判断し、未終了であれ
ばコピーサイクルを継続し、終了していれば照合動作を
開始する。
親ＲＯＭからのデータとライｌ−コントロール信号とを
受信したＲＡＭ部４は、指定されたアドレスに親ＲＯＭ
からのデータを蓄積すると共に、パリティ検査データ生
成部８に対してパリティ検査データ生成を指示する。Ｃ
ＰＵ １からアドレスデータと、コントロール部７から
親ＲＯＭからのデータと、Ｒ，ＡＭ部４からパリティ検
査データ生成指示とを受けたパリティ検査データ生成部
８は、パリティ検査データを生成し、パリティ検査デー
タ生成部８内のパリティデータ用ＲＡＭに記憶し、同時
にＣＰＵＩに一回分のコピーサイクルが終了したことを
通知する。この通知を受けたＣ Ｐ ＬＪ １は、全コ
ピーサイクルが終了したか否かを判断し、未終了であれ
ばコピーサイクルを継続し、終了していれば照合動作を
開始する。
照合動作を開始したＣＰＵＩは、ＲＡＭ部４およびパリ
ティ検査データ生成部８とコントロール部７とに対して
それぞれデータリードを指示する。
ティ検査データ生成部８とコントロール部７とに対して
それぞれデータリードを指示する。
データリードの指示を受けたＲＡＭ部４およびパリティ
検査データ生成部８は、これまでに蓄積したデータを読
出しコントロール部７を介してコンパレータ部９に送出
する。又、コントロール部７は、ＲＯＭ７７７１群１０
にデータリードを指示し、各組ＲＯＭから読出されデー
タを、ＲＯＭデータバス選択選択部上４してコンパレー
タ部９に入力する。
検査データ生成部８は、これまでに蓄積したデータを読
出しコントロール部７を介してコンパレータ部９に送出
する。又、コントロール部７は、ＲＯＭ７７７１群１０
にデータリードを指示し、各組ＲＯＭから読出されデー
タを、ＲＯＭデータバス選択選択部上４してコンパレー
タ部９に入力する。
二つのデータを受信したコンパレータ部９は、各アドレ
スごとにデータを照合し、結果をＣＰＵ１に通知する。
スごとにデータを照合し、結果をＣＰＵ１に通知する。
照合結果を受けたＣＰＵＩは、結果が不一致の場合には
表示制御部６に対してエラー情報を送出し、コマンド入
力待ち状態となる。
表示制御部６に対してエラー情報を送出し、コマンド入
力待ち状態となる。
エラー情報を受信した表示制御部６は、読出しエラーを
表示する。照合結果が一致している場合には、ＣＰＵＩ
は、全データの照合動作が終了したか否かを判断し、未
終了であれば照合動作を継続し、終了していれば表示制
御部６に対して正常終了情報を送出し、コマンド入力待
ち状態となる。
表示する。照合結果が一致している場合には、ＣＰＵＩ
は、全データの照合動作が終了したか否かを判断し、未
終了であれば照合動作を継続し、終了していれば表示制
御部６に対して正常終了情報を送出し、コマンド入力待
ち状態となる。
表示制御部２６は正常終了を表示し、一連の親ＲＯＭか
らのデータ読出動作を終了する。
らのデータ読出動作を終了する。
次に、親ＲＯＭから読出したデータを書込み３
４
データとしてそのまま使用できず、修正して使用する場
合の動ｆ１（こりいて説明する。
合の動ｆ１（こりいて説明する。
ます、キーボード制御部５からＣＰＩＪ ］に対し、Ｒ
Ａ Ｍ部４に蓄積したデータの内容の変更を指示する。
Ａ Ｍ部４に蓄積したデータの内容の変更を指示する。
この指示を受信したＣ Ｐ ＬＪ １は、Ｒ，Ａ Ｍ部
４に対する制御をキーボード制御部５に明相ぐ。Ｒ，、
Ａ Ｍ部・１に対する制御を引継いだキーボード制御部
５は、ＲＡ Ｍ部４に対してアドレス−ｊ−一夕と、！
ｚ込みデータとライ１〜コンｌ−ｏ−小信号と６：送出
ｊ、バリう−イ検査データ生ｊ＆部８に対しアドレスデ
ータを送出する。これらの信弓−を受信したＲ、 Ａ
Ｍ部４は、指定されノとアドレスのデータを一二換える
とｊｌ：に、バリデイ検査データ生成部８に対しパリデ
イ検査データの生成を指示する。
４に対する制御をキーボード制御部５に明相ぐ。Ｒ，、
Ａ Ｍ部・１に対する制御を引継いだキーボード制御部
５は、ＲＡ Ｍ部４に対してアドレス−ｊ−一夕と、！
ｚ込みデータとライ１〜コンｌ−ｏ−小信号と６：送出
ｊ、バリう−イ検査データ生ｊ＆部８に対しアドレスデ
ータを送出する。これらの信弓−を受信したＲ、 Ａ
Ｍ部４は、指定されノとアドレスのデータを一二換える
とｊｌ：に、バリデイ検査データ生成部８に対しパリデ
イ検査データの生成を指示する。
１”？、 Ａ、 Ｍ部４およびキーボード制御部５とか
ら各種（ｙ；； ；３を骨けたパリデイ検査データノＥ
成部８は、バリデイ検査データを生成し、パリティ検査
データ生成部８内のパリティデータ用ＲＡ Ｍ ２の内
容を、Ｊ）換える。ＲＡ、 Ｍ部４およびパリティ検査
データｌＬ成部８の必要とする部分のデータのδ換えを
終了すれば、キーボード制御部５からＣＰ （、Ｊ ］
に対して書換え終了信号を送出する。書換え終了信９を
受信したＣ Ｐ ｔＪ ２１は、コマンド人力待ち状態
となり、一連のＲＡＭ部２４に蓄積したデータの内容書
換え動作を終了する。
ら各種（ｙ；； ；３を骨けたパリデイ検査データノＥ
成部８は、バリデイ検査データを生成し、パリティ検査
データ生成部８内のパリティデータ用ＲＡ Ｍ ２の内
容を、Ｊ）換える。ＲＡ、 Ｍ部４およびパリティ検査
データｌＬ成部８の必要とする部分のデータのδ換えを
終了すれば、キーボード制御部５からＣＰ （、Ｊ ］
に対して書換え終了信号を送出する。書換え終了信９を
受信したＣ Ｐ ｔＪ ２１は、コマンド人力待ち状態
となり、一連のＲＡＭ部２４に蓄積したデータの内容書
換え動作を終了する。
第２図はＲＡ Ｍ部４とパリティ検査データ生成部８と
の詳細ブロック図である。
の詳細ブロック図である。
ＲＡ Ｍ部４は、内部ＲＡＭ１５とＲＯＭアクセスコン
トローラ１６とを有し、ＲＯＭアクセスコントローラ１
６からパリデイアクセス信号を送出する。パリティ検査
データ生成部８は、パリティ検査データ用ＲＡＭ１７と
パリティ検査データコン１−ローラ１８とを有し、ＲＯ
Ｍアクセスコン１−ローラ１６からのパリティアクセス
信号を、パリティ検査データコントローラ１８で受信す
る。
トローラ１６とを有し、ＲＯＭアクセスコントローラ１
６からパリデイアクセス信号を送出する。パリティ検査
データ生成部８は、パリティ検査データ用ＲＡＭ１７と
パリティ検査データコン１−ローラ１８とを有し、ＲＯ
Ｍアクセスコン１−ローラ１６からのパリティアクセス
信号を、パリティ検査データコントローラ１８で受信す
る。
第３図はＲ（、） Ｍデータバス選択部１４の詳細ブロ
ック図である。
ック図である。
コンパレータ部９との間のデータバスを３個のバス選択
回路（以下ＳＥＬと記す）１９で受け、コントロール部
７からのバス選択信号の指定に従−）で３個の白の１個
を活性化し、Ｔ１． ＯＭソケッｌ−に実装されている
Ｆ＜、 ＯＭとの間でデータの授受を行う。
回路（以下ＳＥＬと記す）１９で受け、コントロール部
７からのバス選択信号の指定に従−）で３個の白の１個
を活性化し、Ｔ１． ＯＭソケッｌ−に実装されている
Ｆ＜、 ＯＭとの間でデータの授受を行う。
次（に、未１Ｌ１込みＲＯＭに書込みを行う場合につい
て説明する２、 般初にｉ’（ＯＭソケッ１〜Ｌ Ｌ、］、、２．１．３
から親ｌＺ ＯＭを取りはずし、未書込みＲＯＭを実装
する。
て説明する２、 般初にｉ’（ＯＭソケッ１〜Ｌ Ｌ、］、、２．１．３
から親ｌＺ ＯＭを取りはずし、未書込みＲＯＭを実装
する。
次に、キーホード制御部５からＣＰＵＩに対してＲＯＭ
ｒ’Ｆ÷込みを指示する。ＦＺ ＯＭ書込み指示を受
ｆ警したＣ Ｉ） Ｕ １は、Ｒ，Ａ Ｍ部４およびパ
リティ検徨データ生成部８に対して蓄積したデータを読
出し２、二ｌンｌ−１″７一ル部７に送ｉ１１する、Ｌ
う指示する。
ｒ’Ｆ÷込みを指示する。ＦＺ ＯＭ書込み指示を受
ｆ警したＣ Ｉ） Ｕ １は、Ｒ，Ａ Ｍ部４およびパ
リティ検徨データ生成部８に対して蓄積したデータを読
出し２、二ｌンｌ−１″７一ル部７に送ｉ１１する、Ｌ
う指示する。
Ｒ，Ａ Ｍ部４お、Ｌひパリティ検査データ生成部８は
、アＩ〜レスＩ：ｌ＋ｉに蓄積したデータを読出し、コ
ン１〜１７一ル部７に送出する。：１ントｌフ一ル部７
は、受（Ｊｊ したデータをコンパレータ部９とＲＯＭ
データバｘｍ択部１４とを介して、バス選択信号で制御
し、ながらＲＯＭソケッＩ・群１０に実装されている複
数の木書込みＲＯＭに順次書込む。データ書込みを半冬
ｒするたＣＰ ＬＪ ］は、末書込みＲＯＭに書込んだ
データの照合を、ＲＡ Ｍ部４およびパリティ検査デー
タ生成部８に対して行った場合と同様に、ＲＡＭ部４お
よびパリティ検査データ生成部８と、ＲＯＭソケット群
１０に実装されている未書込みＲＯＭとから読出したデ
ータとを＝１ンパレータ部９で照合することによって行
う。二つのデータを受信したコンパレータ部９は、各ア
ドレスごとにデータを照合し、結果をＣＰ Ｕ ］に通
知する。照合結果を受けたＣＰＵＩは、結果が不−・致
の場合には表示制御部６に対してエラー情報を送出し、
コマンド人力待ち状態となる。照合結果が一致しでいる
場合には、ＣＰＵＩは、全データの照合動作が終了した
か否かを判断し、未終了であれば照合動作を継続し、終
了していれば表示制御部６に対して正常終了情報を送出
し、コマンド人力待ち状態となる。表示制御部６は正常
終了を表示し、一連の未書込みＲＯＭに対する書込み動
作を終了する。
、アＩ〜レスＩ：ｌ＋ｉに蓄積したデータを読出し、コ
ン１〜１７一ル部７に送出する。：１ントｌフ一ル部７
は、受（Ｊｊ したデータをコンパレータ部９とＲＯＭ
データバｘｍ択部１４とを介して、バス選択信号で制御
し、ながらＲＯＭソケッＩ・群１０に実装されている複
数の木書込みＲＯＭに順次書込む。データ書込みを半冬
ｒするたＣＰ ＬＪ ］は、末書込みＲＯＭに書込んだ
データの照合を、ＲＡ Ｍ部４およびパリティ検査デー
タ生成部８に対して行った場合と同様に、ＲＡＭ部４お
よびパリティ検査データ生成部８と、ＲＯＭソケット群
１０に実装されている未書込みＲＯＭとから読出したデ
ータとを＝１ンパレータ部９で照合することによって行
う。二つのデータを受信したコンパレータ部９は、各ア
ドレスごとにデータを照合し、結果をＣＰ Ｕ ］に通
知する。照合結果を受けたＣＰＵＩは、結果が不−・致
の場合には表示制御部６に対してエラー情報を送出し、
コマンド人力待ち状態となる。照合結果が一致しでいる
場合には、ＣＰＵＩは、全データの照合動作が終了した
か否かを判断し、未終了であれば照合動作を継続し、終
了していれば表示制御部６に対して正常終了情報を送出
し、コマンド人力待ち状態となる。表示制御部６は正常
終了を表示し、一連の未書込みＲＯＭに対する書込み動
作を終了する。
以上説明したように、本発明は、ＲＯＭソゲッ ７
８
トを複数個備え、パリティ検査データ生成手段を備える
ことにより、１組のＲＯＭ群の書込みを１回の外部から
の操作で行え、同時にパリティ検査データを生成し新デ
ータとして使用することのできる効果が有る。
ことにより、１組のＲＯＭ群の書込みを１回の外部から
の操作で行え、同時にパリティ検査データを生成し新デ
ータとして使用することのできる効果が有る。
データバス選択部、１５・・・・・・内部ＲＡＭ、１６
・・・・・・ＲＯＭアクセスコントローラ、１７・・・
・・・パリティ検査データ用ＲＡ、 Ｍ、１８・・・・
−・パリティ検査データコントローラ、１９・・・・・
・バス選択回路（ＳＥＬ）。
・・・・・・ＲＯＭアクセスコントローラ、１７・・・
・・・パリティ検査データ用ＲＡ、 Ｍ、１８・・・・
−・パリティ検査データコントローラ、１９・・・・・
・バス選択回路（ＳＥＬ）。
Claims (1)
- 【特許請求の範囲】 １、基本となるデータを記憶する親ＲＯＭからデータを
読出し一時記憶装置に記憶し、再度前記親ＲＯＭからデ
ータを読出し前記一時記憶装置に記憶したデータとの照
合を行った後未だ書込みの行われていない未書込みＲＯ
Ｍに前記一時記憶装置に記憶したデータを書込むＲＯＭ
書込み装置において、前記親ＲＯＭおよび前記未書込み
ＲＯＭを搭載するＲＯＭソケットを複数個備え、一工程
で複数種のＲＯＭの書込みを行うことを特徴とするＲＯ
Ｍ書込み装置。 ２、前記親ＲＯＭから読出したデータおよび前記一時記
憶装置に記憶したデータに対するパリテイ検査データを
生成するパリテイ検査データ生成手段を備えることを特
徴とする請求項１記載のＲＯＭ書込み装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2043112A JPH03245399A (ja) | 1990-02-23 | 1990-02-23 | Ｒｏｍ書込み装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2043112A JPH03245399A (ja) | 1990-02-23 | 1990-02-23 | Ｒｏｍ書込み装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03245399A true JPH03245399A (ja) | 1991-10-31 |
Family
ID=12654747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2043112A Pending JPH03245399A (ja) | 1990-02-23 | 1990-02-23 | Ｒｏｍ書込み装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03245399A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374198B1 (ko) * | 1999-12-22 | 2003-03-04 | 가부시키가이샤 닛폰 콘락스 | 멀티롬라이터 및 그 제어방법 |
| JP2007243973A (ja) * | 1999-11-10 | 2007-09-20 | Data I O Corp | プログラミング装置およびバッファ回路 |
-
1990
- 1990-02-23 JP JP2043112A patent/JPH03245399A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007243973A (ja) * | 1999-11-10 | 2007-09-20 | Data I O Corp | プログラミング装置およびバッファ回路 |
| KR100374198B1 (ko) * | 1999-12-22 | 2003-03-04 | 가부시키가이샤 닛폰 콘락스 | 멀티롬라이터 및 그 제어방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6883060B1 (en) | Microcomputer provided with flash memory and method of storing program into flash memory | |
| JPS61121149A (ja) | 初期設定装置 | |
| US7657697B2 (en) | Method of controlling a semiconductor memory device applied to a memory card | |
| JPH03245399A (ja) | Ｒｏｍ書込み装置 | |
| JP3178914B2 (ja) | 半導体ファイル装置 | |
| US5146458A (en) | Data transfer checking system | |
| JPH1125006A (ja) | メモリテスト装置 | |
| RU2179332C1 (ru) | Вычислительная система | |
| JPH0863406A (ja) | メモリアクセス制御装置 | |
| JPH01197860A (ja) | メモリ故障検出回路 | |
| JP2892798B2 (ja) | ディジタル制御装置 | |
| RU15798U1 (ru) | Вычислительная система | |
| JP2906739B2 (ja) | 記憶装置 | |
| JPH06242944A (ja) | コマンド実行回路 | |
| JPS59168528A (ja) | イニシヤル・プログラム・ロ−ド方式 | |
| JPH07192487A (ja) | フラッシュメモリカードの複製装置及びその複製方法 | |
| JPH03211619A (ja) | データ処理装置 | |
| JPH05342111A (ja) | メモリ試験方式 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPH1165942A (ja) | 制御記憶装置障害回復方式 | |
| JPS6279544A (ja) | メモリ応答方式 | |
| JPH02163841A (ja) | マイクロコンピュータのプログラム評価装置 | |
| JP2001334057A (ja) | 遊技機の管理装置 | |
| JPS6160155A (ja) | 記憶サプシステム | |
| JPS62280945A (ja) | メモリ・システム |