JPH03257684A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH03257684A JPH03257684A JP2057130A JP5713090A JPH03257684A JP H03257684 A JPH03257684 A JP H03257684A JP 2057130 A JP2057130 A JP 2057130A JP 5713090 A JP5713090 A JP 5713090A JP H03257684 A JPH03257684 A JP H03257684A
- Authority
- JP
- Japan
- Prior art keywords
- eprom
- data
- cpu
- chip
- checksome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、チップ上にメモリを内蔵したマイクロコンピ
ュータに関するものである。
ュータに関するものである。
従来の技術
近年、１チップマイクロコンピユータのユーザープログ
ラム開発期間短縮の要望が高まるにつれて、ＥＰＲＯＭ
内蔵形マイクロコンピュータの需要が高まってきている
。
ラム開発期間短縮の要望が高まるにつれて、ＥＰＲＯＭ
内蔵形マイクロコンピュータの需要が高まってきている
。
従来、この種のＥＰＲＯＭ内蔵マイクロコンピュータは
第２図に示すような構成であった。第２図において、１
はＣＰＵ、２はＥＰＲＯＭ、３はデータバス、４はｉ
／ ｏボートである。
第２図に示すような構成であった。第２図において、１
はＣＰＵ、２はＥＰＲＯＭ、３はデータバス、４はｉ
／ ｏボートである。
以上のように構成されたマイクロコンピュータによって
処理を行う方法を以下、説明する。まずｉ ／ 。
処理を行う方法を以下、説明する。まずｉ ／ 。
ポート４からデータバス３を通してＥＰＲＯＭ２にプロ
グラムを格納する。次にＥＰＲＯＭ２からデータバス３
を通してＣＰＵＩにプログラムを取り込むことによって
処理を行う。
グラムを格納する。次にＥＰＲＯＭ２からデータバス３
を通してＣＰＵＩにプログラムを取り込むことによって
処理を行う。
発明が解決しようとする課題
しかしながら上記のような構成では以下に述べるような
問題が生じる。つまり、ＥＰＲＯＭ２に格納されたデー
タは経時変化を生じる可能性が通常のマスクＲＯＭより
も高いが、ＥＰＲＯＭ内蔵のマイクロコンピュータが誤
動作した場合、その原因がＥＰＲＯＭ２のデータの経時
変化によるものであるか否かを判断するためには、ＥＰ
ＲＯＭ２に格納されたデータをチップの外部に出力して
チエツクする必要があった。
問題が生じる。つまり、ＥＰＲＯＭ２に格納されたデー
タは経時変化を生じる可能性が通常のマスクＲＯＭより
も高いが、ＥＰＲＯＭ内蔵のマイクロコンピュータが誤
動作した場合、その原因がＥＰＲＯＭ２のデータの経時
変化によるものであるか否かを判断するためには、ＥＰ
ＲＯＭ２に格納されたデータをチップの外部に出力して
チエツクする必要があった。
本発明はかかる点に鑑み、ＥＰＲＯＭに格納されたデー
タをチップの外部に出力することなくＥＰＲＯＭに格納
されているデータのチエツクを可能にすることを目的と
する。
タをチップの外部に出力することなくＥＰＲＯＭに格納
されているデータのチエツクを可能にすることを目的と
する。
課題を解決するための手段
この課題を実現するために本発明ではＥＰＲＯＭに格納
されたデータに対してチエツクサムをとる手段を有して
いる。
されたデータに対してチエツクサムをとる手段を有して
いる。
作用
この構成により、ＥＰＲＯＭに格納されたデータをチッ
プ外部に出力することなくチエツクすることが可能にな
る。
プ外部に出力することなくチエツクすることが可能にな
る。
実施例
本発明の一実施例構成を第１図に示す。第１図において
、１はＣＰＵ、２はＥＰＲＯＭ、３はデータバス、４は
ｉ ／ ｏポート、５はチエツクサム用ＥＰＲＯＭであ
る。
、１はＣＰＵ、２はＥＰＲＯＭ、３はデータバス、４は
ｉ ／ ｏポート、５はチエツクサム用ＥＰＲＯＭであ
る。
以上のように構成された本実施例について、以下その動
作を説明する。
作を説明する。
まず、ＥＰＲＯＭ２からデータバス３を通じてＣＰＵＩ
に順次ｍワードのデータをとり込み、ＣＰＵ３でｍワー
ドのチエツクサムを計算する。
に順次ｍワードのデータをとり込み、ＣＰＵ３でｍワー
ドのチエツクサムを計算する。
次にチエツクサム用ＥＰＲＯＭ５から、あらかしめ格納
されていたチエツクサムをデータバス３を通じてＣＰＵ
Ｉに取り込むことにより、ＣＰＵＩにおいてサムチエツ
クを行う。
されていたチエツクサムをデータバス３を通じてＣＰＵ
Ｉに取り込むことにより、ＣＰＵＩにおいてサムチエツ
クを行う。
このチエツクの結果に問題がなければ通常の処理を行う
。すなわちＥＰＲＯＭ２からデータバス３を通じてＣＰ
ＵＩにプログラムを取り込むことによって処理を行う。
。すなわちＥＰＲＯＭ２からデータバス３を通じてＣＰ
ＵＩにプログラムを取り込むことによって処理を行う。
前記チエツクの結果に問題があった場合は通常の処理を
行わずに、例えばチエツクサムに異常があった旨の情報
をチップ外部に出力する。
行わずに、例えばチエツクサムに異常があった旨の情報
をチップ外部に出力する。
発明の効果
本発明は、ＥＰＲＯＭ内蔵１チップマイクロコンピユー
タにおいて、ＥＰＲＯＭのデータをチップ外部に出力す
ることなくチエツクすることを可能にするものである。
タにおいて、ＥＰＲＯＭのデータをチップ外部に出力す
ることなくチエツクすることを可能にするものである。
第１図は本発明の一実施例におけるマイクロコンピュー
タのブロック図、第２図は従来のマイクロコンピュータ
のブロック図である。 １・・・・・・ＣＰＵ、２・・・・・・ＥＰＲＯＭ、３
・・・・・・データバス、４・・・・・・ｉ ／ ｏボ
ート、５・・・・・・チエツクサム用ＥＰＲＯＭ。
タのブロック図、第２図は従来のマイクロコンピュータ
のブロック図である。 １・・・・・・ＣＰＵ、２・・・・・・ＥＰＲＯＭ、３
・・・・・・データバス、４・・・・・・ｉ ／ ｏボ
ート、５・・・・・・チエツクサム用ＥＰＲＯＭ。
Claims (1)
- １チップ上に、ｎビット長のデータを格納するメモリと
、前記ｎビット長のデータのｍワードから一意的に定ま
るデータを格納するメモリと、前記ｎビット長のデータ
ｍワードから一意的に定まるデータを算出する手段を備
えたマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057130A JPH03257684A (ja) | 1990-03-08 | 1990-03-08 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057130A JPH03257684A (ja) | 1990-03-08 | 1990-03-08 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257684A true JPH03257684A (ja) | 1991-11-18 |
Family
ID=13046979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2057130A Pending JPH03257684A (ja) | 1990-03-08 | 1990-03-08 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257684A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08235014A (ja) * | 1994-10-07 | 1996-09-13 | Lg Semicon Co Ltd | ワンチップマイクロコンピュータのプログラムメモリ部テスト装置及び方法 |
| JPH1027035A (ja) * | 1996-07-12 | 1998-01-27 | Fujitsu Ltd | 情報処理装置 |
-
1990
- 1990-03-08 JP JP2057130A patent/JPH03257684A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08235014A (ja) * | 1994-10-07 | 1996-09-13 | Lg Semicon Co Ltd | ワンチップマイクロコンピュータのプログラムメモリ部テスト装置及び方法 |
| JPH1027035A (ja) * | 1996-07-12 | 1998-01-27 | Fujitsu Ltd | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW561399B (en) | Math coprocessor | |
| US8560896B2 (en) | Priority based exception mechanism for multi-level cache controller | |
| US20200371809A1 (en) | Stack traces using shadow stack | |
| JPH02252008A (ja) | マイクロプロセッサ | |
| JPH08263282A (ja) | Ｒｏｍプログラム処理装置のための分岐制御システム | |
| TWI266985B (en) | Program processing device | |
| JPH06131171A (ja) | マスク・プログラマブル・マイクロプロセッサ | |
| CN111708513A (zh) | 一种伪随机数种子生成方法及相关产品 | |
| US11656964B2 (en) | Processor with non-intrusive self-testing | |
| JPH03257684A (ja) | マイクロコンピュータ | |
| JPH0225937A (ja) | Ｃｐｕ暴走検出方式 | |
| JPS61500992A (ja) | コンピュ−タシステムにおける、またはそれに関する改良 | |
| JP2012248022A (ja) | 情報処理装置、故障検出装置、故障検出方法 | |
| JP2853774B2 (ja) | プログラマブルコントローラ | |
| JPH03296146A (ja) | プログラム開発支援装置 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPS6049952B2 (ja) | メモリ制御装置のビジ−制御方式 | |
| JPS6275861A (ja) | チヤネル処理装置 | |
| JPS57203162A (en) | One-chip microcomputer | |
| JPH03208132A (ja) | シングルチツプマイクロコンピユータ | |
| JPS62150425A (ja) | 演算ｌｓｉ | |
| JPH0226252B2 (ja) | ||
| JPH04225432A (ja) | ワンチップ・マイクロコンピュータの割り込み処理時間管理方式 | |
| JPH03233742A (ja) | データチェック方式 | |
| JP2002150795A (ja) | 半導体集積回路 |