JPH03278774A - マトリクススイッチャ装置 - Google Patents
マトリクススイッチャ装置Info
- Publication number
- JPH03278774A JPH03278774A JP2080302A JP8030290A JPH03278774A JP H03278774 A JPH03278774 A JP H03278774A JP 2080302 A JP2080302 A JP 2080302A JP 8030290 A JP8030290 A JP 8030290A JP H03278774 A JPH03278774 A JP H03278774A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- channels
- expansion
- matrix switcher
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
- H03K17/76—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
- H04N5/268—Signal distribution or switching
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/022—Electronic editing of analogue information signals, e.g. audio or video signals
- G11B27/028—Electronic editing of analogue information signals, e.g. audio or video signals with computer assistance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H60/00—Arrangements for broadcast applications with a direct linking to broadcast information or broadcast space-time; Broadcast-related systems
- H04H60/02—Arrangements for generating broadcast information; Arrangements for generating broadcast-related information with a direct linking to broadcast information or to broadcast space-time; Arrangements for simultaneous generation of broadcast information and broadcast-related information
- H04H60/04—Studio equipment; Interconnection of studios
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/90—Tape-like record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Studio Circuits (AREA)
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばビデオ信号或いはオーディオ信号等の
複数チャンネルの入力を複数チャンネルの出力に任意に
振り分けて供給するいわゆるマトリクススイッチャ装Ｗ
（マトリクスルーチングスイッチ中装置）に関するもの
である。
複数チャンネルの入力を複数チャンネルの出力に任意に
振り分けて供給するいわゆるマトリクススイッチャ装Ｗ
（マトリクスルーチングスイッチ中装置）に関するもの
である。
本発明は、複数チャンネルの入力を複数チャンネルの出
力に任意に振り分けるマトリクススイッチャ装置におい
て、一の装置に他の装置を接続して入出力を拡張するた
めのクロスポイントマトリクスを内蔵可能となし、所定
の最大チャンネル数までの拡張用入力、出力端子を設け
得るようにしたことにより、システムの規模をコンパク
トにでき、コストの低減が可能なマトリクススイッチャ
装置を提供するものである。また、本発明は、複数チャ
ンネルの入力端子と複数チャンネルの少なくとも一部の
チャンネル及び他の装置への拡張用出力端子とを有する
クロスポイントマトリクスと、一部のチャンネル及び他
の装置からの拡張用入力端子と、この装置の一部のチャ
ンネルの出力端子とを存するクロスポイントマトリクス
とを有することにより、システムをコンパクトかつ様々
な規模で構成でき、コストの低減が可能なマトリクスス
イッチャ装置を提供するものである。
力に任意に振り分けるマトリクススイッチャ装置におい
て、一の装置に他の装置を接続して入出力を拡張するた
めのクロスポイントマトリクスを内蔵可能となし、所定
の最大チャンネル数までの拡張用入力、出力端子を設け
得るようにしたことにより、システムの規模をコンパク
トにでき、コストの低減が可能なマトリクススイッチャ
装置を提供するものである。また、本発明は、複数チャ
ンネルの入力端子と複数チャンネルの少なくとも一部の
チャンネル及び他の装置への拡張用出力端子とを有する
クロスポイントマトリクスと、一部のチャンネル及び他
の装置からの拡張用入力端子と、この装置の一部のチャ
ンネルの出力端子とを存するクロスポイントマトリクス
とを有することにより、システムをコンパクトかつ様々
な規模で構成でき、コストの低減が可能なマトリクスス
イッチャ装置を提供するものである。
例えば、放送局或いはポストプロダクション等のように
、複数の機器（例えばビデオテープレコーダ（ＶＴＲ）
等）を扱って例えば編集作業等を行う所では、これら複
数の機器（ＶＴＲ）からの複数チャンふルの入力を複数
チャンネルの出力（編集室等）に任意に振り分けるいわ
ゆるマトリクススイッチャ装置（マトリクスルーチング
スイッチャ装Ｗ）が用いられることがある。すなわち、
第４図に示すように、ＶＴＲ室１００内の例えば３２台
のＶＴＲ１０１〜１３２からの各チャンネルの信号（ビ
デオ信号）を、例えば４室の各編集室１５１〜１５４毎
に８チヤンネルずつ振り分けて送るような場合、各ＶＴ
Ｒからの信号は、−旦マトリクススイッチャ装［１４０
に送られ、該マトリクススイッチャ装置１４０によって
各編集室に振り分けて送られるようになっている。
、複数の機器（例えばビデオテープレコーダ（ＶＴＲ）
等）を扱って例えば編集作業等を行う所では、これら複
数の機器（ＶＴＲ）からの複数チャンふルの入力を複数
チャンネルの出力（編集室等）に任意に振り分けるいわ
ゆるマトリクススイッチャ装置（マトリクスルーチング
スイッチャ装Ｗ）が用いられることがある。すなわち、
第４図に示すように、ＶＴＲ室１００内の例えば３２台
のＶＴＲ１０１〜１３２からの各チャンネルの信号（ビ
デオ信号）を、例えば４室の各編集室１５１〜１５４毎
に８チヤンネルずつ振り分けて送るような場合、各ＶＴ
Ｒからの信号は、−旦マトリクススイッチャ装［１４０
に送られ、該マトリクススイッチャ装置１４０によって
各編集室に振り分けて送られるようになっている。
このようなマトリクススイッチャ装置は、それを使用す
るシステムの規模によって、要求されるマトリクスサイ
ズが様々に変化する。すなわち、上記ＶＴＲの数或いは
編集室の数が多くなればマトリクススイッチャ装置のマ
トリクスサイズも大きくなる。この時のマトリクススイ
ッチャ装置のマトリクスサイズは、通常、入力数（入カ
ナャンフル数）×出力数（出力チャンネル数）で表され
る。例えば、マトリクスサイズが１６Ｘ１６で表される
時は入力数１６チヤンネル、出力数１６チヤンネル、例
えば３２Ｘ３２では入力３２チヤンネル、出力３２チヤ
ンネルのマトリクススイッチャ装置となり、１６ｘ１６
．３２ｘ３２の各クロスポイントに各々スイッチが配置
されて、何れかのスイッチが選択されることで、入力チ
ャンネルの振り分けが行われる。
るシステムの規模によって、要求されるマトリクスサイ
ズが様々に変化する。すなわち、上記ＶＴＲの数或いは
編集室の数が多くなればマトリクススイッチャ装置のマ
トリクスサイズも大きくなる。この時のマトリクススイ
ッチャ装置のマトリクスサイズは、通常、入力数（入カ
ナャンフル数）×出力数（出力チャンネル数）で表され
る。例えば、マトリクスサイズが１６Ｘ１６で表される
時は入力数１６チヤンネル、出力数１６チヤンネル、例
えば３２Ｘ３２では入力３２チヤンネル、出力３２チヤ
ンネルのマトリクススイッチャ装置となり、１６ｘ１６
．３２ｘ３２の各クロスポイントに各々スイッチが配置
されて、何れかのスイッチが選択されることで、入力チ
ャンネルの振り分けが行われる。
また、このマトリクスサイズは、１６Ｘ］６から２５６
Ｘ２５６程度まであり、従来はこのような様々なマトリ
クスサイズに対応するために、つの基本ユニット（例え
ば１６ＸＩ６或いは３２×３２）をカスケード接続する
ことでマトリクスの規模を増加させるような方式をとっ
ている。すなわち、この従来のカスケード方式は入力数
を増加させる基本ユニットと、出力数を増加させる基本
ユニットとの双方を使用してカスケード接続を行うこと
で、入力チャンネル数と出力チャンネル数及び上記クロ
スポイントのマトリクス数を増加させるようにしている
。したがって、このカスケード方式では、第５図に示す
ように０、例えば３２×３２の基本ユニッ）１６０を使
用して、６４×６４のマトリクススイッチャ装置を構成
するには、３２Ｘ３２の基本ユニット１６０を４台使用
し、各基本ユニット１６０の端子をそれぞれカスケード
接続１６１することで６４Ｘ６４のマトリクススイッチ
ャ装置が構成される。
Ｘ２５６程度まであり、従来はこのような様々なマトリ
クスサイズに対応するために、つの基本ユニット（例え
ば１６ＸＩ６或いは３２×３２）をカスケード接続する
ことでマトリクスの規模を増加させるような方式をとっ
ている。すなわち、この従来のカスケード方式は入力数
を増加させる基本ユニットと、出力数を増加させる基本
ユニットとの双方を使用してカスケード接続を行うこと
で、入力チャンネル数と出力チャンネル数及び上記クロ
スポイントのマトリクス数を増加させるようにしている
。したがって、このカスケード方式では、第５図に示す
ように０、例えば３２×３２の基本ユニッ）１６０を使
用して、６４×６４のマトリクススイッチャ装置を構成
するには、３２Ｘ３２の基本ユニット１６０を４台使用
し、各基本ユニット１６０の端子をそれぞれカスケード
接続１６１することで６４Ｘ６４のマトリクススイッチ
ャ装置が構成される。
〔発明が解決しようとする課題］
ところが４．上述のような従来のカスケード方式により
、例えば２５６Ｘ２５６のマトリクススインチャ装置を
構成するような場合には、３２×３２の基本ユニットを
６４台使用しなければならないことになる。このため、
このような大規模システムでは、トータルのシステムの
大きさや価格が非常に増大することになる。
、例えば２５６Ｘ２５６のマトリクススインチャ装置を
構成するような場合には、３２×３２の基本ユニットを
６４台使用しなければならないことになる。このため、
このような大規模システムでは、トータルのシステムの
大きさや価格が非常に増大することになる。
また、上記マトリクススイッチャ装置の従来の基本ユニ
ットのサイズは、例え＜ｉ １ｅ Ｘ １６、或いは３
２Ｘ３２等のように少数の種類しかないため、自由にマ
トリクス規模を変更することは困難である。例えば、基
本ユニットよりも小さいサイズ、或いは非常に大きなサ
イズのマトリクスとすることは難しい。
ットのサイズは、例え＜ｉ １ｅ Ｘ １６、或いは３
２Ｘ３２等のように少数の種類しかないため、自由にマ
トリクス規模を変更することは困難である。例えば、基
本ユニットよりも小さいサイズ、或いは非常に大きなサ
イズのマトリクスとすることは難しい。
そこで、本発明は、上述のような実情に鑑みて提案され
たものであり、マトリクススイッチャ装置のシステムを
コンパクトなものとすることができ、かつ様々な規模で
構成でき、更に、コストの低減が可能なマトリクススイ
ッチャ装置を提供することを目的とするものである。
たものであり、マトリクススイッチャ装置のシステムを
コンパクトなものとすることができ、かつ様々な規模で
構成でき、更に、コストの低減が可能なマトリクススイ
ッチャ装置を提供することを目的とするものである。
本発明のマトリクススイッチャ装置は、上述の目的を達
成するために提案されたものであり、複数チャンネルの
人力を複数チャンネルの出力に任意に振り分けて供給す
るマトリクススイッチャ装置において、一のマトリクス
スイッチャ装置に他のマトリクススイッチャ装置を接続
して入出力を拡張するためのクロスポイントマトリクス
を上記マトリクススイッチャ装置内に内蔵可能となし、
所定の最大チャンネル数までの拡張用入力端子及び出力
端子を上記マトリクススイッチャ装置に設け得るように
したものである。
成するために提案されたものであり、複数チャンネルの
人力を複数チャンネルの出力に任意に振り分けて供給す
るマトリクススイッチャ装置において、一のマトリクス
スイッチャ装置に他のマトリクススイッチャ装置を接続
して入出力を拡張するためのクロスポイントマトリクス
を上記マトリクススイッチャ装置内に内蔵可能となし、
所定の最大チャンネル数までの拡張用入力端子及び出力
端子を上記マトリクススイッチャ装置に設け得るように
したものである。
また、本発明のマトリクススイッチャ装置は、上記複数
チャンネルの入力端子と上記複数チャンネルの少なくと
も一部のチャンネル及び他のマトリクススイッチャ装置
への拡張用チャンネルの出力端子とを有する第１のクロ
スポイントマトリクスと、上記第１のクロスポイントマ
トリクスからの上記一部のチャンネル及び他のマトリク
ススイッチャ装置からの拡張用チャンネルの入力端子と
、当該マトリクススイッチャ装置の一部のチャンネルの
出力端子とを有する第２のクロスポイントマトリクスと
を有するものである。ここで、上記第１のクロスポイン
トマトリクス及び第２のクロスポイントマトリクスは、
少なくとも１枚の基板で構成することができる。
チャンネルの入力端子と上記複数チャンネルの少なくと
も一部のチャンネル及び他のマトリクススイッチャ装置
への拡張用チャンネルの出力端子とを有する第１のクロ
スポイントマトリクスと、上記第１のクロスポイントマ
トリクスからの上記一部のチャンネル及び他のマトリク
ススイッチャ装置からの拡張用チャンネルの入力端子と
、当該マトリクススイッチャ装置の一部のチャンネルの
出力端子とを有する第２のクロスポイントマトリクスと
を有するものである。ここで、上記第１のクロスポイン
トマトリクス及び第２のクロスポイントマトリクスは、
少なくとも１枚の基板で構成することができる。
（作用〕
本発明によれば、入出力拡張用のクロスポイントマトリ
クスを内蔵可能とし、所定の最大チャンネル数まで拡張
用入力、出力端子を設け得るようになっているため、最
大チャンネル数まではマトリクスサイズを大きくするこ
とができる。また、第１のクロスポイントマトリクスと
第２のクロスポイントマトリクスは、一部のチャンスル
のみで入出力できるためマトリクスサイズを小さくでき
るようになり、拡張用チャンネルで他のマトリクススイ
ッチャ装置と接続できるため、マトリクスサイズを大き
くすることもできるようになる。
クスを内蔵可能とし、所定の最大チャンネル数まで拡張
用入力、出力端子を設け得るようになっているため、最
大チャンネル数まではマトリクスサイズを大きくするこ
とができる。また、第１のクロスポイントマトリクスと
第２のクロスポイントマトリクスは、一部のチャンスル
のみで入出力できるためマトリクスサイズを小さくでき
るようになり、拡張用チャンネルで他のマトリクススイ
ッチャ装置と接続できるため、マトリクスサイズを大き
くすることもできるようになる。
以下、本発明を適用した実施例について図面を参照しな
がら説明する。
がら説明する。
第１図の（ａ）に本発明の第１の実施例のマトリクスス
イッチャ装置の概略構成を示すプロ、り回路図を示す、
また、第１図の（ｂ）にも同しく第１の実施例の装置を
示す、該第１図の（ａ）及び（ｂ）に示す第１の実施例
装置は、入力端子Ｔ １ ＋〜Ｔ１３□を介した複数チ
ャンスルの入力（例えば３２チヤンフルのビデオ或いは
オーディオ信号等）を、複数チャンネル（３２チヤンネ
ル）の出力（出力端子Ｓ１．〜５ｌｚ２）に任意に振り
分けて供給するマトリクススイッチャ装置ＭＸＩ及びＭ
Ｘ２であって、一のマトリクススイッチャ装置ＭＸＩに
他のマトリクススイッチャ装置ＭＸ２を接続して入出力
を拡張するためのクロスポイントマトリクス３２を上記
マトリクススイッチャ装置ＭＸＩ及びＭＸ２内に内蔵可
能となし、所定の最大チャンネル数（例えば２５６チヤ
ンネル）までの拡張用入力端子Ｔ２．〜Ｔ２３．．Ｔ３
．〜Ｔ３．．．−、、・・及び拡張用出力端子Ｑ２．−
Ｑ２．□、Ｑ３．−Ｑ３３ｚ、・・・・・を上記マトリ
クススイッチャ装置ＭＸ１、ＭＸ２に設け得るようにし
たものである。
イッチャ装置の概略構成を示すプロ、り回路図を示す、
また、第１図の（ｂ）にも同しく第１の実施例の装置を
示す、該第１図の（ａ）及び（ｂ）に示す第１の実施例
装置は、入力端子Ｔ １ ＋〜Ｔ１３□を介した複数チ
ャンスルの入力（例えば３２チヤンフルのビデオ或いは
オーディオ信号等）を、複数チャンネル（３２チヤンネ
ル）の出力（出力端子Ｓ１．〜５ｌｚ２）に任意に振り
分けて供給するマトリクススイッチャ装置ＭＸＩ及びＭ
Ｘ２であって、一のマトリクススイッチャ装置ＭＸＩに
他のマトリクススイッチャ装置ＭＸ２を接続して入出力
を拡張するためのクロスポイントマトリクス３２を上記
マトリクススイッチャ装置ＭＸＩ及びＭＸ２内に内蔵可
能となし、所定の最大チャンネル数（例えば２５６チヤ
ンネル）までの拡張用入力端子Ｔ２．〜Ｔ２３．．Ｔ３
．〜Ｔ３．．．−、、・・及び拡張用出力端子Ｑ２．−
Ｑ２．□、Ｑ３．−Ｑ３３ｚ、・・・・・を上記マトリ
クススイッチャ装置ＭＸ１、ＭＸ２に設け得るようにし
たものである。
すなわち、この第１図の（ａ）のマトリクススイッチャ
装置ＭＸ］において、クロスポイントマトリクス３１は
マトリクスサイズが３２Ｘ３２となっており、また上記
拡張用のクロスポイントマトリクス３２はマトリクスサ
イズが２２４Ｘ３２となっている。したがって、当該マ
トリクススイッチャ装置ＭＸＩにおいては、上記クロス
ポイントマトリクス３１と上記拡張用のクロスポイント
マトリクス３２とで全体として２５６Ｘ３２のマトリク
スサイズとされている。ここで、入力端子群１１の各入
力端子Ｔ １ ＋ ＝Ｔ Ｉ ３ｔに供給された３２チ
ヤンネルｃｈｉ〜ｃｈ３２の入力は、上記クロスポイン
トマトリクス３１に送られるようになっている。該クロ
スポイントマトリクス３１では、これら各入力３２チヤ
ンネルを任意に振り分けて、出力端子群２１の各出力端
子Ｓ１＋〜Ｓ１，２から出力するようになっている。ま
た、上記入力端子群１１からの３２チヤンネルの人力は
、７個の拡張用出力端子群２２，２３．・・、２８（端
子群２４〜２８は図示を省略）のそれぞれ上記拡張用出
力端子Ｑ ２ Ｉ−Ｑ ２ ｓｔ、 Ｑ ３、〜Ｑ ３
．２．・・、Ｑ８〜Ｑ ｓ ｘｚ （ここで端子Ｑ４１
〜Ｑ４，２４２．．Ｑ８゜〜Ｑ８！２は図示を省略）を
介して出力されるようにもなっている。すなわち、これ
らの拡張用出力端子は、７個の拡張用出力端子群のそれ
ぞれに３２個ずつあるため合計２２４個となっている。
装置ＭＸ］において、クロスポイントマトリクス３１は
マトリクスサイズが３２Ｘ３２となっており、また上記
拡張用のクロスポイントマトリクス３２はマトリクスサ
イズが２２４Ｘ３２となっている。したがって、当該マ
トリクススイッチャ装置ＭＸＩにおいては、上記クロス
ポイントマトリクス３１と上記拡張用のクロスポイント
マトリクス３２とで全体として２５６Ｘ３２のマトリク
スサイズとされている。ここで、入力端子群１１の各入
力端子Ｔ １ ＋ ＝Ｔ Ｉ ３ｔに供給された３２チ
ヤンネルｃｈｉ〜ｃｈ３２の入力は、上記クロスポイン
トマトリクス３１に送られるようになっている。該クロ
スポイントマトリクス３１では、これら各入力３２チヤ
ンネルを任意に振り分けて、出力端子群２１の各出力端
子Ｓ１＋〜Ｓ１，２から出力するようになっている。ま
た、上記入力端子群１１からの３２チヤンネルの人力は
、７個の拡張用出力端子群２２，２３．・・、２８（端
子群２４〜２８は図示を省略）のそれぞれ上記拡張用出
力端子Ｑ ２ Ｉ−Ｑ ２ ｓｔ、 Ｑ ３、〜Ｑ ３
．２．・・、Ｑ８〜Ｑ ｓ ｘｚ （ここで端子Ｑ４１
〜Ｑ４，２４２．．Ｑ８゜〜Ｑ８！２は図示を省略）を
介して出力されるようにもなっている。すなわち、これ
らの拡張用出力端子は、７個の拡張用出力端子群のそれ
ぞれに３２個ずつあるため合計２２４個となっている。
更に、上記拡張用のクロスポイントマトリクス３２には
、７個の拡張用入力端子群１２．１３．・・、１８（端
子群１４〜１８は図示を省略）が接続されており、これ
ら各拡張用入力端子群には、それぞれ３２チヤンネル分
の入力端子Ｔ２．〜Ｔ ２３．。
、７個の拡張用入力端子群１２．１３．・・、１８（端
子群１４〜１８は図示を省略）が接続されており、これ
ら各拡張用入力端子群には、それぞれ３２チヤンネル分
の入力端子Ｔ２．〜Ｔ ２３．。
Ｔ３＋ −Ｔ３ｓｚ、・・、Ｔ８＋ 〜Ｔ８ｉｚ （端
子Ｔ ４ ｒ〜Ｔ４．ｚ、・・、Ｔ８１〜Ｔ８，２は図
示を省略）が配されている。したがって、これら拡張用
入力端子は、７個の拡張用入力端子群毎に３２個あるた
め合計２２４個となっている。
子Ｔ ４ ｒ〜Ｔ４．ｚ、・・、Ｔ８１〜Ｔ８，２は図
示を省略）が配されている。したがって、これら拡張用
入力端子は、７個の拡張用入力端子群毎に３２個あるた
め合計２２４個となっている。
この第１の実施例装置においては、これら拡張用入力端
子群及び拡張用出力端子群の各端子を、別の本実施例の
マトリクススイッチャ装置の各拡張用入出力端子と接続
することでマトリクスサイズの拡張ができるようになっ
ている。すなわち、例えば第１図の（ａ）に示した第１
の実施例装置の１台のみを用いて入力の出力への振り分
けを行う場合には、マトリクスサイズ（３２ｘ３２）の
上記クロスポイントマトリクス３１で、上記入力端子群
１１に供給される３２チヤンネルの人力を出力端子群２
１に振り分けることになるが、この時、上記別の本実施
例のマトリクススイッチャ装置の拡張用入出力端子群と
当該装置の拡張用入出力端子群とを相互に接続すること
で３２Ｘ３２以上のマトリクスサイズを実現することが
可能となる。
子群及び拡張用出力端子群の各端子を、別の本実施例の
マトリクススイッチャ装置の各拡張用入出力端子と接続
することでマトリクスサイズの拡張ができるようになっ
ている。すなわち、例えば第１図の（ａ）に示した第１
の実施例装置の１台のみを用いて入力の出力への振り分
けを行う場合には、マトリクスサイズ（３２ｘ３２）の
上記クロスポイントマトリクス３１で、上記入力端子群
１１に供給される３２チヤンネルの人力を出力端子群２
１に振り分けることになるが、この時、上記別の本実施
例のマトリクススイッチャ装置の拡張用入出力端子群と
当該装置の拡張用入出力端子群とを相互に接続すること
で３２Ｘ３２以上のマトリクスサイズを実現することが
可能となる。
例えば、１台の当該側の本実施例マトリクススイッチャ
装置と相互に接続した場合には６４Ｘ６４のマトリクス
サイズとなり、例えば、７台の当該側の本実施例マトリ
クススイッチャ装置と相互に接続した場合には、２５６
Ｘ２５６のマトリクスサイズが実現可能となる。
装置と相互に接続した場合には６４Ｘ６４のマトリクス
サイズとなり、例えば、７台の当該側の本実施例マトリ
クススイッチャ装置と相互に接続した場合には、２５６
Ｘ２５６のマトリクスサイズが実現可能となる。
ここで、別の本実施例のマトリクススイッチャ装置２１
台を用いて上記６４Ｘ６４のマトリクスサイズを実現す
る場合について説明する。第１図の（ｂ）のマトリクス
スイッチャ装置ＭＸ２は、第１図の（ａ）のマトリクス
スイッチャ装置ＭＸＩと同様のものである。
台を用いて上記６４Ｘ６４のマトリクスサイズを実現す
る場合について説明する。第１図の（ｂ）のマトリクス
スイッチャ装置ＭＸ２は、第１図の（ａ）のマトリクス
スイッチャ装置ＭＸＩと同様のものである。
上記マトリクススイッチャ装置ＭＸＩの入力端子群１１
にはｌｃｈ〜３２ｃｈまでの各チャンネルの入力が、マ
トリクススイッチ中袋３１（ＭＸ２の入力端子群１１に
は３３ｃｈ〜６４ｃｈまでの各チャンネルの入力が供給
される。ここで、上記装置ＭＸＩの拡張用出力端子群２
２の各端子は、マトリクススイッチャ装置ｆＭＸ２の拡
張用入力端子群１２の各端子と接続される。また、マト
リクススイッチャ装置ＭＸＩの拡張用入力端子群１２の
各端子は、マトリクススイッチャ装置ＭＸ２の拡張用出
力端子群２２の各端子と接続される。すなわち、上記装
置ＭＸＩに供給されたチャンネル１ｃｈ〜３２ｃｈの信
号は、該装置ＭＸＩの拡張用出力端子群２２を介し、マ
トリクススイッチャ装置ＭＸ２の拡張用入力端子群１２
に送られる。更に、マトリクススイッチャ装置ＭＸ２に
供給されたチャンネル３３ｃｈ〜６４ｃｈの信号は、該
装置ＭＸ２の拡張用出力端子群２２を介し、マトリクス
スイッチャ装置Ｍχ１の拡張用入力端子群１２に送られ
る。このようなことから、例えば、マトリクススイッチ
ャ装置ＭＸＩでのチャンネルＣｈ１の信号を、当該装置
Ｍχｌの出力端子Ｓｌｉ□に振り分けて出力するような
場合には、上記マトリクススイッチャ装置ＭＸＩの入力
端子Ｔｌｌ に供給されたチャンネルｃｈｉの信号が、
該装置ＭＸ１のクロスポイントマトリクス３１内での対
応するスイッチの選択により、該装置ＭＸＩの上記出力
端子５ｌｓｚに振り分けられるようになる。また、例え
ば、マトリクススイッチャ装置ＭＸ２でのチャンネルｃ
ｈ６４の信号を、該装置ＭＸ２の出力端子Ｓ１１に振り
分けて出力するような場合には、該装置ＭＸ２の入力端
子Ｔ１．オに供給されたチャンネルｃｈ６４の信号が、
該装置ＭＸ２のクロスポイントマトリクス３１内での対
応するスイッチの選択により、該装置ＭＸ２の出力端子
ＳＩＩに振り分けられるようになる。更に、例えばマト
リクススイッチャ装置ＭＸＩでの供給されたチャンネル
ｃｈ２の信号をマトリクススイッチャ装置ＭＸ２の出力
端子Ｓ１ｇに振り分けて出力するような場合には、上記
マトリクススイッチャ装置ＭＸＩの入力端子Ｔ１オに供
給されたチャンネルｃｈ２の信号が、該マトリクススイ
ッチャ装置ＭＸＩの拡張用出力端子群２２の出力端子Ｑ
２！を介し、マトリクススイッチャ装置ＭＸ２の拡張用
入力端子群１２の入力端子Ｔ２□を介して該装置ＭＸ２
のクロスポイントマトリクス３２に送られ、当該装置Ｍ
Ｘ２のクロスポイントマトリクス３２とクロスポイント
マトリクス３１内の対応するスイッチが選択されること
で、該装置ＭＸ２の出力端子３１ｇに振り分けられるよ
うになる。
にはｌｃｈ〜３２ｃｈまでの各チャンネルの入力が、マ
トリクススイッチ中袋３１（ＭＸ２の入力端子群１１に
は３３ｃｈ〜６４ｃｈまでの各チャンネルの入力が供給
される。ここで、上記装置ＭＸＩの拡張用出力端子群２
２の各端子は、マトリクススイッチャ装置ｆＭＸ２の拡
張用入力端子群１２の各端子と接続される。また、マト
リクススイッチャ装置ＭＸＩの拡張用入力端子群１２の
各端子は、マトリクススイッチャ装置ＭＸ２の拡張用出
力端子群２２の各端子と接続される。すなわち、上記装
置ＭＸＩに供給されたチャンネル１ｃｈ〜３２ｃｈの信
号は、該装置ＭＸＩの拡張用出力端子群２２を介し、マ
トリクススイッチャ装置ＭＸ２の拡張用入力端子群１２
に送られる。更に、マトリクススイッチャ装置ＭＸ２に
供給されたチャンネル３３ｃｈ〜６４ｃｈの信号は、該
装置ＭＸ２の拡張用出力端子群２２を介し、マトリクス
スイッチャ装置Ｍχ１の拡張用入力端子群１２に送られ
る。このようなことから、例えば、マトリクススイッチ
ャ装置ＭＸＩでのチャンネルＣｈ１の信号を、当該装置
Ｍχｌの出力端子Ｓｌｉ□に振り分けて出力するような
場合には、上記マトリクススイッチャ装置ＭＸＩの入力
端子Ｔｌｌ に供給されたチャンネルｃｈｉの信号が、
該装置ＭＸ１のクロスポイントマトリクス３１内での対
応するスイッチの選択により、該装置ＭＸＩの上記出力
端子５ｌｓｚに振り分けられるようになる。また、例え
ば、マトリクススイッチャ装置ＭＸ２でのチャンネルｃ
ｈ６４の信号を、該装置ＭＸ２の出力端子Ｓ１１に振り
分けて出力するような場合には、該装置ＭＸ２の入力端
子Ｔ１．オに供給されたチャンネルｃｈ６４の信号が、
該装置ＭＸ２のクロスポイントマトリクス３１内での対
応するスイッチの選択により、該装置ＭＸ２の出力端子
ＳＩＩに振り分けられるようになる。更に、例えばマト
リクススイッチャ装置ＭＸＩでの供給されたチャンネル
ｃｈ２の信号をマトリクススイッチャ装置ＭＸ２の出力
端子Ｓ１ｇに振り分けて出力するような場合には、上記
マトリクススイッチャ装置ＭＸＩの入力端子Ｔ１オに供
給されたチャンネルｃｈ２の信号が、該マトリクススイ
ッチャ装置ＭＸＩの拡張用出力端子群２２の出力端子Ｑ
２！を介し、マトリクススイッチャ装置ＭＸ２の拡張用
入力端子群１２の入力端子Ｔ２□を介して該装置ＭＸ２
のクロスポイントマトリクス３２に送られ、当該装置Ｍ
Ｘ２のクロスポイントマトリクス３２とクロスポイント
マトリクス３１内の対応するスイッチが選択されること
で、該装置ＭＸ２の出力端子３１ｇに振り分けられるよ
うになる。
上述の第１図の場合は、２台のマトリクススイッチャ装
置の接続の例を示すが、例えば３台の装置の相互接続も
でき、この時は９６Ｘ９６のマトリクスサイズを実現で
きるようになる。この場合の３台目のマトリクススイッ
チャ装置ＭＸ３（図示は省略する）の入力端子群１１に
は６５ｃｈ〜９６ｃｈまでの各チャンネルの入力が供給
され、これら３台のマトリクススイッチャ装置ＭＸＩ。
置の接続の例を示すが、例えば３台の装置の相互接続も
でき、この時は９６Ｘ９６のマトリクスサイズを実現で
きるようになる。この場合の３台目のマトリクススイッ
チャ装置ＭＸ３（図示は省略する）の入力端子群１１に
は６５ｃｈ〜９６ｃｈまでの各チャンネルの入力が供給
され、これら３台のマトリクススイッチャ装置ＭＸＩ。
ＭＸ２．ＭＸ３間の接続は以下のようになる。すなわち
、マトリクススイッチャ装置ＭＸＩとＭχ２の拡張用出
力端子群１２と拡張用入力端子群２２との間の接続は、
上述の第１図と同様である。
、マトリクススイッチャ装置ＭＸＩとＭχ２の拡張用出
力端子群１２と拡張用入力端子群２２との間の接続は、
上述の第１図と同様である。
ここで、マトリクススイッチャ装置ＭＸＩの拡張用入力
端子群１３は、マトリクススイッチャ装置ＭＸ３の拡張
用出力端子群２３の各入力端子群とそれぞれ接続され、
マトリクススイッチャ装置ＭＸＩの拡張用出力端子群２
３は、装置ＭＸ３の拡張用入力端子群１３と接続される
。また、マトリクススイッチャ装置ＭＸ２の拡張用入力
端子群１３は、マトリクススイッチャ装置ＭＸ３の拡張
用出力端子群２２と接続され、マトリクススイッチャ装
置ＭＸ２の拡張用出力端子群２３は、装置ＭＸ３の拡張
用入力端子群１２と接続される。
端子群１３は、マトリクススイッチャ装置ＭＸ３の拡張
用出力端子群２３の各入力端子群とそれぞれ接続され、
マトリクススイッチャ装置ＭＸＩの拡張用出力端子群２
３は、装置ＭＸ３の拡張用入力端子群１３と接続される
。また、マトリクススイッチャ装置ＭＸ２の拡張用入力
端子群１３は、マトリクススイッチャ装置ＭＸ３の拡張
用出力端子群２２と接続され、マトリクススイッチャ装
置ＭＸ２の拡張用出力端子群２３は、装置ＭＸ３の拡張
用入力端子群１２と接続される。
３台のマトリクススインチャ装置間の上述のような接続
を行うことで、例えばマトリクススイッチャ装置ＭＸＩ
での供給されたチャンネルｃｈ３２の信号を、この３台
目の本実施例のマトリクススイッチャ装置ＭＸ３の出力
端子Ｓ １ ＋に振り分けて出力するような場合には、
上記マトリクススイッチャ装置ＭＸＩの入力端子ＴＩ３
！に供給されたチャンネルｃｈ３２の信号が、該マトリ
クススイッチャ装置ＭＸＩの拡張用出力端子群２３の出
力端子Ｑ３＝ｔを介し、マトリクススイッチャ装置ＭＸ
３の拡張用入力端子群１３の入力端子Ｔ ２ ｓ□を介
して該装置ＭＸ３のクロスポイントマトリクス３２に送
られる。当該装置ＭＸ３のクロスポイントマトリクス３
２とクロスポイントマトリクス３１内の対応するスイッ
チが選択されることで、該装置ＭＸ３の出力端子Ｓｉｔ
に振り分けられるようになる。
を行うことで、例えばマトリクススイッチャ装置ＭＸＩ
での供給されたチャンネルｃｈ３２の信号を、この３台
目の本実施例のマトリクススイッチャ装置ＭＸ３の出力
端子Ｓ １ ＋に振り分けて出力するような場合には、
上記マトリクススイッチャ装置ＭＸＩの入力端子ＴＩ３
！に供給されたチャンネルｃｈ３２の信号が、該マトリ
クススイッチャ装置ＭＸＩの拡張用出力端子群２３の出
力端子Ｑ３＝ｔを介し、マトリクススイッチャ装置ＭＸ
３の拡張用入力端子群１３の入力端子Ｔ ２ ｓ□を介
して該装置ＭＸ３のクロスポイントマトリクス３２に送
られる。当該装置ＭＸ３のクロスポイントマトリクス３
２とクロスポイントマトリクス３１内の対応するスイッ
チが選択されることで、該装置ＭＸ３の出力端子Ｓｉｔ
に振り分けられるようになる。
ところで、前述した従来のマトリクススイッチャ装置に
おいては、通常、例えばいわゆるＥＩＡ（Ｅｌｅｃｔｒ
ｏｎｉｃ Ｉｎｄｕｓｔｒｉｅｓ Ａｓ５ｏｃｉａｔｉ
ｏｎ）ユニット等のよかな規格化された筐体内に、マト
リクスサイズが１６Ｘｌ ６或いは３２Ｘ３２の基本ユ
ニットが収められている。この筐体内（基本ユニット毎
）には、該装置の例えば電源、スイッチのコントローラ
（ＣＰＵ）等の全ても備えられている。
おいては、通常、例えばいわゆるＥＩＡ（Ｅｌｅｃｔｒ
ｏｎｉｃ Ｉｎｄｕｓｔｒｉｅｓ Ａｓ５ｏｃｉａｔｉ
ｏｎ）ユニット等のよかな規格化された筐体内に、マト
リクスサイズが１６Ｘｌ ６或いは３２Ｘ３２の基本ユ
ニットが収められている。この筐体内（基本ユニット毎
）には、該装置の例えば電源、スイッチのコントローラ
（ＣＰＵ）等の全ても備えられている。
このため、この従来の装置で例えば２５６Ｘ２５６のマ
トリクスサイズを実現するためには、上記基本ユニット
が前述のように６４台すなわち筐体全体も６４個必要に
なり、必然的にシステムが大規模となる。また、全てに
筐体、電源等が必要なためコストも増大する。これに対
し、本実施例のマトリクススイッチャ装置においては、
１台のマトリクススイッチャ装置のマトリクスサイズが
２５６Ｘ３２となっていて、この２５６Ｘ３２のサイズ
の装置に上記電源、コントローラ等が配されている。ま
た、本実施例の装置に対する筐体の大きさは、上記ＥＩ
Ａのユニットを用いた場合、従来の筐体の略２倍程度に
抑えることができる。このようなことから、本実施例の
マトリクススイッチャ装置で２５６Ｘ２５６のマトリク
スサイズを実現する際に必要な７台分の装置でも、その
システム全体の大きさは、従来の装置で２５６Ｘ２５６
のマトリクスサイズを実現する場合の約（７×２）／６
４の大きさですむようになる。また、筐体、電源等も７
台分ですむためコストも低く抑えることができる。
トリクスサイズを実現するためには、上記基本ユニット
が前述のように６４台すなわち筐体全体も６４個必要に
なり、必然的にシステムが大規模となる。また、全てに
筐体、電源等が必要なためコストも増大する。これに対
し、本実施例のマトリクススイッチャ装置においては、
１台のマトリクススイッチャ装置のマトリクスサイズが
２５６Ｘ３２となっていて、この２５６Ｘ３２のサイズ
の装置に上記電源、コントローラ等が配されている。ま
た、本実施例の装置に対する筐体の大きさは、上記ＥＩ
Ａのユニットを用いた場合、従来の筐体の略２倍程度に
抑えることができる。このようなことから、本実施例の
マトリクススイッチャ装置で２５６Ｘ２５６のマトリク
スサイズを実現する際に必要な７台分の装置でも、その
システム全体の大きさは、従来の装置で２５６Ｘ２５６
のマトリクスサイズを実現する場合の約（７×２）／６
４の大きさですむようになる。また、筐体、電源等も７
台分ですむためコストも低く抑えることができる。
上述したようなことから、第１の実施例装置においては
、最大７台のマトリクススイッチャ装置を接続すること
で、２５６Ｘ２５６のマトリクスサイズを実現すること
が可能となる。この場合でも、従来の装置と比べてシス
テムの規模が小さく、コストも低減することができる。
、最大７台のマトリクススイッチャ装置を接続すること
で、２５６Ｘ２５６のマトリクスサイズを実現すること
が可能となる。この場合でも、従来の装置と比べてシス
テムの規模が小さく、コストも低減することができる。
第２図に本発明の第２の実施例のマトリクススイッチャ
装置の概略構成を示すブロック図を示す。
装置の概略構成を示すブロック図を示す。
すなわち、第２図に示す第２の実施例のマトリクススイ
ッチャ装置ＭＳＩは、上記複数チャンネル（例えば３２
チヤンネル）の入力端子と、上記複数チャンネルの少な
くとも一部のチャンネル（例えば４チヤンネル）及び他
のマトリクススイッチャ装置ＭＳ２（マトリクススイッ
チャ装置ＭＳＩと同様な構成であり図示は省略する）へ
の拡張用チャンネル（２８チヤンネル）の出力端子とを
有する第１のクロスポイントマトリクスであるプライマ
リ−スイッチＸＰＩと、上記プライマリ−スイッチＸＰ
Ｉからの上記一部のチャンネル（４チヤンネル）及び他
のマトリクススイッチャ装置ＭＳ２からの拡張用チャン
ネル（２８チヤンネル）の入力端子と、該マトリクスス
イッチャ装置ＭＳ１の一部のチャンネル（４チヤンネル
）の出力端子とを有する第２のクロスポイントマトリク
スであるセカングリースイッチχＰ２とを有するもので
ある。ここで、上記プライマリ−スイッチＸＰ１及びセ
カンダリ−スイッチＸＰ２は、少なくとも１枚の基板上
に構成することができる。
ッチャ装置ＭＳＩは、上記複数チャンネル（例えば３２
チヤンネル）の入力端子と、上記複数チャンネルの少な
くとも一部のチャンネル（例えば４チヤンネル）及び他
のマトリクススイッチャ装置ＭＳ２（マトリクススイッ
チャ装置ＭＳＩと同様な構成であり図示は省略する）へ
の拡張用チャンネル（２８チヤンネル）の出力端子とを
有する第１のクロスポイントマトリクスであるプライマ
リ−スイッチＸＰＩと、上記プライマリ−スイッチＸＰ
Ｉからの上記一部のチャンネル（４チヤンネル）及び他
のマトリクススイッチャ装置ＭＳ２からの拡張用チャン
ネル（２８チヤンネル）の入力端子と、該マトリクスス
イッチャ装置ＭＳ１の一部のチャンネル（４チヤンネル
）の出力端子とを有する第２のクロスポイントマトリク
スであるセカングリースイッチχＰ２とを有するもので
ある。ここで、上記プライマリ−スイッチＸＰ１及びセ
カンダリ−スイッチＸＰ２は、少なくとも１枚の基板上
に構成することができる。
すなわち、この第２図においては、上記プライマリ−ス
イッチＸＰＩ及びセカンダリ−スイッチＸＰ２が配され
た基板を８枚用いて３２チヤンネルの人力を任意に振り
分けて出力するような構成としている。上記マトリクス
スイッチャ装置ＭＳ１の１枚の基板上に配された上記プ
ライマリ−スイッチＸＰ １．セカングリースイッチＸ
Ｐ２は、共に例えば３２Ｘ３２のマトリクスサイズを有
している。ここで、プライマリ−スイッチＸＰＩの３２
個の入力端子のうち４つの入力端子には４つのチャンネ
ルｌｃｈ〜４ｃｈの信号が供給されるようになっている
。また、残りの２８個の入力端子には、他の７つの基板
からのそれぞれ４つのチャンネル（合計２８チヤンネル
ｃｈ５〜ｃｈ３２）の信号が供給されるようになってい
る。この時のプライマリ−スイッチＸＰＩでは、これら
入力３２チヤンネルの中から、スイッチ選択により４チ
ヤンネルまでを選び出して出力できるようになっている
。このプライマリ−スイッチＰＸＩでの上記４チヤンネ
ル出力が、セカンダリ−スイッチＸＰ２に送られるよう
になっている。また、上記プライマリ−スイッチＸＰ２
の残りの２８チヤンネルは、他のマトリクススイッチャ
装置ＭＳ２への拡張用チャンネルの出力端子（２８チヤ
ンネル分の拡張用出力端子）とそれぞ、れ接続されてい
る。更に、上記セカンダリ−スイッチＸＰ２には、上記
ブライマリースイ・ンチＸＰＩからの４チヤンネル出力
が供給されるようになると共に、当該他のマトリクスス
イッチャ装置ＭＳ２の拡張用出力端子からの２８チヤン
ネル出力が、拡張用入力端子を介して供給されるように
なっている。すなわち、このセカングリースイッチＸＰ
２は、上記ブライマリ−スイッチＸＰＩからの４チヤン
ネル入力と、当該他のマトリクススイッチャ装置ＭＳ２
からの２８チヤンネル入力の合計３２チヤンネルからス
イッチ選択により任意の４チヤンネルまでを選びだして
出力することができるようになっている。このような基
板８枚により３２Ｘ３２のマトリクスサイズを実現して
いる。
イッチＸＰＩ及びセカンダリ−スイッチＸＰ２が配され
た基板を８枚用いて３２チヤンネルの人力を任意に振り
分けて出力するような構成としている。上記マトリクス
スイッチャ装置ＭＳ１の１枚の基板上に配された上記プ
ライマリ−スイッチＸＰ １．セカングリースイッチＸ
Ｐ２は、共に例えば３２Ｘ３２のマトリクスサイズを有
している。ここで、プライマリ−スイッチＸＰＩの３２
個の入力端子のうち４つの入力端子には４つのチャンネ
ルｌｃｈ〜４ｃｈの信号が供給されるようになっている
。また、残りの２８個の入力端子には、他の７つの基板
からのそれぞれ４つのチャンネル（合計２８チヤンネル
ｃｈ５〜ｃｈ３２）の信号が供給されるようになってい
る。この時のプライマリ−スイッチＸＰＩでは、これら
入力３２チヤンネルの中から、スイッチ選択により４チ
ヤンネルまでを選び出して出力できるようになっている
。このプライマリ−スイッチＰＸＩでの上記４チヤンネ
ル出力が、セカンダリ−スイッチＸＰ２に送られるよう
になっている。また、上記プライマリ−スイッチＸＰ２
の残りの２８チヤンネルは、他のマトリクススイッチャ
装置ＭＳ２への拡張用チャンネルの出力端子（２８チヤ
ンネル分の拡張用出力端子）とそれぞ、れ接続されてい
る。更に、上記セカンダリ−スイッチＸＰ２には、上記
ブライマリースイ・ンチＸＰＩからの４チヤンネル出力
が供給されるようになると共に、当該他のマトリクスス
イッチャ装置ＭＳ２の拡張用出力端子からの２８チヤン
ネル出力が、拡張用入力端子を介して供給されるように
なっている。すなわち、このセカングリースイッチＸＰ
２は、上記ブライマリ−スイッチＸＰＩからの４チヤン
ネル入力と、当該他のマトリクススイッチャ装置ＭＳ２
からの２８チヤンネル入力の合計３２チヤンネルからス
イッチ選択により任意の４チヤンネルまでを選びだして
出力することができるようになっている。このような基
板８枚により３２Ｘ３２のマトリクスサイズを実現して
いる。
第３図に上述の第２の実施例のマトリクススイッチャ装
置の具体的構成と、２つのマトリクススイッチャ装置の
接続により６４Ｘ６４のマトリクスサイズを実現した例
を示す。
置の具体的構成と、２つのマトリクススイッチャ装置の
接続により６４Ｘ６４のマトリクスサイズを実現した例
を示す。
この第３図のマトリクススイッチャ装置ＭＳＩでは、上
述した基板を８枚用いて３２Ｘ３２のマトリクスサイズ
を実現している。また、当該マトリクススイッチャ装置
ＭＳＩと、同じ構成のマトリクススイッチャ装置ＭＳ２
とを接続することで上記６４Ｘ６４のマトリクスサイズ
を実現している。
述した基板を８枚用いて３２Ｘ３２のマトリクスサイズ
を実現している。また、当該マトリクススイッチャ装置
ＭＳＩと、同じ構成のマトリクススイッチャ装置ＭＳ２
とを接続することで上記６４Ｘ６４のマトリクスサイズ
を実現している。
すなわちこの第３図において、マトリクススイッチャ装
置ＭＳＩの基板Ｕ１〜Ｕ８ （Ｕ３〜Ｕ８の具体的な構
成は省略する）の各プライマリ−スイッチＸＰＩＩ−Ｘ
Ｐ１＠は、各入力端子７１＋〜７１ｓｘ（端子７１．以
降は省略）を介したそれぞれ４チヤンネルの入力と、ユ
ニット内インタフェース用バスＢＵを介した他の７つの
基板からの各々４チヤンネルずつ（合計２８チヤンネル
）の入力との３２チャンネル分の入力が可能となってい
て、それぞれこの中の４チヤンネルを選択して出力でき
るようになっている。ここで、各プライマリ−スイッチ
ＸＰ１．〜ＸＰＩＩへの上記４チヤンネル入力は、それ
ぞれアンプ、ラッチ回路等で構成されたバッファ回路６
１．〜６１ｍ（６１ｓ以降は図示を省略）を介して供給
されるようになっている。また、上記ラッチ回路６１．
〜６１゜には、マスタクロック発生回路６２と、ＣＰＵ
６３とで構成された制御回路６０からの出力がそれぞれ
供給されるようになっている。また、当該ＣＰＵ６３か
らは、各プライマリ−スイッチ、セカンダリ−スイッチ
でのスイッチ選択用の制御信号も出力される。また、各
プライマリ−スイッチＸＰＩ、＝ＸＰ１ｍの残りの２８
チヤンネルの出力は、拡張用インタフェース用バスＣＢ
を介して拡張用入出力端子部５０の拡張用出力端子群５
１゜〜５１ｔの中のある１つの拡張用出力端子群から、
他のマトリクススイッチャ装置ＭＳ２の拡張用入出力端
子部５０の１つの拡張用入力端子群に送られるようにな
っている。ここで、この拡張用入出力端子部５０の７つ
の拡張用出力端子群５１．〜５Ｌは、それぞれが３２チ
ャンネル分の端子で構成されており、各拡張用出力端子
群毎に他の本実施例のマトリクススイッチャ装置と接続
することができるようになっている。したがって、当該
マトリクススイッチ十ＭＳＩでの３２チヤンネルと、７
つの各拡張用出力端子群５１１〜５１７と接続される他
のマトリクススイッチャ装置での合計２２４チヤンネル
とで、最大２５６Ｘ２５６までのマトリクスサイズを実
現することができるようになっている。また、セカンダ
リ−スイッチＸＰ２．〜ＸＰ２１（ＸＰ２３以降は図示
ヲ省略）には、該プライマリ−スイッチＸＰＩ、〜ＸＰ
ＩＩからの各４チヤンネル出力が各々供給されると共に
、他のマトリクススイッチャ装置ＭＳ２の拡張用入出力
端子部５０の拡張用出力端子群からのそれぞれ２８チヤ
ンネルの出力が供給されるようになっている。当該セカ
ンダリ−スイッチＸＰ２゜〜ＸＰ２＠でそれぞれ供給さ
れた４チヤンネル＋２８チヤンネルの合計３２チヤンネ
ルの中からスイッチ選択により４チヤンネルまでの任意
のチャンネルが、それぞれ出力端子８１１〜８１ｓｚ（
端子８１．以降は省略）を介して取り出されるようにな
っている。
置ＭＳＩの基板Ｕ１〜Ｕ８ （Ｕ３〜Ｕ８の具体的な構
成は省略する）の各プライマリ−スイッチＸＰＩＩ−Ｘ
Ｐ１＠は、各入力端子７１＋〜７１ｓｘ（端子７１．以
降は省略）を介したそれぞれ４チヤンネルの入力と、ユ
ニット内インタフェース用バスＢＵを介した他の７つの
基板からの各々４チヤンネルずつ（合計２８チヤンネル
）の入力との３２チャンネル分の入力が可能となってい
て、それぞれこの中の４チヤンネルを選択して出力でき
るようになっている。ここで、各プライマリ−スイッチ
ＸＰ１．〜ＸＰＩＩへの上記４チヤンネル入力は、それ
ぞれアンプ、ラッチ回路等で構成されたバッファ回路６
１．〜６１ｍ（６１ｓ以降は図示を省略）を介して供給
されるようになっている。また、上記ラッチ回路６１．
〜６１゜には、マスタクロック発生回路６２と、ＣＰＵ
６３とで構成された制御回路６０からの出力がそれぞれ
供給されるようになっている。また、当該ＣＰＵ６３か
らは、各プライマリ−スイッチ、セカンダリ−スイッチ
でのスイッチ選択用の制御信号も出力される。また、各
プライマリ−スイッチＸＰＩ、＝ＸＰ１ｍの残りの２８
チヤンネルの出力は、拡張用インタフェース用バスＣＢ
を介して拡張用入出力端子部５０の拡張用出力端子群５
１゜〜５１ｔの中のある１つの拡張用出力端子群から、
他のマトリクススイッチャ装置ＭＳ２の拡張用入出力端
子部５０の１つの拡張用入力端子群に送られるようにな
っている。ここで、この拡張用入出力端子部５０の７つ
の拡張用出力端子群５１．〜５Ｌは、それぞれが３２チ
ャンネル分の端子で構成されており、各拡張用出力端子
群毎に他の本実施例のマトリクススイッチャ装置と接続
することができるようになっている。したがって、当該
マトリクススイッチ十ＭＳＩでの３２チヤンネルと、７
つの各拡張用出力端子群５１１〜５１７と接続される他
のマトリクススイッチャ装置での合計２２４チヤンネル
とで、最大２５６Ｘ２５６までのマトリクスサイズを実
現することができるようになっている。また、セカンダ
リ−スイッチＸＰ２．〜ＸＰ２１（ＸＰ２３以降は図示
ヲ省略）には、該プライマリ−スイッチＸＰＩ、〜ＸＰ
ＩＩからの各４チヤンネル出力が各々供給されると共に
、他のマトリクススイッチャ装置ＭＳ２の拡張用入出力
端子部５０の拡張用出力端子群からのそれぞれ２８チヤ
ンネルの出力が供給されるようになっている。当該セカ
ンダリ−スイッチＸＰ２゜〜ＸＰ２＠でそれぞれ供給さ
れた４チヤンネル＋２８チヤンネルの合計３２チヤンネ
ルの中からスイッチ選択により４チヤンネルまでの任意
のチャンネルが、それぞれ出力端子８１１〜８１ｓｚ（
端子８１．以降は省略）を介して取り出されるようにな
っている。
ここで、例えば、マトリクススイッチャ装置ＭＳ１での
基板Ｕ１の入力端子７Ｌ＋に供給されたチャンネルｃｈ
ｌの信号が、当該装置ＭＳＩの出力端子８１＋に出力さ
れるような場合には、上記バッファ回路６１１の各素子
を介した上記チャンネルｃｈｉの信号は、プライマリ−
スイッチＸＰＩＩに送られ、該プライマリ−スイッチＸ
Ｐ １゜でスイッチ選択が行われた後（他の基板の各プ
ライマリ−スイッチは全てスイッチがオフ状態となる）
、セカングリースイッチＸＰ２．に送られ同様にスイッ
チ選択が行われて出力端子８１．から出力される。また
、例えば、マトリクススイッチャ装置ＭＳＩでの基板Ｕ
２の入力端子７１．に供給されたチャンネルｃｈ５の信
号が、当該装置ＭＳ１の基板Ｕ１の出力端子８１４に出
力されるような場合には、上記チャンネルｃｈ５の信号
は、基板Ｕｌのプライマリ−スイッチＸＰＩＩ でスイ
ッチ選択がなされることで（他の基板のプライマリ−ス
イッチは全てオフ状態となる）、このチャンネルｃｈ５
の信号が基板Ｕ１のセカンダリ−スイッチＸＰ２＋ に
送られ、当該セカンダリ−スイッチＸＰＬでもスイッチ
選択処理がなされて出力端子８１４から出力される。更
に、例えば、マトリクススイッチャ装置ＭＳＩでの基板
Ｕ２の入力端子７１．に供給されたチャンネルｃｈ６の
信号が、他のマトリクススイッチャ装置ＭＳ２の基板Ｕ
２の出力端子８１ｓに出力されるような場合には、該チ
ャンネルｃｈ６の信号は、この基板Ｕ２のプライマリ−
スイッチＸＰＩ□でスイッチ選択がなされることで（他
の基板のプライマリ−スイッチは全てオフ状態となる）
、上記拡張用入出力端子部５０の拡張用出力端子群５１
１を介し、上記他のマトリクススイッチャ装置ＭＳ２の
拡張用出力端子部５０の対応する拡張用入力端子群を介
して、当該装置ＭＳ２の基板Ｕ２のセカンダリ−スイッ
チＸＰ２ｇに送られるようになる。このセカングリース
イッチＸＰ２ｔでスイッチ選択が行われて、出力端子８
ｔ、から出力される。また更に、例えば、他のマトリク
ススイッチャ装置ＭＳ２の基板Ｕ１の入力端子７１４に
供給されたチャンネルｃｈ３６の信号が、マトリクスス
イッチャ装置ＭＳＩの基板Ｕ１の出力端子８１ｇに出力
されるような場合には、該チャンネルｃｈ３６の信号は
、マトリクススイッチャ装置ＭＳ２の基板Ｕ１のプライ
マリ−スイッチＸＰＩ、でスイッチ選択がなされること
で（他の基板のプライマリ−スイッチは全てオフ状態と
なる）、上記拡張用入出力端子部５０の対応する拡張用
出力端子群を介し、上記マトリクススイッチャ装置’Ｍ
ｓ１の拡張用出力端子部５０の対応する例えば拡張用入
力端子群５２．を介して、当該装置ＭＳＩの基板Ｕｌの
セカンダリ−スイッチＸＰ２．に送られるようになる。
基板Ｕ１の入力端子７Ｌ＋に供給されたチャンネルｃｈ
ｌの信号が、当該装置ＭＳＩの出力端子８１＋に出力さ
れるような場合には、上記バッファ回路６１１の各素子
を介した上記チャンネルｃｈｉの信号は、プライマリ−
スイッチＸＰＩＩに送られ、該プライマリ−スイッチＸ
Ｐ １゜でスイッチ選択が行われた後（他の基板の各プ
ライマリ−スイッチは全てスイッチがオフ状態となる）
、セカングリースイッチＸＰ２．に送られ同様にスイッ
チ選択が行われて出力端子８１．から出力される。また
、例えば、マトリクススイッチャ装置ＭＳＩでの基板Ｕ
２の入力端子７１．に供給されたチャンネルｃｈ５の信
号が、当該装置ＭＳ１の基板Ｕ１の出力端子８１４に出
力されるような場合には、上記チャンネルｃｈ５の信号
は、基板Ｕｌのプライマリ−スイッチＸＰＩＩ でスイ
ッチ選択がなされることで（他の基板のプライマリ−ス
イッチは全てオフ状態となる）、このチャンネルｃｈ５
の信号が基板Ｕ１のセカンダリ−スイッチＸＰ２＋ に
送られ、当該セカンダリ−スイッチＸＰＬでもスイッチ
選択処理がなされて出力端子８１４から出力される。更
に、例えば、マトリクススイッチャ装置ＭＳＩでの基板
Ｕ２の入力端子７１．に供給されたチャンネルｃｈ６の
信号が、他のマトリクススイッチャ装置ＭＳ２の基板Ｕ
２の出力端子８１ｓに出力されるような場合には、該チ
ャンネルｃｈ６の信号は、この基板Ｕ２のプライマリ−
スイッチＸＰＩ□でスイッチ選択がなされることで（他
の基板のプライマリ−スイッチは全てオフ状態となる）
、上記拡張用入出力端子部５０の拡張用出力端子群５１
１を介し、上記他のマトリクススイッチャ装置ＭＳ２の
拡張用出力端子部５０の対応する拡張用入力端子群を介
して、当該装置ＭＳ２の基板Ｕ２のセカンダリ−スイッ
チＸＰ２ｇに送られるようになる。このセカングリース
イッチＸＰ２ｔでスイッチ選択が行われて、出力端子８
ｔ、から出力される。また更に、例えば、他のマトリク
ススイッチャ装置ＭＳ２の基板Ｕ１の入力端子７１４に
供給されたチャンネルｃｈ３６の信号が、マトリクスス
イッチャ装置ＭＳＩの基板Ｕ１の出力端子８１ｇに出力
されるような場合には、該チャンネルｃｈ３６の信号は
、マトリクススイッチャ装置ＭＳ２の基板Ｕ１のプライ
マリ−スイッチＸＰＩ、でスイッチ選択がなされること
で（他の基板のプライマリ−スイッチは全てオフ状態と
なる）、上記拡張用入出力端子部５０の対応する拡張用
出力端子群を介し、上記マトリクススイッチャ装置’Ｍ
ｓ１の拡張用出力端子部５０の対応する例えば拡張用入
力端子群５２．を介して、当該装置ＭＳＩの基板Ｕｌの
セカンダリ−スイッチＸＰ２．に送られるようになる。
このセカンダリ−スイッチＸＰ２．でスイッチ選択が行
われて、出力端子８１ｇから出力される。
われて、出力端子８１ｇから出力される。
すなわち、上述した第２の実施例のマトリクススイッチ
ャ装置においては、８枚の基板を用いて３２Ｘ３２のマ
トリクスサイズを実現しているが、例えば基板を１枚の
みとすることで、マトリクスサイズ４×４の小規模のマ
トリクススイッチャ装置を実現することができる。更に
、この第２の実施例のマトリクススイッチャ装置を複数
個接続することで、マトリクスサイズを拡張することが
可能となっている０例えば、わずか８個の本実施例のマ
トリクススイッチャ装置を互いに接続することで最大２
５６Ｘ２５６のマトリクスサイズを得ることができる。
ャ装置においては、８枚の基板を用いて３２Ｘ３２のマ
トリクスサイズを実現しているが、例えば基板を１枚の
みとすることで、マトリクスサイズ４×４の小規模のマ
トリクススイッチャ装置を実現することができる。更に
、この第２の実施例のマトリクススイッチャ装置を複数
個接続することで、マトリクスサイズを拡張することが
可能となっている０例えば、わずか８個の本実施例のマ
トリクススイッチャ装置を互いに接続することで最大２
５６Ｘ２５６のマトリクスサイズを得ることができる。
このように８個で最大２５６×２５６のマトリクスサイ
ズを得ることができるためコストの低減も可能である。
ズを得ることができるためコストの低減も可能である。
本発明のマトリクススイッチャ装置においては、一の装
置に他の装置を接続して入出力を拡張するためのクロス
ポイントマトリクスを内蔵可能となし、所定の最大チャ
ンネル数までの拡張用入力。
置に他の装置を接続して入出力を拡張するためのクロス
ポイントマトリクスを内蔵可能となし、所定の最大チャ
ンネル数までの拡張用入力。
出力端子を設け得るようにしたことにより、例えば最大
２５６Ｘ２５６のマトリクスサイズとしてもシステム全
体の規模をコンパクトにでき、コストの低減が可能であ
る。また、本発明のマトリクススイッチャ装置において
は、複数チャンネルの入力端子と複数チャンネルの少な
くとも一部のチャンネル及び他の装置への拡張用出力端
子とを有するクロスポイントマトリクスと、一部のチャ
ンネル及び他の装置からの拡張用入力端子と、この装置
の一部のチャンネルの出力端子とを有するクロスポイン
トマトリクスとを有することにより、例えば４×４のよ
うに小さなマトリクスサイズがら例えば２５６ｘ２５６
のように大きなマトリクスサイズまで変更でき、かつ例
えば最大２５６×２５６のマトリクスサイズとしてもシ
ステム全体をコンパクトに構成でき、コストの低減も可
能となる。
２５６Ｘ２５６のマトリクスサイズとしてもシステム全
体の規模をコンパクトにでき、コストの低減が可能であ
る。また、本発明のマトリクススイッチャ装置において
は、複数チャンネルの入力端子と複数チャンネルの少な
くとも一部のチャンネル及び他の装置への拡張用出力端
子とを有するクロスポイントマトリクスと、一部のチャ
ンネル及び他の装置からの拡張用入力端子と、この装置
の一部のチャンネルの出力端子とを有するクロスポイン
トマトリクスとを有することにより、例えば４×４のよ
うに小さなマトリクスサイズがら例えば２５６ｘ２５６
のように大きなマトリクスサイズまで変更でき、かつ例
えば最大２５６×２５６のマトリクスサイズとしてもシ
ステム全体をコンパクトに構成でき、コストの低減も可
能となる。
第１図は本発明の第１の実施例のマトリクススイッチャ
装置の概略構成を示すブロック回路図、第２図は本発明
の第２のマトリクススイッチャ装置の概略構成を示すブ
ロック図、第３図は第２の実施例の具体的構成を示すブ
ロック回路図、第４図はマトリクススイッチャ装置の使
用状態を説明するための図、第５図は従来のマトリクス
スイッチャ装置により６４Ｘ６４のマトリクスサイズを
実現する場合の接続状態を示すブロック図である。
装置の概略構成を示すブロック回路図、第２図は本発明
の第２のマトリクススイッチャ装置の概略構成を示すブ
ロック図、第３図は第２の実施例の具体的構成を示すブ
ロック回路図、第４図はマトリクススイッチャ装置の使
用状態を説明するための図、第５図は従来のマトリクス
スイッチャ装置により６４Ｘ６４のマトリクスサイズを
実現する場合の接続状態を示すブロック図である。
Claims (2)
- （１）複数チャンネルの入力を複数チャンネルの出力に
任意に振り分けて供給するマトリクススイッチャ装置に
おいて、 一のマトリクススイッチャ装置に他のマトリクススイッ
チャ装置を接続して入出力を拡張するためのクロスポイ
ントマトリクスを上記マトリクススイッチャ装置内に内
蔵可能となし、 所定の最大チャンネル数までの拡張用入力端子及び出力
端子を上記マトリクススイッチャ装置に設け得るように
したことを特徴とするマトリクススイッチャ装置。 - （２）複数チャンネルの入力を複数チャンネルの出力に
任意に振り分けて供給するマトリクススイッチャ装置に
おいて、 上記複数チャンネルの入力端子と上記複数チャンネルの
少なくとも一部のチャンネル及び他のマトリクススイッ
チャ装置への拡張用チャンネルの出力端子とを有する第
１のクロスポイントマトリクスと、 上記第１のクロスポイントマトリクスからの上記一部の
チャンネル及び他のマトリクススイッチャ装置からの拡
張用チャンネルの入力端子と、当該マトリクススイッチ
ャ装置の一部のチャンネルの出力端子とを有する第２の
クロスポイントマトリクスとを有することを特徴とする
マトリクススイッチャ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2080302A JP2910139B2 (ja) | 1990-03-28 | 1990-03-28 | マトリクススイッチャ装置 |
| KR1019910004748A KR0180738B1 (ko) | 1990-03-28 | 1991-03-27 | 매트릭스 스위처 장치 |
| EP19910302748 EP0449632A3 (en) | 1990-03-28 | 1991-03-28 | Matrix switcher apparatus |
| US08/071,324 US5343193A (en) | 1990-03-28 | 1993-06-02 | Matrix switcher apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2080302A JP2910139B2 (ja) | 1990-03-28 | 1990-03-28 | マトリクススイッチャ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03278774A true JPH03278774A (ja) | 1991-12-10 |
| JP2910139B2 JP2910139B2 (ja) | 1999-06-23 |
Family
ID=13714480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2080302A Expired - Fee Related JP2910139B2 (ja) | 1990-03-28 | 1990-03-28 | マトリクススイッチャ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5343193A (ja) |
| EP (1) | EP0449632A3 (ja) |
| JP (1) | JP2910139B2 (ja) |
| KR (1) | KR0180738B1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3094654B2 (ja) * | 1992-05-22 | 2000-10-03 | ソニー株式会社 | マトリックススイッチャ装置 |
| US5619335A (en) * | 1993-09-28 | 1997-04-08 | Kabushiki Kaisha Toshiba | Digital video recording and playback system and method having multiple playback devices outputting video program data on multiple channels |
| US5686905A (en) * | 1994-03-19 | 1997-11-11 | Sony Corporation | Input/output switching apparatus having virtual control |
| CA2143591C (en) | 1994-04-29 | 1999-01-26 | David N. Horn | Teleconferencing audio bridge |
| US6519540B1 (en) * | 1994-10-04 | 2003-02-11 | Iris Technologies, Inc. | Signal router with cross-point view graphical interface |
| JPH08191416A (ja) * | 1995-01-10 | 1996-07-23 | Sony Corp | デジタル映像音声処理装置 |
| US5579060A (en) * | 1995-03-15 | 1996-11-26 | Elbex Video, Ltd. | Data transmitter for selectively transmitting data to receivers via transmission lines switched on or over in synchronization with an external synchronizing signal |
| JP3460404B2 (ja) * | 1995-09-08 | 2003-10-27 | ソニー株式会社 | 映像信号送出システム |
| EP1758375B1 (en) * | 1996-04-17 | 2012-12-26 | Sony Corporation | Matrix switcher |
| US5805614A (en) * | 1996-07-03 | 1998-09-08 | General Signal Corporation | Fault tolerant switch fabric with control and data correction by hamming codes |
| US5812556A (en) * | 1996-07-03 | 1998-09-22 | General Signal Corporation | Fault tolerant switch fabric with control and data correction by hamming codes and error inducing check register |
| US6351258B1 (en) * | 1997-06-30 | 2002-02-26 | Sony Corporation | Switcher system and I/O switching method |
| US6208388B1 (en) * | 1997-10-18 | 2001-03-27 | Lucent Technologies, Inc. | Channel responsive television input signal interface circuit and method |
| US7213061B1 (en) | 1999-04-29 | 2007-05-01 | Amx Llc | Internet control system and method |
| AU5468300A (en) * | 1999-06-09 | 2000-12-28 | Panja, Inc. | System and method for integrating multiple video switches into a video matrix |
| US7230927B1 (en) * | 1999-12-07 | 2007-06-12 | Aspect Software, Inc. | Non-blocking expandable call center architecture |
| US7190412B2 (en) * | 2003-08-28 | 2007-03-13 | The Boeing Company | Video switching systems and methods |
| US20050134746A1 (en) * | 2003-12-18 | 2005-06-23 | Brandt Nicholas C. | Controllable video switching method and apparatus |
| EP1934720B1 (en) | 2005-09-07 | 2018-02-14 | Open Invention Network LLC | Method and computer program for device configuration |
| US20080123635A1 (en) * | 2006-06-06 | 2008-05-29 | Mortensen Keith Y | Matrix switching system |
| CA2691008A1 (en) * | 2007-06-28 | 2008-12-31 | Thomson Licensing | Dual use video mixer crosspoint matrix |
| KR101080801B1 (ko) * | 2011-07-29 | 2011-11-07 | 아카데미정보통신 (주) | 입체적 매트릭스 회로를 통한 음향 및 영상 제어 시스템 |
| KR101416959B1 (ko) * | 2013-11-28 | 2014-07-09 | 주식회사 케빅 | 확장형 오디오 매트릭스 장치의 터치 스크린 장치 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL284363A (ja) * | 1960-03-23 | 1900-01-01 | ||
| DE2121611B2 (de) * | 1971-05-03 | 1973-03-15 | Siemens AG, 1000 Berlin u. 8000 München | Kreuzschienenverteiler fuer videosignale |
| US3786425A (en) * | 1972-12-18 | 1974-01-15 | Bell Telephone Labor Inc | Integrated circuit switching network providing crosspoint gain |
| US4037250A (en) * | 1974-08-22 | 1977-07-19 | Mcgahan Everett G | Video switcher |
| FR2562368B1 (fr) * | 1984-04-02 | 1989-07-28 | Cit Alcatel | Reseau de connexion spatial pour signaux numeriques a haut debit |
| US4817082A (en) * | 1987-03-09 | 1989-03-28 | American Telephone And Telegraph Company, At&T Bell Laboratories | Crosspoint switching system using control rings with fast token circulation |
| US4807280A (en) * | 1987-09-18 | 1989-02-21 | Pacific Bell | Cross-connect switch |
| US4829511A (en) * | 1987-10-14 | 1989-05-09 | International Business Machines Corporation | Switched network of optical buses |
| US4858011A (en) * | 1988-04-04 | 1989-08-15 | Jackson Richard A | Video switcher system with modular architecture |
| US4929940A (en) * | 1988-11-18 | 1990-05-29 | International Business Machines Corporation | Collision crossbar switch |
| US5107489A (en) * | 1989-10-30 | 1992-04-21 | Brown Paul J | Switch and its protocol for making dynamic connections |
-
1990
- 1990-03-28 JP JP2080302A patent/JP2910139B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-27 KR KR1019910004748A patent/KR0180738B1/ko not_active Expired - Fee Related
- 1991-03-28 EP EP19910302748 patent/EP0449632A3/en not_active Withdrawn
-
1993
- 1993-06-02 US US08/071,324 patent/US5343193A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0449632A2 (en) | 1991-10-02 |
| KR910017757A (ko) | 1991-11-05 |
| KR0180738B1 (ko) | 1999-04-01 |
| US5343193A (en) | 1994-08-30 |
| EP0449632A3 (en) | 1993-06-16 |
| JP2910139B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03278774A (ja) | マトリクススイッチャ装置 | |
| JP3501301B2 (ja) | 入出力信号切換装置 | |
| KR20100029099A (ko) | 비디오 믹서 교차점 매트릭스의 2중 사용 | |
| US6281941B1 (en) | Mix-effect bank with multiple programmable outputs | |
| US6829783B1 (en) | Arrangement for producing television contributions | |
| JPH04230548A (ja) | 記憶装置 | |
| JP2775975B2 (ja) | マトリックススイッチャ装置 | |
| CN221995513U (zh) | 一种用于实现分布式与集中式视频信号切换的系统 | |
| GB2248362A (en) | Multi-path digital video architecture | |
| KR0131554Y1 (ko) | 텔레비젼, 컴팩트 디스크 가라오케 및 카메라 일체형 시스템의 영상신호 처리회로 | |
| JP2743662B2 (ja) | マトリクススイッチヤ | |
| JPH0434619Y2 (ja) | ||
| JPS6382068A (ja) | 映像信号切替装置 | |
| JPS5855638B2 (ja) | シヨウメイセイギヨソウチ | |
| JPH0522664A (ja) | マトリクススイツチヤ装置 | |
| JP2893998B2 (ja) | ディジタル信号切替器 | |
| JPS6116085A (ja) | オ−デイオ・ビデオ機器相互接続方式 | |
| KR940006979Y1 (ko) | 입력확장 매트릭스 스위치회로 | |
| JP2575023B2 (ja) | スイツチマトリクス | |
| JP2594549B2 (ja) | 映像制作スイツチヤ | |
| JPS63114381A (ja) | 映像信号の編集装置 | |
| JPH02261234A (ja) | 放送設備装置 | |
| JP2003101879A (ja) | 映像切換装置 | |
| JPH1127697A (ja) | 映像信号記録装置 | |
| JPH10171565A (ja) | ディスプレイ接続装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |