JPH03283641A - セラミックパッケージ - Google Patents
セラミックパッケージInfo
- Publication number
- JPH03283641A JPH03283641A JP8423590A JP8423590A JPH03283641A JP H03283641 A JPH03283641 A JP H03283641A JP 8423590 A JP8423590 A JP 8423590A JP 8423590 A JP8423590 A JP 8423590A JP H03283641 A JPH03283641 A JP H03283641A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- dielectric substrate
- substrate
- hole
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000004806 packaging method and process Methods 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 5
- 238000005219 brazing Methods 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052802 copper Inorganic materials 0.000 abstract 1
- 239000010949 copper Substances 0.000 abstract 1
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体ペレットを搭載し密封するセラミック
パッケージに関し、特にパッケージ自身が有する、接地
インダクタンスを軽減しうるセラミックパッケージに関
する。
パッケージに関し、特にパッケージ自身が有する、接地
インダクタンスを軽減しうるセラミックパッケージに関
する。
従来のこの種のセラミックパッケージは、第３図の部分
断面図に示すように、セラミックの誘電体基板ｌの下面
に第１の金属導体層２が、また、誘電体基板ｌの上面に
は第２の金属導体層３がそれぞれ印刷焼成等の技術によ
り形成されており、第１の金属層２は、パッケージの補
強あるいは、放熱等を目的とした金属板４にロウ材７に
より・ロウ付されている。一方、誘電体基板ｌには少な
くとも１ケ所に内径が一定の貫通穴１５が形成されてお
り、貫通穴１５には、第３の金属層６）：充填されてお
り、第３の金属層６により、第２の金属層３の一部と第
１の金属層２との間の電気的導通な保っていた。
断面図に示すように、セラミックの誘電体基板ｌの下面
に第１の金属導体層２が、また、誘電体基板ｌの上面に
は第２の金属導体層３がそれぞれ印刷焼成等の技術によ
り形成されており、第１の金属層２は、パッケージの補
強あるいは、放熱等を目的とした金属板４にロウ材７に
より・ロウ付されている。一方、誘電体基板ｌには少な
くとも１ケ所に内径が一定の貫通穴１５が形成されてお
り、貫通穴１５には、第３の金属層６）：充填されてお
り、第３の金属層６により、第２の金属層３の一部と第
１の金属層２との間の電気的導通な保っていた。
従来のこの種のセラミックパッケージにおいて、誘電体
基板の上面に電気回路を構成する場合、電気回路の集積
度を向上させるために誘電体基板に形成される貫通穴の
径を小さくすると、貫通穴に充填される金属導体層によ
るインダクタンス成分が増大することになる。通常この
種のパッケージを用いる半導体製品は、誘電体基板の下
面にロウ材された金属板を接地電位として用いることが
多く、この場合、電気回路上での接地インダクタンスを
等測的に増大し、素子の特性、特に増幅器などの増幅率
を落とすなどの悪影響を及ぼす結果となる。又、この影
響は使用する周波数の増加に伴ない大きくなる。このよ
うな理由により、従来パッケージでは、誘電体基板に形
成する貫通穴の径を小さくすることに制約を受けて、回
路の高集積化に不都合であった。
基板の上面に電気回路を構成する場合、電気回路の集積
度を向上させるために誘電体基板に形成される貫通穴の
径を小さくすると、貫通穴に充填される金属導体層によ
るインダクタンス成分が増大することになる。通常この
種のパッケージを用いる半導体製品は、誘電体基板の下
面にロウ材された金属板を接地電位として用いることが
多く、この場合、電気回路上での接地インダクタンスを
等測的に増大し、素子の特性、特に増幅器などの増幅率
を落とすなどの悪影響を及ぼす結果となる。又、この影
響は使用する周波数の増加に伴ない大きくなる。このよ
うな理由により、従来パッケージでは、誘電体基板に形
成する貫通穴の径を小さくすることに制約を受けて、回
路の高集積化に不都合であった。
前述した従来のセラミックパッケージに対し、本発明の
セラミックパッケージは、誘電体基板に形成される貫通
穴の形状が、誘電体基板の上面から下面にかけて広がる
円錐台形状あるいは貫通穴の径が誘電体基板の上面から
下面にかけて段階的に大きくなっていく形状を有してい
る。
セラミックパッケージは、誘電体基板に形成される貫通
穴の形状が、誘電体基板の上面から下面にかけて広がる
円錐台形状あるいは貫通穴の径が誘電体基板の上面から
下面にかけて段階的に大きくなっていく形状を有してい
る。
次に本発明について図面を参照して説明する。
第１図は、本発明のセラミックパッケージの一実施例の
部分断面図であり、厚さ０．６ ｆｆ１ｍ程度のアルミ
ナの誘電体基板ｌの下面にはタングステン等による第１
の金属層２が印刷焼成等の技術により厚さ１５μｍ程度
に形成されており、第１の金属層２には、厚さ１ ｍｍ
程度の胴タングステンによる金属板４が、銀ロウ等のロ
ウ材７でロウ材されている。また、誘電体基板ｌの上面
には、タングステン等による第２の金属層３が形成され
ている。また、誘電体基板には、貫通穴５が形成されて
いるが、貫通穴５の形状は、その内径が誘電体基板１の
上面では、直径約０．２ ｍｍであり、誘電体基板ｌの
下面では、直径約０．４ ｍｍであるような円錐台形状
をしている。貫通穴５には、タングステン等の第３の金
属層６が充填されており、第３の金属層６により、第２
の金属層３と第１の金属層２及び第１の金属層２にロウ
材された金属板４とが電気的導通な保っている。概算で
、貫通穴の径を直径０．２ｍ５一定とした場合に、０．
２ ｎ Ｈ程度あるインダクタンス成分が、上記構造と
することにより、０．０４ｎＨ程度に軽減できる。
部分断面図であり、厚さ０．６ ｆｆ１ｍ程度のアルミ
ナの誘電体基板ｌの下面にはタングステン等による第１
の金属層２が印刷焼成等の技術により厚さ１５μｍ程度
に形成されており、第１の金属層２には、厚さ１ ｍｍ
程度の胴タングステンによる金属板４が、銀ロウ等のロ
ウ材７でロウ材されている。また、誘電体基板ｌの上面
には、タングステン等による第２の金属層３が形成され
ている。また、誘電体基板には、貫通穴５が形成されて
いるが、貫通穴５の形状は、その内径が誘電体基板１の
上面では、直径約０．２ ｍｍであり、誘電体基板ｌの
下面では、直径約０．４ ｍｍであるような円錐台形状
をしている。貫通穴５には、タングステン等の第３の金
属層６が充填されており、第３の金属層６により、第２
の金属層３と第１の金属層２及び第１の金属層２にロウ
材された金属板４とが電気的導通な保っている。概算で
、貫通穴の径を直径０．２ｍ５一定とした場合に、０．
２ ｎ Ｈ程度あるインダクタンス成分が、上記構造と
することにより、０．０４ｎＨ程度に軽減できる。
第２図は、本発明のセラミックパッケージの第２の実施
例の部分断面図であり、第１図の実施例と同様に厚さ０
．６ｇａｍ程度のアルミナの誘電体基板ｌの下面及び上
面に形成された厚さ１５μｍ程度のタングステン等によ
る第１の金属層２と第２の金属層３を有し、第１の金属
層には、厚さ１ ｍｍ程度の銅タングステン等の金属板
４がロウ材７によりロウ材されており、かつ誘電体基板
ｌには貫通穴５ａが形成されているが、本実施例では、
貫通穴５ａの内径が、誘電体基板１の上面から深さ０．
２ ｍｍまでは直径約０．２ ａｍ 、深さ０．２闘か
ら０．４ ａｍまでは直径０．３ ｍ 、深さ０．４闘
の箇所から誘電体基板下面までは直径０．４ ｗ＋とな
るような段階的に広がっている。貫通穴５には、タング
ステン等の第３の金属層６が充填されており、第３の金
属層６により、第２の金属層３と第１の金属層２及び第
１の金属層２にロウ材された金属板４が電気的に導通し
ている。本例の場合も第１の実施例とほぼ同等の効果が
ある。
例の部分断面図であり、第１図の実施例と同様に厚さ０
．６ｇａｍ程度のアルミナの誘電体基板ｌの下面及び上
面に形成された厚さ１５μｍ程度のタングステン等によ
る第１の金属層２と第２の金属層３を有し、第１の金属
層には、厚さ１ ｍｍ程度の銅タングステン等の金属板
４がロウ材７によりロウ材されており、かつ誘電体基板
ｌには貫通穴５ａが形成されているが、本実施例では、
貫通穴５ａの内径が、誘電体基板１の上面から深さ０．
２ ｍｍまでは直径約０．２ ａｍ 、深さ０．２闘か
ら０．４ ａｍまでは直径０．３ ｍ 、深さ０．４闘
の箇所から誘電体基板下面までは直径０．４ ｗ＋とな
るような段階的に広がっている。貫通穴５には、タング
ステン等の第３の金属層６が充填されており、第３の金
属層６により、第２の金属層３と第１の金属層２及び第
１の金属層２にロウ材された金属板４が電気的に導通し
ている。本例の場合も第１の実施例とほぼ同等の効果が
ある。
以上説明したように本発明は、誘電体基板に形成した貫
通穴により電気回路の接地をとる構造となっているセラ
ミックパッケージのもつ接地インダクタンスを、誘電体
基板の上面に構成される電気回路の集積度を悪くするこ
となく、軽減できる効果を有する。また、この効果は、
使用する周波数が高いほど大きくなる。
通穴により電気回路の接地をとる構造となっているセラ
ミックパッケージのもつ接地インダクタンスを、誘電体
基板の上面に構成される電気回路の集積度を悪くするこ
となく、軽減できる効果を有する。また、この効果は、
使用する周波数が高いほど大きくなる。
第１図は、本発明の第１の実施例の部分断面図、第２図
は本発明の第２の実施例の部分断面図、第３図は、従来
のセラミックパッケージの部分断面図である。 ｌ・・・・・・誘電体基板、２・・・・・・第１の金属
層、３・・・・・・第２の金属層、４・・・・・・金属
板、５．５ａ。 ｌ ５・・・・・・貫通穴、 ６・・・・・・第３の金属層、 ７・・・・・・ロ ウ材。
は本発明の第２の実施例の部分断面図、第３図は、従来
のセラミックパッケージの部分断面図である。 ｌ・・・・・・誘電体基板、２・・・・・・第１の金属
層、３・・・・・・第２の金属層、４・・・・・・金属
板、５．５ａ。 ｌ ５・・・・・・貫通穴、 ６・・・・・・第３の金属層、 ７・・・・・・ロ ウ材。
Claims (1)
- セラミックの誘電体基板と、この誘電体基板の下面に
形成された第１の金属層と、この第１の金属層とロウ付
けされた金属板と、前記誘電体基板の上面に形成された
第２の金属層と、前記誘電体基板の少くとも一箇所に形
成された上下貫通の貫通穴と、この貫通穴に充填され、
前記第１と第２の金属層との間の導電接続をする第３の
金属層とを有するセラミックパッケージにおいて、前記
貫通穴の径が前記誘電体基板の上面から下面にかけて連
続的または段階的に広がっていることを特徴とするセラ
ミックパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8423590A JP2794888B2 (ja) | 1990-03-30 | 1990-03-30 | セラミックパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8423590A JP2794888B2 (ja) | 1990-03-30 | 1990-03-30 | セラミックパッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283641A true JPH03283641A (ja) | 1991-12-13 |
| JP2794888B2 JP2794888B2 (ja) | 1998-09-10 |
Family
ID=13824810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8423590A Expired - Fee Related JP2794888B2 (ja) | 1990-03-30 | 1990-03-30 | セラミックパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2794888B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485039A (en) * | 1991-12-27 | 1996-01-16 | Hitachi, Ltd. | Semiconductor substrate having wiring conductors at a first main surface electrically connected to plural pins at a second main surface |
| US5717240A (en) * | 1993-12-29 | 1998-02-10 | Mitsubishi Denki Kabushiki Kaisha | Static semiconductor memory device |
| US6693361B1 (en) * | 1999-12-06 | 2004-02-17 | Tru-Si Technologies, Inc. | Packaging of integrated circuits and vertical integration |
-
1990
- 1990-03-30 JP JP8423590A patent/JP2794888B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485039A (en) * | 1991-12-27 | 1996-01-16 | Hitachi, Ltd. | Semiconductor substrate having wiring conductors at a first main surface electrically connected to plural pins at a second main surface |
| US5717240A (en) * | 1993-12-29 | 1998-02-10 | Mitsubishi Denki Kabushiki Kaisha | Static semiconductor memory device |
| US6693361B1 (en) * | 1999-12-06 | 2004-02-17 | Tru-Si Technologies, Inc. | Packaging of integrated circuits and vertical integration |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2794888B2 (ja) | 1998-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2226707A (en) | Ceramic substrate for hybrid microcircuits and method of making the same | |
| KR970067892A (ko) | 고주파 집적회로장치 및 그 제조방법 | |
| JPH09237854A (ja) | 半導体用パッケージ | |
| JP2728322B2 (ja) | 半導体装置 | |
| JPH03283641A (ja) | セラミックパッケージ | |
| CN106415821A (zh) | 元件收纳用封装以及安装结构体 | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| WO2015012405A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
| JP7235878B2 (ja) | 端子構造、パッケージ、および、端子構造の製造方法 | |
| JPH08250824A (ja) | 共線終端伝送線構造およびその製造方法 | |
| JP2002134639A (ja) | 高周波電子部品用パッケージおよびそれを用いた高周波電子部品 | |
| JP2000183488A (ja) | ハイブリッドモジュール | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JPH0653414A (ja) | マイクロ波集積回路 | |
| JP6744103B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2001326444A (ja) | チップ部品の実装基板 | |
| JPH03262302A (ja) | 高周波用基板 | |
| JPH03252193A (ja) | 配線基板 | |
| JP3652257B2 (ja) | 半導体素子収納用パッケージ | |
| JPS605055B2 (ja) | 半導体装置 | |
| JP2000323595A (ja) | 半導体装置 | |
| JP2762404B2 (ja) | 超高周波素子用パッケージ | |
| JPH02181459A (ja) | セラミックス回路基板 | |
| JP2002190546A (ja) | 多層高周波パッケージ基板 | |
| JPH0340951B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |