JPH03295244A - 自己整合ヘテロ接合バイポーラトランジスタの作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、自己整合ヘテロ接合バイポーラトランジスタ
の作製方法に関するものである。

〔従来の技術〕

■−■化合物半導体では、従来より基板材料をそのまま
用いてスイッチング素子を作製する方法が盛んに研究さ
れてきたが、近年特にエピタキシャル成長技術の進歩に
伴い、高品質な半導体基板の作製ができ、かつ異種の材
料を格子定数を一致させた形で成長させることで、以前
は難しかったヘテロ接合を有する超高速半導体素子が実
現されるまでに至っている。特に、ヘテロ接合バイポー
ラトランジスタ（ＨＢ　Ｔ）では、半絶縁性基板上に禁
制帯幅の異なる材料系を成長することで素子を作製可能
である特徴を生かし、設計の自由度が大きく、従来にな
い特徴を持った高速動作が達成されている。

さて、ＨＢＴ回路を高速化するためには、デバイス、回
路および結晶構造の三つの点での工夫が必要となる。例
えば、エミッタ部とベース電極の間隔を極力近づけてベ
ースの寄生抵抗を削減し、また外部ベース領域を小さく
して寄生容量を低減し、且つその領域の面積を一定とす
る必要があった。

また、大規模の単体を集積する際の回路上の要求として
は、構成要素のデバイス単体のばらつきを抑え、且つ歩
留り良くし、信頼性の高い手法を確立することが課題で
あった。

〔発明が解決しようとする課題〕

そこで、以上のすべての条件を満たす自己整合による作
製方法の確立が望まれていた。このため、従来より種々
の自己整合法が提案されており、例えば下記の文献 ｒ　ＩＥＥＥ　ＴＲＡＮＳＡＣＴＩＯＮＳ　ＯＮ　ＥＬ
ＥＣＴＲＯＮ　ＤＥＶＩＣＥＳ、Ｖ。

１、ＥＤ−３５，Ｎｏ、１．　　（１９８８年１月）Ｐ
、１〜７Ｊや、下記の文献 ｒ　ＩＥＥＥ　ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥ　ＬＥ
ＴＴＥＲ８，Ｖｏｌ、ＥＤＬ−８゜Ｎｏ、５．　　（１
９８７年５月）　Ｐ、２４６〜２４８Ｊにホされている
。このように、種々の手法でＨＢＴの性能向上が図られ
てきたが、特に外部ベースの面積を小さく、かつ一定に
する自己整合法については殆ど工夫されてぃなかった。

〔課題を解決するための手段〕

本発明に係る自己整合の作製方法は、エミッタアップの
ＨＢＴについては、化合物半導体基板上に、第１導電型
のサブコレクタ層、コレクタ層、第２導電型のベース層
、及び第１導電型のエミッタ層を順次エピタキシャル成
長してＨＢＴ基板を作製する第１工程と、このＨＢＴ基
板の、少なくとも二つのエミッタ部を残してベース部が
露出するまで当該基板のエピタキシャル成長層を垂直に
除去し、その構造の側壁部にのみ絶縁物層（サイドウオ
ール）を形成する第２工程と、エミッタおよびベース電
極を形成した後、絶縁物を全面に堆積して平坦化するこ
とによりエミッタ電極の上部を露出させる第３工程と、
上記少なくとも二つのエミッタ部に重なるように絶縁物
層を設け、その絶縁物層をマスクとしてサブコレクタ部
が露出するまで、エミッタ電極およびエピタキシャル成
長層を垂直に除去する第４工程と、第４工程で垂直に除
去されることにより形成された側壁部に絶縁物層（サイ
ドウオール）を形成し、この絶縁物層に対し自己整合的
にサブコレクタ部上に電極を設ける第５工程とを含むこ
とを特徴としている。

また、コレクタアップのものについては、化合物半導体
基板上に、第１導電型のサブエミッタ層、エミッタ層、
第２導電型のベース層、及び第１導電型のコレクタ層を
順次エピタキシャル成長してヘテロ接合バイポーラトラ
ンジスタ基板を作製する第１工程と、ヘテロ接合バイポ
ーラトランジスタ基板の、少なくとも二つのコレクタ部
を残してベース部が露出するまで当該基板のエピタキシ
ャル成長層を垂直に除去し、その構造の側壁部にのみ絶
縁物層を形成する第２工程と、コレクタおよびベース電
極を形成した後、絶縁物を全面に堆積して平坦化するこ
とによりコレクタ電極の上部を露出させる第３工程と、
上記少なくとも二つのコレクタ部に重なるように絶縁物
層を設け、その絶縁物層をマスクとしてサブエミッタ部
が露出スるまで、コレクタ電極およびエピタキシャル成
長層を垂直に除去する第４工程と、第４工程で垂直に除
去されることにより形成された側壁部に絶縁物層を形成
し、この絶縁物層に対し自己整合的にサブエミッタ部上
１ビ電極を設ける第５工程とを含むことを特徴としてい
る。

〔作用〕

本発明によれば、例えばエミッタアップのものについて
は、最初に設けた二つのエミッタバ９−ンに対し、側壁
絶縁物形成と、エミッタおよびベース電極とサブコレク
タ電極の形成を自己整合的に行うことを特徴としている
。このため、エミッタ・ベース間の距離が最初に形成さ
れた時点のサイドウオールの膜厚によって決まり、電極
間隔がごく短距離に再現性良く決定される。それのみな
らず、ベース電極面積が二つのエミッタ間隔によって決
まるため、外部ベース面積を小さく一定にする事か可能
となり、ＨＢＴの集積化に適する。

コレクタアップのものについては、コレクタとエミッタ
の関係が入れ替るだけなので、上記と同様の作用が奏さ
れる。

〔実施例〕

以下、添付図面を参照して本発明の詳細な説明する。

第１図に、本発明の作製方法により得られるエミッタア
ップＨＢＴの一例の断面構造図を示す。

図示の通り、このＨＢＴ構造では、基板１上にサブコレ
クタ層２、コレクタ層３、ベース層４、エミッタ層５お
よびエミッタキャップ層６が順次形成された結晶構造に
おいて、二つのエミッタ電極７３と、その間のベース電
極７２が、第１のサイドウオール９３を挟んで自己整合
的に形成されている。また、コレクタ層３上の構造とサ
ブコレクタ層２上のコレクタ電極７１が、第２のサイド
ウオール９２を挟んで自己整合的に形成された構造を成
している。

第２図により、上記ＨＢＴの実際の製作工程を示す。

先ず半絶縁性Ｇａ　Ａｓ基板上１に、順次ｎ＋Ｇａ　Ａ
ｓからなるサブコレクタ層２、ｎ″″ＧａＡｓからなる
コレクタ層３、ｐ”　Ｇａ　Ａｓからなるベース層４、
ｎＡＩ　　　Ｇａ ｘ　　１□Ａｓからなるエ ミッタ層５、及びｎ”　Ｇａ　Ａｓからなるエミッタキ
ャップ層５がエピタキシャル成長される。そして、この
構造上にフォトレジスト層（図示せず）を塗布した後、
不要なエミッタキャップ、エミッタ層５．６部分を除去
し、フォトレジスト層を剥離する（第２図（ａ）図示）
。この際に、二つのエミッタメサ部の幅、及び間隔は１
μｍ程度と充分微細に加工可能な為、外部ベース部は通
常のＨＢＴと比較して充分小さく出来る。また、より一
層の高速化の為に、エミッタメサの存在しない部分のコ
レクタ部に対し、不活性イオン種を注入することて、よ
り寄生容量の低減化が図れる。

次に、全面に絶縁物を堆積した後、ドライエツチングに
より異方的にエツチングを行う事で、エミッタ側壁部の
みに上記絶縁物からなる第１のサイドウオール９３が残
される（同図（ｂ）図示）。

その後、エミッタ及びベース電極７３．７２を成す金属
を同時に蒸着し、側壁部に薄く付着した電極材を基板面
に対し低角度でイオンミリングを行うことて除去する（
同図（ｃ）図示）。そして、全面にポリイミドを塗布し
た後、エッチバックを行うことによりポリイミド層８か
らのエミッタ電極７３の頭出しを行う（同図（ｄ）図示
）。

次に絶縁物を堆積した後、二つのエミッタメサ部（エミ
ッタ電極７３）に渡るように絶縁物の加工を行い、絶縁
物マスク９１を形成する（同図（ｅ）図示）。ここで、
先ずエミッタ部に関しては、面積は図中の左右方向では
、絶縁物マスク９１の位置を適宜エミッタメサに対し定
めることで、どちら方向に絶縁物マスク９１がアライメ
ントの関係でずれを起こそうとも、いつも同一の幅が確
保できる。また、図中の前後方向においても、先に形成
したエミッタメサ部をここでの絶縁物マスク９１の位置
と比較し、アライメントの誤差を考慮して長く取れば、
最終的なエミッタメサの長さは一定とすることができる
。すなわち、エミッタメサの面積はいつも一定に設定で
きる。エミッタ下部のベース寄生抵抗は、今回の手法で
はベース電位の供給点が一つとなるが、エミッタメサの
幅を単一エミッタの際と比較して半分とすれば、エミッ
タメサの左右より給電する方法に対し２倍程度の増加に
抑える事が出来る。一方、外部ベース部は二つのエミッ
タメサ間隔によって決まるため、半分以下にまで外部ベ
ース下の寄生容量は小さく出来る。ここで、以上の工程
により、ばらつきの増加、プロセスの複雑化等は無いた
め、全体として本プロセスの有用性は大である。

次に、絶縁物マスク９１をマスクに用いてポリイミド膜
８、電極材料層７２′、第１のサイドウオール９３、及
び結晶部のエツチングを同図（ｆ）のように行う。その
後、第２のサイドウオール９２をエミッタメサ構造の側
壁部に形成する。そして、サブコレクタ層２上にコレク
タ電極７１を成す金属を蒸着し、同図（ｃ）の際と同様
に側壁部の電極材料を除去することにより、同図（ｇ）
の構造が出来上る。この際に、コレクタ電極７１の形成
はりフトオフ法や、蒸着後のイオンミリングなどにより
行う事ができる。その後、サブコレクタのエツチング、
及び配線（図示せず）の形成を行う事でＨＢＴが完成す
る。

本実施例ではＧａ　Ａｓ　／ＡＩ　Ｇａ　Ａｓ系を例と
して上げたか、本発明の手法は他の材料系の化合物半導
体ＨＢＴにも適用可能である。また、ここではエミッタ
アップのＨＢＴの例について触れたが、エミッタ・ベー
ス接合の面積の低減の観点より、コレクタアップのＨＢ
Ｔに適用した際でも充分に効果を発揮できる。具体的に
は、第３図に示すようなコレクタアップのＨＢＴでは、
基板１側からサブエミッタ層６１、エミッタ層５、ベー
ス層４、コレクタ層３およびコレクタキャップ層２１の
順で積層されるので、絶縁部マスク９１はコレクタ電極
７１上に形成され、第１のサイドウオール９３はコレク
タ側壁部にのみ形成され、第２のサイドウオール９２は
コレクタメサ構造の側壁に形成されることになる。

〔発明の効果〕

以上の通り本発明によれば、例えばエミッタアップのも
のについては、最初に設けた二つのエミッタパターンに
対し、側壁絶縁物（サイドウオール）形成と、エミッタ
およびベース電極とサブコレクタ電極の形成を自己整合
的に行うことを特徴としている。このため、エミッタ・
ベース間の距離か最初に形成された時点のサイドウオー
ルの膜厚によって決まり、電極間隔がごく短距離に再現
性良く決定される。それのみならず、ベース電極面積が
二つのエミッタ間隔によって決まるため、外部ベース面
積を小さく一定にする事が可能となり、ＨＢＴの集積化
に適する。上記の効果は、コレクタアップのＨＢＴにつ
いても同様に実現することができる。

【図面の簡単な説明】

第１図は本発明の実施例により作製されるエミ、・タア
ソブＨＢＴの断面構造を示す図、第２図は実際の作製工
程を示す図、第３図はコレクタアップのＨＢＴの断面構
造を示す図である。 １・・・半絶縁性基板、２・・・サブコレクタである半
導体層、２１・・・コレクタキャップである半導体層、
３・・・コレクタである半導体層、４・・・ベースであ
る半導体層、５・・・エミッタである半導体層、６・・
・エミッタキャップである半導体層、６１・・・サブエ
ミッタである半導体層、７１・・・コレクタ電極、７２
・・・ベース電極、７３・・・エミッタ電極、８・・・
ポリイミド層、９１・・・絶縁物マスク、９２．９３・
・・側壁絶縁物層（第１、第２のサイドウオール）。

Claims (1)

1. 【特許請求の範囲】 １、化合物半導体基板上に、第１導電型のサブコレクタ
   層、コレクタ層、第２導電型のベース層、及び第１導電
   型のエミッタ層を順次エピタキシャル成長してヘテロ接
   合バイポーラトランジスタ基板を作製する第１工程と、 前記ヘテロ接合バイポーラトランジスタ基板の少なくと
   も二つのエミッタ部を残してベース部が露出するまで当
   該基板のエピタキシャル成長層を垂直に除去し、その構
   造の側壁部にのみ絶縁物層を形成する第２工程と、 エミッタおよびベース電極を形成した後、絶縁物を全面
   に堆積して平坦化することにより前記エミッタ電極の上
   部を露出させる第３工程と、前記少なくとも二つのエミ
   ッタ部に重なるように絶縁物層を設け、その絶縁物層を
   マスクとしてサブコレクタ部が露出するまで、前記エミ
   ッタ電極および前記エピタキシャル成長層を垂直に除去
   する第４工程と、 前記第４工程で垂直に除去されることにより形成された
   側壁部に絶縁物層を形成し、この絶縁物層に対し自己整
   合的にサブコレクタ部上に電極を設ける第５工程と、 を含むことを特徴とした自己整合ヘテロ接合バイポーラ
   トランジスタの作製方法。 ２、化合物半導体基板上に、第１導電型のサブエミッタ
   層、エミッタ層、第２導電型のベース層、及び第１導電
   型のコレクタ層を順次エピタキシャル成長してヘテロ接
   合バイポーラトランジスタ基板を作製する第１工程と、 前記ヘテロ接合バイポーラトランジスタ基板の、少なく
   とも二つのコレクタ部を残してベース部が露出するまで
   当該基板のエピタキシャル成長層を垂直に除去し、その
   構造の側壁部にのみ絶縁物層を形成する第２工程と、 コレクタおよびベース電極を形成した後、絶縁物を全面
   に堆積して平坦化することにより前記コレクタ電極の上
   部を露出させる第３工程と、前記少なくとも二つのコレ
   クタ部に重なるように絶縁物層を設け、その絶縁物層を
   マスクとしてサブエミッタ部が露出するまで、前記コレ
   クタ電極および前記エピタキシャル成長層を垂直に除去
   する第４工程と、 前記第４工程で垂直に除去されることにより形成された
   側壁部に絶縁物層を形成し、この絶縁物層に対し自己整
   合的にサブエミッタ上に電極を設ける第５工程と、 を含むことを特徴とした自己整合ヘテロ接合バイポーラ
   トランジスタの作製方法。