JPH0365658B2 - - Google Patents

Info

Publication number
JPH0365658B2
JPH0365658B2 JP59088585A JP8858584A JPH0365658B2 JP H0365658 B2 JPH0365658 B2 JP H0365658B2 JP 59088585 A JP59088585 A JP 59088585A JP 8858584 A JP8858584 A JP 8858584A JP H0365658 B2 JPH0365658 B2 JP H0365658B2
Authority
JP
Japan
Prior art keywords
silicon
titanium
layer
silicide
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59088585A
Other languages
English (en)
Other versions
JPS6052044A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23954815&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0365658(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed filed Critical
Publication of JPS6052044A publication Critical patent/JPS6052044A/ja
Publication of JPH0365658B2 publication Critical patent/JPH0365658B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0121—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group IV semiconductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路の製造方法に係わるもので、
とくに単結晶もしくは多結晶シリコン上に金属珪
化物を形成させる方法に関するものである。
〔従来の技術〕
金属珪化物はこれを集積回路における相互結線
材料として用いることにより、従来の多結晶シリ
コンの最小抵抗値が約10ohm／sqである等の欠点
を解消しようとするもので、例えばMOSFETを
使用した大規模集積回路の性能を高めるために
は、シート抵抗値が約1ohm／sq以下の珪化チタ
ンが用いられる（「ポリシリコンを凌駕する珪化
物」J.G.Posa、「Electronics」第54巻第22号、
1981年11月３日、101−102頁参照）。このように
金属珪化物は、きわめて高い集積度を要求される
集積回路における内部結線やゲート等の線幅を減
少させるのに好適である。
集積回路に使用する珪化物開発における最近の
成果のひとつに、マスク層を用いてシリコン切片
の所望の領域を露出させたのち金属層の蒸着を行
なう自己整合拡散法がある。露出された基板上に
おけるこれらシリコン切片の領域はアニーリング
によつて金属珪化物に転換され、非転換金属は材
質選択性のあるエツチングを用いてこれを除去す
る。このような自己整合拡散法としては米国特許
第4080719号にその一例が記載されているが、こ
の場合には二酸化シリコンをマスク層として用
い、基板を500℃で加熱することによりシリコン
上に珪化プラチナを形成させ、非転換プラチナは
王水中でエツチングを行なうことにより除去す
る。この自己整合拡散法によれば、通常必要とさ
れる内部結線やゲート電極のパターン化に必要な
マスキング工程を省略することが可能である。
〔発明が解決しようとする問題点〕
そもそも珪化プロセスにおいて望ましいこと
は、そのプロセスに再現性があるかどうかという
こと、すなわち露出したシリコンないしポリシリ
コン上に形成された金属珪化物が、均一でかつ予
定した通りのシート抵抗値をもつものかどうかと
いうことである。さらにまた金属層をシリコン層
と密に接触させるためには、露出したシリコンが
十分清浄で、かつ自然発生的に生成する自然酸化
物を含まないことが必要であるが、実際には酸化
物を除去しデグレージングを行なつた後でも、金
属蒸着に先立つてシリコン切片が大気に露出され
る際に、薄い自然酸化物の層が形成されることは
避け難く、この自然酸化物の存在によつて珪化プ
ロセスの再現性が損なわれることが判つた。
従来の珪化プロセスにおける問題として、反応
の進行中にシリコンが珪化物を介して金属層内に
拡散し、この金属と反応して本来のパターンの外
側に金属珪化物を形成し、該パターンの線幅を無
効にする、いわゆるアウトデイフユージヨンの問
題がある。こうした極端な場合には、アウトデイ
フユージヨンにより形成された珪化物が橋絡する
ことによつて、数ミクロンの間隔を隔てて隣接す
る導伝路どうしが短絡することがあり、これは例
えばパターンを形成したシリコン切片上に珪化チ
タンを形成するにあたつて、チタン・シリコン反
応を固相で行う場合などに大きな障害となる。
〔発明の目的〕
ゆえに本発明の目的は、シリコンもしくはポリ
シリコン、またはこれら両者に金属珪化物を形成
することにより集積回路を製造する方法を上記の
ような観点から改良することにある。
〔問題点を解決するための手段およびその作用〕
本発明は上記従来の珪化プロセスにおけるアウ
トデイフユージヨンの問題点に鑑み、まず、シリ
コンの表面の一部を化学的に不活性な物質の領域
で覆いシリコンの選択領域を画成し、該シリコン
の選択領域と化学的不活性領域とを覆うチタン層
を積層する。次いで、前記工程の結果得られる構
造体を窒素を含む雰囲気中で加熱すると、シリコ
ンがチタン層内に拡散しチタン層を珪化チタンに
転換するが、窒素もチタン層と反応して窒化チタ
ンとなり、シリコンが選択領域上のチタン層から
化学的不活性領域上のチタン層に拡散することを
防止する。
シリコンとは単結晶シリコンでも多結晶シリコ
ンでもよい。選択領域は１つに限らず、複数の領
域でもよく、又単結晶領域と多結晶領域の組合わ
せでもよい。シリコンの表面とは上面に限らず下
面、側面等をも含むものとする。単結晶シリコン
基板上に酸化膜、多結晶シリコン層を積層した場
合、単結晶シリコン基板の上面及び多結晶シリコ
ン層の下面が酸化膜で覆われることになる。
〔実施例〕
以下、本発明につき図面を参照しつつさらに詳
細に説明する。
第１図ないし第５図に本発明による製造方法を
実施する場合の各工程における半導体素子の一部
断面を示す。まず第１図に示すように、シリコン
の基板１０上には二酸化シリコン層１２が、例え
ば熱酸化または化学蒸着法等により形成され、公
知の方法によつてパターン化することにより、基
板１０の所定の領域を露出させるための空白領域
を画定する。この場合、二酸化シリコン層１２の
パターン化に先立つて、多結晶シリコンすなわち
ポリシリコンの層を該層１２上に追加形成しかつ
パターン化しておいてもよい。いずれにせよ、か
くて得られた切片は次の工程でこれを例えば
H2SO4およびH2O2の溶液に曝し、さらには10％
のフツ化水素によりデグレージング処理を行なう
ことにより金属被着処理にそなえる。デグレージ
ング処理後、真空装置に入れて金属蒸着を行なう
に先立つてシリコン基板１０が大気に露出される
際に、薄い自然酸化物の層１６がシリコン基板１
０とポリシリコン領域１４に形成される。前述の
ようにこの自然酸化物層１６は、この後に形成さ
れる金属珪化物の均一性を損なうことが判つてい
る。
本発明は、上記のようなシリコン切片を効果的
に製作するために、金属被着処理に先立つて真空
装置内の金属被着処理位置でスパツターエツチン
グを行なうことであることを解明してなされたも
のである。第２図において矢印１８は真空装置内
におけるシリコン切片に対する粒子衝撃を示した
もので、これによつてシリコン基板１０およびポ
リシリコン領域１４から自然酸化物１６を効果的
に除去することができる。ついで第３図に示すよ
うに、シリコン切片上に所望の厚さに金属層２０
をスパツタリングにより被着させ、層１０，１２
および領域１４の各表面を被覆する。しかるのち
シリコン切片を真空装置から取り出し、窒素もし
くはアルゴンの不活性雰囲気または真空中で加熱
することにより、金属をシリコン基板１０および
ポリシリコン領域１４と反応させて、金属層２０
がこれらシリコン基板およびポリシリコン領域と
接する部分を金属珪化物領域２２に転換する。こ
の場合、珪化反応の進行中にシリコンとポリシリ
コンが局部的に転換されるため、該金属珪化物の
一部がシリコン基板１０およびポリシリコン領域
１４中に入り込む。ついで該切片を金属に対して
は作用するが金属珪化物に対しては作用しない材
質選択性エツチング材料に曝すことにより、金属
層２０の非反応部分を取り除く。このようなエツ
チング材料としては金属としてチタンを用いる場
合は、例えばH2SO4とH2O2の混合溶液からなる
ウエツトエツチを用いるのがよい。上記のように
して得た半導体切片の断面構造を第５図に示す。
本発明による製造方法はこのような半導体切片を
得ることをもつて完結させてもよいが、所望なら
ば該切片をアニール処理することにより、金属珪
化物２２の抵抗値をさらに低くするようにしても
よい。
なお上記プロセスは例えばPt、Pd、Co、Mo、
Ta、Ｗ等の珪化物など、二珪化チタン（以下単
に珪化チタンという）以外の各種金属珪化物の形
成に用いた場合にも有効であることは言うまでも
ない。
〔実施例〕
まずアルゴン雰囲気で真空度８ミリtorrとした
マグネトロン・スパツタリング装置でスパツター
エツチングを行なつた。エツチング時間は約
1KWのRFパワーで約５分とすることにより、約
20ないし30オングストローム／分の酸化物エツチ
ング速度を得た。自然酸化物層１６の厚さは通常
わずか約20オングストロームであるが、そのよう
な自然酸化物を除去するのに要するエツチング時
間以上スパツターエツチング処理を行なうと、結
果として得られる珪化物のシート抵抗値が実質的
に低下することが判明している。この方法にて作
成した半導体切片のシート抵抗値がわずか約0.4
ないし0.6ohm／sqである。
上記スパツタエツチング処理に引き続いて、切
片を真空装置内の原位置に保持したままで、約
2000オングストロームのチタン層をスパツタリン
グにより被着した。ついで該切片を炉内に移し、
アルゴンの雰囲気中で約30分間、約625℃で加熱
することにより、チタンをシリコンおよびポリシ
リコンと反応させて珪化チタンを形成させた。こ
の珪化チタンの切片をさらにアルゴンの雰囲気中
で約15分間、約800℃で加熱することにより、そ
の抵抗値をさらに低下させた。
チタン・シリコン反応においてはシリコンが主
拡散成分の役割を果たすことはよく知られている
ところであり、このためシリコンは珪化チタンの
層を介して所望のパターンの外側へ拡散しようと
する。本発明はこのような原因によつて起る前記
アウトデイフユージヨン現象を、反応雰囲気中に
窒素を導入することにより防止することを提案す
るもので、このような工程を含む製造方法をもつ
て本発明の第二の実施例とするものである。
前記反応雰囲気中に導入された窒素は容易にチ
タンを介して拡散し、シリコン原子がインターフ
エース領域を越えて珪化チタンとチタンの層内に
拡散するのを実質的に抑制する。この窒素はアル
ゴンの雰囲気中に直接導入してもよいが、場合に
よつては水素10％と窒素90％とからなる窒素形成
ガスを用いてもよい。また窒化シリコンの形成
は、反応温度を約700℃に保つこと等によりこれ
を効果的に防ぐことができる。
以上本発明の実施例につき記載したが、これら
実施例の変形やその他の実施態様についても、上
の記載および添付図面から当業者において容易に
相到しうるであろう。故にこれら変形例やその他
の実施態様もまた本発明の権利範囲に含まれるも
のであることは言うまでもない。
〔発明の効果〕
以上述べたように本発明においては、二酸化シ
リコン等のマスク層をシリコン切片上に形成しか
つパターン化することにより、該切片の所定の領
域を露出させ、好ましくは金属層としてチタンの
層を用いてこれをシリコン切片に被着させ、窒素
を含む雰囲気中でシリコンまたはポリシリコンと
チタンを互いに反応させることとしたため、シリ
コンが二珪化チタンおよびチタンの層を介してア
ウトデフユージヨンを起すのを防止することがで
きる等の効果もある。
【図面の簡単な説明】
第１図ないし第５図は本発明の一実施例により
半導体切片を製造するプロセスの各工程における
該切片の一部断面図である。 １０，１４……シリコン、１２……化学的に不
活性な領域、１４……ポリシリコン領域、１６…
…自然酸化物膜、１８……パーテイクルによる衝
撃、２０……チタン層、２２……珪化チタン。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体装置の一部を構成するシリコン又はポ
    リシリコンの選択された表面領域上に、金属珪化
    物を形成する方法に於て、 上記選択された表面領域を規定するマスク層を
    形成する工程と、 上記選択された表面領域と上記マスク層をチタ
    ン層により覆う工程と、 前記工程の結果得られる構造体を、シリコンが
    アウトデイフユージヨンしないよう、窒素を含む
    雰囲気中で加熱し、前記選択された表面領域上の
    チタン層を珪化チタンに変換させる工程と、 を有することを特徴とする金属珪化物を形成する
    方法。
JP59088585A 1983-05-06 1984-05-04 金属珪化物形成方法 Granted JPS6052044A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/492,069 US4545116A (en) 1983-05-06 1983-05-06 Method of forming a titanium disilicide
US492069 1983-05-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP1025594A Division JPH01252763A (ja) 1983-05-06 1989-02-03 金属珪化物形成方法

Publications (2)

Publication Number Publication Date
JPS6052044A JPS6052044A (ja) 1985-03-23
JPH0365658B2 true JPH0365658B2 (ja) 1991-10-14

Family

ID=23954815

Family Applications (2)

Application Number Title Priority Date Filing Date
JP59088585A Granted JPS6052044A (ja) 1983-05-06 1984-05-04 金属珪化物形成方法
JP1025594A Granted JPH01252763A (ja) 1983-05-06 1989-02-03 金属珪化物形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP1025594A Granted JPH01252763A (ja) 1983-05-06 1989-02-03 金属珪化物形成方法

Country Status (4)

Country Link
US (1) US4545116A (ja)
EP (1) EP0128304B1 (ja)
JP (2) JPS6052044A (ja)
DE (1) DE3477530D1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125640A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体装置の製造方法
JPS60217657A (ja) * 1984-04-12 1985-10-31 Mitsubishi Electric Corp 半導体集積回路装置の製造方法
US4829363A (en) * 1984-04-13 1989-05-09 Fairchild Camera And Instrument Corp. Structure for inhibiting dopant out-diffusion
GB2164491B (en) * 1984-09-14 1988-04-07 Stc Plc Semiconductor devices
JPS61137367A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
JPS61214427A (ja) * 1985-03-19 1986-09-24 Nippon Gakki Seizo Kk 半導体装置の電極形成法
US4804636A (en) * 1985-05-01 1989-02-14 Texas Instruments Incorporated Process for making integrated circuits having titanium nitride triple interconnect
US4821085A (en) * 1985-05-01 1989-04-11 Texas Instruments Incorporated VLSI local interconnect structure
US4751198A (en) * 1985-09-11 1988-06-14 Texas Instruments Incorporated Process for making contacts and interconnections using direct-reacted silicide
JP2615390B2 (ja) * 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
JPH0682641B2 (ja) * 1985-10-21 1994-10-19 日本電気株式会社 半導体集積回路装置の製造方法
US4663191A (en) * 1985-10-25 1987-05-05 International Business Machines Corporation Salicide process for forming low sheet resistance doped silicon junctions
US4746219A (en) * 1986-03-07 1988-05-24 Texas Instruments Incorporated Local interconnect
US4983544A (en) * 1986-10-20 1991-01-08 International Business Machines Corporation Silicide bridge contact process
JP2609313B2 (ja) * 1986-12-11 1997-05-14 フェアチャイルド セミコンダクタ コーポレーション バイポーラ修正型アイソプレーナ集積回路構成体及びその製造方法
US4849344A (en) * 1986-12-11 1989-07-18 Fairchild Semiconductor Corporation Enhanced density modified isoplanar process
US4855798A (en) * 1986-12-19 1989-08-08 Texas Instruments Incorporated Semiconductor and process of fabrication thereof
US4816423A (en) * 1987-05-01 1989-03-28 Texas Instruments Incorporated Bicmos process for forming shallow npn emitters and mosfet source/drains
US5059546A (en) * 1987-05-01 1991-10-22 Texas Instruments Incorporated BICMOS process for forming shallow NPN emitters and mosfet source/drains
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
US4873205A (en) * 1987-12-21 1989-10-10 International Business Machines Corporation Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
JPH01173714A (ja) * 1987-12-21 1989-07-10 Internatl Business Mach Corp <Ibm> ブリツジ接点の形成方法
WO1989011732A1 (en) * 1988-05-24 1989-11-30 Micron Technology, Inc. Tisi2 local interconnects
KR930004295B1 (ko) * 1988-12-24 1993-05-22 삼성전자 주식회사 Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US5059554A (en) * 1989-06-23 1991-10-22 Sgs-Thomson Microelectronics, Inc. Method for forming polycrystalline silicon contacts
US5443996A (en) * 1990-05-14 1995-08-22 At&T Global Information Solutions Company Process for forming titanium silicide local interconnect
US5086017A (en) * 1991-03-21 1992-02-04 Industrial Technology Research Institute Self aligned silicide process for gate/runner without extra masking
US5250834A (en) * 1991-09-19 1993-10-05 International Business Machines Corporation Silicide interconnection with schottky barrier diode isolation
US5387548A (en) * 1992-06-22 1995-02-07 Motorola, Inc. Method of forming an etched ohmic contact
US5344793A (en) * 1993-03-05 1994-09-06 Siemens Aktiengesellschaft Formation of silicided junctions in deep sub-micron MOSFETs by defect enhanced CoSi2 formation
JP3256048B2 (ja) * 1993-09-20 2002-02-12 富士通株式会社 半導体装置及びその製造方法
KR0162673B1 (ko) * 1994-01-11 1998-12-01 문정환 반도체 도전층 및 반도체소자의 제조방법
JP3238820B2 (ja) * 1994-02-18 2001-12-17 富士通株式会社 半導体装置
JPH07263544A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 半導体装置及びその製造方法
US5624869A (en) * 1994-04-13 1997-04-29 International Business Machines Corporation Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
JP2630292B2 (ja) * 1995-02-27 1997-07-16 日本電気株式会社 半導体装置の製造方法
JP2751859B2 (ja) * 1995-03-15 1998-05-18 日本電気株式会社 半導体装置の製造方法
US5654570A (en) * 1995-04-19 1997-08-05 International Business Machines Corporation CMOS gate stack
US6096638A (en) 1995-10-28 2000-08-01 Nec Corporation Method for forming a refractory metal silicide layer
US5733816A (en) * 1995-12-13 1998-03-31 Micron Technology, Inc. Method for depositing a tungsten layer on silicon
GB2320130B (en) * 1996-08-09 2001-11-07 United Microelectronics Corp Improved self-ligned silicide manufacturing method
JPH10189483A (ja) * 1996-12-26 1998-07-21 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
TW326551B (en) * 1997-07-11 1998-02-11 Holtek Microelectronics Inc The manufacturing method for Ti-salicide in IC
US6127276A (en) * 1998-06-02 2000-10-03 United Microelectronics Corp Method of formation for a via opening
US6235630B1 (en) * 1998-08-19 2001-05-22 Micron Technology, Inc. Silicide pattern structures and methods of fabricating the same
RU2152108C1 (ru) * 1998-08-20 2000-06-27 Акционерное общество открытого типа "НИИМЭ и завод "Микрон" Способ изготовления полупроводникового прибора
KR100545538B1 (ko) * 2001-01-04 2006-01-25 인피네온 테크놀로지스 아게 반도체 소자의 도핑 영역과의 컨택트 제조 방법
JP6823533B2 (ja) * 2017-04-24 2021-02-03 東京エレクトロン株式会社 チタンシリサイド領域を形成する方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3855612A (en) * 1972-01-03 1974-12-17 Signetics Corp Schottky barrier diode semiconductor structure and method
NL7510903A (nl) * 1975-09-17 1977-03-21 Philips Nv Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze.
US4056642A (en) * 1976-05-14 1977-11-01 Data General Corporation Method of fabricating metal-semiconductor interfaces
US4243865A (en) * 1976-05-14 1981-01-06 Data General Corporation Process for treating material in plasma environment
JPS5333077A (en) * 1976-09-08 1978-03-28 Nec Corp Semiconductor integrated circuit
JPS6057227B2 (ja) * 1976-11-11 1985-12-13 日本電気株式会社 半導体装置の製造方法
JPS5583229A (en) * 1978-12-19 1980-06-23 Fujitsu Ltd Producing semiconductor device
JPS55143051A (en) * 1979-04-26 1980-11-08 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS5671976A (en) * 1979-11-19 1981-06-15 Seiko Epson Corp Preparation method of mos type semiconductor system
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法

Also Published As

Publication number Publication date
EP0128304B1 (en) 1989-03-29
US4545116A (en) 1985-10-08
EP0128304A1 (en) 1984-12-19
DE3477530D1 (en) 1989-05-03
JPH0581664B2 (ja) 1993-11-15
JPS6052044A (ja) 1985-03-23
JPH01252763A (ja) 1989-10-09

Similar Documents

Publication Publication Date Title
JPH0365658B2 (ja)
JP3249524B2 (ja) 局部相互接続によるｃｍｏｓ技術の半導体装置製造方法
US4276557A (en) Integrated semiconductor circuit structure and method for making it
US4920073A (en) Selective silicidation process using a titanium nitride protective layer
US4332839A (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JPS62502301A (ja) 集積回路製造方法
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JPS59175726A (ja) 半導体装置の製造方法
JPS6029222B2 (ja) 固体電子装置の製造方法
JP3357782B2 (ja) 半導体装置の製造方法
JPH01300543A (ja) 半導体装置の製造方法
JPH041497B2 (ja)
JP3067433B2 (ja) 半導体装置の製造方法
JP3676920B2 (ja) 半導体装置の製造方法
JPH08139056A (ja) Ｔｉシリサイド層を有する半導体装置の製造方法
JP3178867B2 (ja) 半導体素子の製造方法
JP2000216383A (ja) 半導体装置及びその製造方法
JPH11135789A (ja) 半導体装置およびその製造方法
JPH0318034A (ja) 半導体装置の製造方法
JP3038961B2 (ja) 半導体装置の製造方法
JPH0228893B2 (ja)
JPH08195360A (ja) 半導体装置の製造方法
JPH0232537A (ja) 半導体装置の製造方法
JPH0415617B2 (ja)
JPH05136398A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term