JPH0393929U - - Google Patents
Info
- Publication number
- JPH0393929U JPH0393929U JP285790U JP285790U JPH0393929U JP H0393929 U JPH0393929 U JP H0393929U JP 285790 U JP285790 U JP 285790U JP 285790 U JP285790 U JP 285790U JP H0393929 U JPH0393929 U JP H0393929U
- Authority
- JP
- Japan
- Prior art keywords
- switch
- power
- flop
- flip
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Power Sources (AREA)
- Electronic Switches (AREA)
Description
第１図はこの考案の一実施例による電源スイツ
チ回路のブロツク図、第２図はこの考案の他の実
施例を示すブロツク図、第３図は従来の電源スイ
ツチ回路のブロツク図である。 図において、１……電源投入用スイツチ、３…
…ＣＰＵ、４……リセツト回路、７……フリツプ
フロツプである。なお、図中、同一符号は同一、
または相当部分を示す。
チ回路のブロツク図、第２図はこの考案の他の実
施例を示すブロツク図、第３図は従来の電源スイ
ツチ回路のブロツク図である。 図において、１……電源投入用スイツチ、３…
…ＣＰＵ、４……リセツト回路、７……フリツプ
フロツプである。なお、図中、同一符号は同一、
または相当部分を示す。
Claims (1)
- 複数の接点を有する１つのスイツチと、スイツ
チの入切をカウントするフリツプフロツプと、電
源の入切を制御するＣＰＵとを備えた電源スイツ
チ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP285790U JPH0393929U (ja) | 1990-01-16 | 1990-01-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP285790U JPH0393929U (ja) | 1990-01-16 | 1990-01-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0393929U true JPH0393929U (ja) | 1991-09-25 |
Family
ID=31506703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP285790U Pending JPH0393929U (ja) | 1990-01-16 | 1990-01-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0393929U (ja) |
-
1990
- 1990-01-16 JP JP285790U patent/JPH0393929U/ja active Pending