JPH04116863A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04116863A JPH04116863A JP2237797A JP23779790A JPH04116863A JP H04116863 A JPH04116863 A JP H04116863A JP 2237797 A JP2237797 A JP 2237797A JP 23779790 A JP23779790 A JP 23779790A JP H04116863 A JPH04116863 A JP H04116863A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- trench
- oxide film
- impurity
- impurity layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、特にウェハ
全体にわたって均一な蓄積ノードをもつトレンチを形成
できる半導体装置の製造方法に関するものである。
全体にわたって均一な蓄積ノードをもつトレンチを形成
できる半導体装置の製造方法に関するものである。
第２図（ａ）〜（ｄ）は、従来の半導体装置の製造方法
におけるトレンチの形成方法を示す断面工程図であり、
図において、ｌは素子分離のためのフィールド酸化膜、
２１はマスクとして用いる第１の窒化膜、２２は第１の
窒化膜２１の除去後に堆積する第２の窒化膜、３は下地
の半導体基板、４はトレンチの側面および側面に注入、
拡散された不純物（ＮＭＯ３のセルの場合はヒ素等）で
ある。
におけるトレンチの形成方法を示す断面工程図であり、
図において、ｌは素子分離のためのフィールド酸化膜、
２１はマスクとして用いる第１の窒化膜、２２は第１の
窒化膜２１の除去後に堆積する第２の窒化膜、３は下地
の半導体基板、４はトレンチの側面および側面に注入、
拡散された不純物（ＮＭＯ３のセルの場合はヒ素等）で
ある。
次に製造工程について説明する。
まず、通常のＬＯＧＯＳプロセスにより、第２図（ａ）
に示すように第１の窒化膜２１をマスクとして用いて、
下地の半導体基板３を選択的に酸化して、フィールド酸
化膜１を形成する。
に示すように第１の窒化膜２１をマスクとして用いて、
下地の半導体基板３を選択的に酸化して、フィールド酸
化膜１を形成する。
次に、第２図（ｂ）に示すように第１の窒化膜２１を除
去して、新たに薄い第２の窒化膜２２を堆積し、写真製
版技術により、第２の窒化膜２２およびその下のフィー
ルド酸化膜１の所望の位置に穴をあける。
去して、新たに薄い第２の窒化膜２２を堆積し、写真製
版技術により、第２の窒化膜２２およびその下のフィー
ルド酸化膜１の所望の位置に穴をあける。
次に、エツチング技術により、第２の窒化膜２２をマス
クとして第２図（Ｃ）に示すようにトレンチを形成し、
第２の窒化膜２２を除去する。
クとして第２図（Ｃ）に示すようにトレンチを形成し、
第２の窒化膜２２を除去する。
次に、斜めイオン注入技術を用いて、第２図（ｄ）に示
すように上記トレンチの側壁および底面に不純物（この
場合、例えばヒ素）を注入、拡散させて、記憶情報とな
る電荷が蓄えられる蓄積ノードを形成する。
すように上記トレンチの側壁および底面に不純物（この
場合、例えばヒ素）を注入、拡散させて、記憶情報とな
る電荷が蓄えられる蓄積ノードを形成する。
従来の半導体装置の製造方法は以上のように構成されて
いるので、蓄積ノードを形成するために、斜めイオン注
入あるいは斜め回転イオン注入等の技術かを用いなけれ
ばならず、側壁へのイオン注入の際に、影になる部分が
生じ（シャドーイング効果）、均一な蓄積ノード層を形
成するのが困難であるなどの問題点があった。
いるので、蓄積ノードを形成するために、斜めイオン注
入あるいは斜め回転イオン注入等の技術かを用いなけれ
ばならず、側壁へのイオン注入の際に、影になる部分が
生じ（シャドーイング効果）、均一な蓄積ノード層を形
成するのが困難であるなどの問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、トレンチセル内のみならず、ウェハ全体にわ
たってシャドーイング効果を抑制し、均一な蓄積ノード
を形成できる半導体装置の製造方法を得ることを目的と
する。
たもので、トレンチセル内のみならず、ウェハ全体にわ
たってシャドーイング効果を抑制し、均一な蓄積ノード
を形成できる半導体装置の製造方法を得ることを目的と
する。
〔課題を解決するための手段〕
この発明に係る半導体装置の製造方法は、半導体基板に
不純物を注入、拡散した後に、上記基板の不純物注入、
拡散領域をその周囲及び底部に不純物拡散領域が残るよ
うにエツチング除去して、トレンチを形成するものであ
る。
不純物を注入、拡散した後に、上記基板の不純物注入、
拡散領域をその周囲及び底部に不純物拡散領域が残るよ
うにエツチング除去して、トレンチを形成するものであ
る。
この発明においては、半導体基板に不純物を注入、拡散
した後に、該不純物を注入、拡散した上記基板をエツチ
ングして、トレンチを形成するようにしたから、上記ト
レンチの側壁および底部に蓄積ノードとなる領域を残さ
れることとなり、これによりシャドーイング効果による
不均一性を抑制することができる。
した後に、該不純物を注入、拡散した上記基板をエツチ
ングして、トレンチを形成するようにしたから、上記ト
レンチの側壁および底部に蓄積ノードとなる領域を残さ
れることとなり、これによりシャドーイング効果による
不均一性を抑制することができる。
以下、この発明の一実施例を図について説明する。第１
図は本発明の実施例におけるトレンチセルの製造におけ
る半導体装置の製造方法を示す断面工程図であり、図に
おいて、１は素子分離のための約０．５〜０．８μｍの
厚さのフィールド酸化膜、２はイオン注入あるいはエツ
チングのマスクとして用いる約０，５μｍの厚さの窒化
膜、３は数μｍの厚さの下地の半導体基板、４は蓄積ノ
ード形成のための基板内に注入されたヒ素等の不純物層
である。
図は本発明の実施例におけるトレンチセルの製造におけ
る半導体装置の製造方法を示す断面工程図であり、図に
おいて、１は素子分離のための約０．５〜０．８μｍの
厚さのフィールド酸化膜、２はイオン注入あるいはエツ
チングのマスクとして用いる約０，５μｍの厚さの窒化
膜、３は数μｍの厚さの下地の半導体基板、４は蓄積ノ
ード形成のための基板内に注入されたヒ素等の不純物層
である。
次に、製造工程について説明する。
まず、第１図（ａ）に示すように通常のＬＯＧＯＳプロ
セスにより、窒化膜２をマスクとして用いて、フィール
ド酸化膜１を形成する。
セスにより、窒化膜２をマスクとして用いて、フィール
ド酸化膜１を形成する。
次に、写真製版技術を用いて、第１図（ｂ）に示すよう
に窒化膜２および、その下の酸化膜１の所望の位置にト
レンチを形成するために穴をあける。
に窒化膜２および、その下の酸化膜１の所望の位置にト
レンチを形成するために穴をあける。
次に、酸化膜ｌおよび窒化膜２をマスクとして高エネル
ギーイオン注入技術を用いて、第１図（Ｃ）に示すよう
にトレンチセルを形成するのに十分な深さ（２〜５μｍ
）にわたって均一な濃度分布をもったヒ素等からなる不
純物層４を形成し、熱処理を施して十分に活性化させる
。
ギーイオン注入技術を用いて、第１図（Ｃ）に示すよう
にトレンチセルを形成するのに十分な深さ（２〜５μｍ
）にわたって均一な濃度分布をもったヒ素等からなる不
純物層４を形成し、熱処理を施して十分に活性化させる
。
次に、ＲＩ Ｅ （Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）等のエツチング技術により、第１図（ｄ）に
示すように不純物層４０周辺を円筒型に残し、さらにマ
スクとして使用した窒化膜２およびその下のフィールド
酸化膜ｌを除去する。
ｈｉｎｇ）等のエツチング技術により、第１図（ｄ）に
示すように不純物層４０周辺を円筒型に残し、さらにマ
スクとして使用した窒化膜２およびその下のフィールド
酸化膜ｌを除去する。
このように本実施例によれば、蓄積ノード層となる領域
４の深さ方向およびウェハ面内における不純物分布が、
高エネルギーイオン注入技術によって均質なものとなり
、注入、拡散処理後のエツチングによって、不純物層４
の周辺を円筒型に残すようにしたので、不純物層４の側
壁および底面の不純物分布が均一な蓄積ノードが容易に
形成できる。
４の深さ方向およびウェハ面内における不純物分布が、
高エネルギーイオン注入技術によって均質なものとなり
、注入、拡散処理後のエツチングによって、不純物層４
の周辺を円筒型に残すようにしたので、不純物層４の側
壁および底面の不純物分布が均一な蓄積ノードが容易に
形成できる。
なお、上記実施例では不純物としてヒ素を用いてトレン
チ形成方法をトレンチセルへ適用した場合について示し
たが、不純物としてホウ素を用いれば、素子分離のため
のトレンチに対しても適用は可能である。
チ形成方法をトレンチセルへ適用した場合について示し
たが、不純物としてホウ素を用いれば、素子分離のため
のトレンチに対しても適用は可能である。
以上のように、本発明の半導体装置の製造方法によれば
、注入、拡散処理後のエツチングによって、不純物層の
周辺を円筒型に残すようにしたので、不純物層の側壁お
よび底面の不純物分布か均一な蓄積ノードをもっトレン
チが容易に形成できる半導体装置の製造方法を得ること
ができる効果がある。
、注入、拡散処理後のエツチングによって、不純物層の
周辺を円筒型に残すようにしたので、不純物層の側壁お
よび底面の不純物分布か均一な蓄積ノードをもっトレン
チが容易に形成できる半導体装置の製造方法を得ること
ができる効果がある。
第１図はこの発明の一実施例による半導体装置の製造方
法を示す断面工程図、第２図は従来の半導体装置の製造
方法を示す断面工程図である。 図において、１はフィールド酸化膜、２は窒化膜、３は
下地の半導体基板、４は蓄積ノードとなる注入された不
純物章、２１は第１の窒化膜、２２は第２の窒化膜であ
る。 なお図中同一符号は同−又は相当部分を示す。 第１１！１
法を示す断面工程図、第２図は従来の半導体装置の製造
方法を示す断面工程図である。 図において、１はフィールド酸化膜、２は窒化膜、３は
下地の半導体基板、４は蓄積ノードとなる注入された不
純物章、２１は第１の窒化膜、２２は第２の窒化膜であ
る。 なお図中同一符号は同−又は相当部分を示す。 第１１！１
Claims (1)
- （１）半導体基板にトレンチ構造を有する半導体装置の
製造方法において、 上記半導体基板に不純物を注入、拡散する工程と、 上記基板の不純物注入、拡散領域の一部を、エッチング
除去してトレンチを形成する工程とを含むことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2237797A JPH04116863A (ja) | 1990-09-06 | 1990-09-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2237797A JPH04116863A (ja) | 1990-09-06 | 1990-09-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04116863A true JPH04116863A (ja) | 1992-04-17 |
Family
ID=17020565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2237797A Pending JPH04116863A (ja) | 1990-09-06 | 1990-09-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04116863A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361526B1 (ko) * | 1995-12-22 | 2003-02-19 | 주식회사 하이닉스반도체 | 반도체소자의불순물분포분석용이온주입방법 |
-
1990
- 1990-09-06 JP JP2237797A patent/JPH04116863A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100361526B1 (ko) * | 1995-12-22 | 2003-02-19 | 주식회사 하이닉스반도체 | 반도체소자의불순물분포분석용이온주입방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229315A (en) | Method for forming an isolated film on a semiconductor device | |
| US4968628A (en) | Method of fabricating back diffused bonded oxide substrates | |
| JPH0370127A (ja) | 自己整合拡散接合を有する構造の製造方法 | |
| JPH04116863A (ja) | 半導体装置の製造方法 | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| JP3084047B2 (ja) | 素子分離構造の形成方法 | |
| JPH0736423B2 (ja) | 半導体装置の製造方法 | |
| JP2788889B2 (ja) | 半導体装置における分離形成方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPH02111062A (ja) | 半導体メモリの製造方法 | |
| JPH0732164B2 (ja) | 半導体デバイス製造法 | |
| JPS63186423A (ja) | 半導体装置の製造方法 | |
| JPS63133562A (ja) | 溝形キヤパシタの製造方法 | |
| JPS60171729A (ja) | 半導体装置の製造方法 | |
| JPH034514A (ja) | ウエハの製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JPS6017929A (ja) | 半導体装置の製造方法 | |
| JPS62106664A (ja) | 半導体装置の製造方法 | |
| JPS6355962A (ja) | 半導体装置の製造方法 | |
| JPS58182A (ja) | 半導体装置 | |
| JPH01105543A (ja) | 半導体装置の製造方法 | |
| JPH01274448A (ja) | 素子分離領域の形成方法 | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| JPH02133921A (ja) | 半導体装置の製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 |