JPH04130510A - 情報処理装置の省電力方式 - Google Patents

情報処理装置の省電力方式

Info

Publication number
JPH04130510A
JPH04130510A JP2250183A JP25018390A JPH04130510A JP H04130510 A JPH04130510 A JP H04130510A JP 2250183 A JP2250183 A JP 2250183A JP 25018390 A JP25018390 A JP 25018390A JP H04130510 A JPH04130510 A JP H04130510A
Authority
JP
Japan
Prior art keywords
key
key input
application program
clock
routine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2250183A
Other languages
English (en)
Inventor
Koichi Nakatani
公一 中谷
Akio Hayashi
昭夫 林
Tomohisa Kohiyama
智久 小檜山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2250183A priority Critical patent/JPH04130510A/ja
Priority to US07/763,152 priority patent/US5560020A/en
Publication of JPH04130510A publication Critical patent/JPH04130510A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置の省電力方式に係り、特に、応
用プログラムに依存することなくキー入力待ち状態を検
出し、キー入力待ち状態においてＣＰＵクロックの周波
数を下げるのに好適な、省電力方式に関する。
〔従来の技術〕
情報処理装置の中でもパーソナル・コンピュータのよう
な小型情報処理装置は、可搬性を考慮して電池でも電力
供給できるものが多い。このような小型情報処理装置で
は、各構成要素の電力消費を低減して省電力化を図り、
電池による動作時間を長く保つことが要求される。
省電力化技術として、ＣＰＵクロックの周波数を下げる
ことは、有効な方式の一つとして従来がら知られている
。これは、応用プログラムがデータ処理中でないとき、
ＣＰＵクーロツクの周波数を下げるものである。具体的
には、予め応用プログラムに、クロック・ダウン命令を
書き加えておく。
ＣＰＵは応用プログラム実行中にクロック・ダウン命令
を検出すると、クロック周波数を下げる。
この状態になるとデータ処理は行っていない。そして、
キーボードからキー人力されると元のクロック周波数に
上げ、データ処理を再開する。
〔発明が解決しようとする課題〕
上記従来技術では、応用プログラムを解析して、データ
処理を行わない箇所にグロック・ダウン命令を書き加え
る作業が必要となる。つまり、使用するすべての応用プ
ログラムに対し、修正が必要となる。また、修正しない
応用プログラムに関しては、これを実行してもクロック
・ダウンを行えない。
本発明の目的は、応用プログラムがデータ処理中でない
ことを応用プログラムの修正なしに検出し、ＣＰＵクロ
ックの周波数を下げることにある。
〔課題を解決するための手段〕
一般に、応用プログラムがデータ処理中でないときは、
キーボードからのキー入力待ち状態にある。そして、キ
ー人力が行われるとデータ処理を再開する。また、キー
ボードからキー人力されたかどうかを検知するには、一
般にＢＩＯＳルーチンの中のキー・センス・ルーチンが
使用される。
応用プログラムはキー人力を検知する際、このキー・セ
ンス・ルーチンを呼び出す。キー・センス・ルーチンの
ようなりＩＯＳルーチンは情報処理装置に標準的に備っ
ているものであり、各応用プログラムより共通に使用さ
れる。つまり、キー・センス・ルーチンは応用プログラ
ムには依存しない。
応用プログラムがキー入力待ち状態にあるときは、言い
換えると、キー・センス・ルーチンを連続して呼び出し
ている状態にある。キー人力が行われると、キー・セン
ス・ルーチンはそれを検知して応用プログラムに知らせ
る。応用プログラムはこれを受け、データ処理を再開す
る。
上記目的を達成するために、本発明では、応用プログラ
ムがキー・センス・ルーチンを連続して呼び出している
か否かを判別するためのキー入力待ち判別手段を設ける
。
さらに本発明では、キー入力待ち状態が所定時間線いた
場合、ＣＰＵクロックの周波数を下げるための制御手段
を設ける。キー人力が行われると、制御手段はクロック
周波数を元に上げる。
〔作用〕
本発明によれば、キー入力待ち判別手段は、応用プログ
ラムがキー・センス・ルーチンを呼び出してから所定時
間以内に、再び、キー・センス・ルーチンを呼び出すか
否かを監視する。所定時間以内に呼び出せば、キー・セ
ンス・ルーチンを連続して呼び出していることになる。
このときキー入力待ち判別手段は、応用プログラムがキ
ー入力待ち状態にあると判別する。一方、所定時間以内
にキー・センス・ルーチンを呼び出すことがなければ、
キー入力待ち状態でない（データ処理中である）と判別
する。
さらに本発明によれば、制御手段はキー入力待ち判別手
段の判別結果に基づき、応用プログラムがキー入力待ち
状態になっている時間を計時する。
そして、この時間が所定時間になると、ＣＰＵクロック
の周波数を下げる。この状態でキー人力が行われると、
クロック周波数を元に上げる。
以上で説明したように本発明によれば、応用プログラム
に依存しないキー・センス・ルーチンを用いてキー入力
待ち状態、すなわち、データ処理中でないことを判別し
ている。従って、応用プログラムを修正することなく、
また、的確にＣＰＵクロックの周波数を下げることがで
きる。
〔実施例〕
以下、本発明の一実施例を図面により詳冒に説明する。
第１図は本発明の全体構成を示している。同図において
、キー・センス・ルーチンのようなりＩＯＳルーチン格
納用のＲＯＭ８と、応用プログラム格納用のＲＡＭ９と
、データ入力のためのキーボード３と、データ出力のた
めの出力装置１０はシステムバス１１を介してＣＰＵ７
に接続されている。キー入力待ち判別手段ｌもシステム
バス１１を介してＣＰＵ７に接続されており、実行中の
応用プログラムがキー入力待ち状態か否かを判別する。
制御手段２はキー入力待ち判別手段ｌの判別結果に基づ
き、キー入力待ち時間が所定時間線いた場合、切り換え
手段４にＣＰＵクロック周波数の切り換えを要求する。
切り換え手段４は高クロック５と低クロック６のどちら
か一方をＣＰＵ７の動作グロックとして供給する。高ク
ロック５は低クロッグ６よりも周波数が高く、データ処
理時に供給する。一方、低クロック６はキー入力待ち状
態時に供給する。
第２図にＣＰＵ７が実行する応用プログラムのフロー・
チャートを示す。応用プログラムはキーボード３からの
キー人力が必要な場合、ＲＯＭ８に格納されたキー・セ
ンス・ルーチン２１を呼び出す。キー・センス・ルーチ
ン２１ではＲＡＭｅ内のキー・バッファを調べ、保持さ
れているキー人力データを応用プログラムに返す。判定
部２２はこれを受け、キー・バッファが空の場合、つま
り、キー人力されていない場合は、再び、キー・センス
・ルーチン２１を呼び出す。以下、キー人力されるまで
キー・センス・ルーチン２１と判定部２２を繰り返す、
この状態がキー入力待ち状態である。キー人力されると
キー入力待ち状態を抜は出し、データ処理２３を実行す
る０本実施例では、キー入力待ち判別手段１内にフラグ
を設ける。そして、キー・センス・ルーチン２１内にフ
ラグのセット命令を書き加える。これにより、キー・セ
ンス・ルーチン２１が呼び出される度に、フラグがセッ
トされることになり、キー・センス・ルーチン２１が呼
び出されたことをキー入力待ち判別手段ｌに知らせるこ
とができる。
第３図に第１図におけるキー入力待ち判別手段１の一構
成例を示す。同図において、フラグ３１は上述したもの
であり、キー・センス・ルーチンが呼び出されるとシス
テムバス１１を介してセットされる。このとき同時に、
カウンタ３２をリセットしてカウント値をゼロにする。
そして、直ちにカウント・アップを開始する。コンパレ
ータ３３はカウンタ３２のカウント値とレジスタ３４に
予め設定された値を比較し、前者が大きくなった時点で
フラグ３１をリセットする。レジスタ３４の設定値は、
第２図におけるキー・センス・ルーチン２１と判定部２
２の実行時間に対応する値である０以上の構成により、
応用プログラムがキー入力待ち状態にあるとき、フラグ
３１はリセットされずセット状態を保持する。そして、
フラグ３１の出力であるキー入力待ち信号３５をアクテ
ィブに保つ。一方、データ処理中であるとき、フラグ３
１はコンパレータ３３によってリセットされキー入力待
ち信号３５を非アクティブにする。
第４図に第１図における制御手段２の一構成例を示す、
同図において、カウンタ４１はキー入力待ち判別手段ｌ
からのキー入力待ち信号３５が入力される。キー入力待
ち信号３５が非アクティブのとき、カウンタ４１はリセ
ットされカウント値をゼロにする。キー入力待ち信号３
５がアクティブのとき、カウンタ４１はカウント・アッ
プする。コンパレータ４２はカウンタ４１のカウント値
とレジスタ４３に予め設定された値を比較し、前者が大
きくなった時点でクロック切り換え信号４４を第１図の
切り換え手段４に出力する。切り換え手段４はこれを受
け、低クロック６をＣＰＵ７に供給する。レジスタ４３
の設定値は、キー入力待ち状態に入ってからクロック周
波数を下げるまでの時間に対応する値である。キー人力
が行われるとキー入力待ち信号３５は非アクティブとな
り、カウンタ４１のカウント値はゼロになる。その結果
、レジスタ４３の設定値以下になるのでコンパレータ４
２はこれを検出し、クロック切り換え信号４４によって
クロック周波数を元に上げる。
〔発明の効果〕
本発明によれば、応用プログラムには依存しないキー・
センス・ルーチンを用いてキー入力待ち状態、すなわち
、データ処理中でないことを判別している。そして、キ
ー入力待ち状態が所定時間続いたとき、ＣＰ’Ｕクロッ
クの周波数を下げる。
従って、応用プログラムを修正することなく、シかも、
的確に、情報処理装置の省電力化を図ることができる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図、第２図は
応用プログラムのフロー・チャート、第３図は第１図に
おけるキー入力待ち判別手段のブロック図、第４図は第
１図における制御手段のブロック図である。 １・・・キー入力待ち判別手段 ２・・・制御手段 〒 図 〒２図

Claims (1)

  1. 【特許請求の範囲】 １、ＣＰＵクロック周波数の切り換え手段を備えた情報
    処理装置において、 応用プログラムがキーセンス・ルーチンを連続して呼び
    出しているか否かを判別するためのキー入力待ち判別手
    段と、前記キーセンス・ルーチンの連続呼び出しが所定
    時間続いた場合、前記切り換え手段により前記ＣＰＵク
    ロック周波数を下げるための制御手段を設けたことを特
    徴とする省電力方法。
JP2250183A 1990-09-21 1990-09-21 情報処理装置の省電力方式 Pending JPH04130510A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2250183A JPH04130510A (ja) 1990-09-21 1990-09-21 情報処理装置の省電力方式
US07/763,152 US5560020A (en) 1990-09-21 1991-09-20 Power saving processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2250183A JPH04130510A (ja) 1990-09-21 1990-09-21 情報処理装置の省電力方式

Publications (1)

Publication Number Publication Date
JPH04130510A true JPH04130510A (ja) 1992-05-01

Family

ID=17204051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2250183A Pending JPH04130510A (ja) 1990-09-21 1990-09-21 情報処理装置の省電力方式

Country Status (2)

Country Link
US (1) US5560020A (ja)
JP (1) JPH04130510A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737616A (en) * 1995-05-15 1998-04-07 Nec Corporation Power supply circuit with power saving capability

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6343363B1 (en) 1994-09-22 2002-01-29 National Semiconductor Corporation Method of invoking a low power mode in a computer system using a halt instruction
US7167993B1 (en) 1994-06-20 2007-01-23 Thomas C Douglass Thermal and power management for computer systems
US5752011A (en) 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
KR960012838B1 (ko) * 1994-06-20 1996-09-24 삼성전자 주식회사 스톱 클럭 제어장치와 그 방법
US5719800A (en) * 1995-06-30 1998-02-17 Intel Corporation Performance throttling to reduce IC power consumption
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
US5881016A (en) * 1997-06-13 1999-03-09 Cirrus Logic, Inc. Method and apparatus for optimizing power consumption and memory bandwidth in a video controller using SGRAM and SDRAM power reduction modes
US6097243A (en) * 1998-07-21 2000-08-01 International Business Machines Corporation Device and method to reduce power consumption in integrated semiconductor devices using a low power groggy mode
US6202104B1 (en) * 1998-07-28 2001-03-13 Siemens Aktiengesellschaft Processor having a clock driven CPU with static design
JP3526009B2 (ja) * 1999-02-09 2004-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システムにおける電力管理装置および電力管理方法
US6711207B1 (en) * 1999-03-11 2004-03-23 Globespanvirata, Inc. System and method for reduced power consumption in digital subscriber line modems
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
US6668318B1 (en) * 2000-05-31 2003-12-23 Xybernaut Corp. System and method for loading one of a plurality of operating systems and adjusting the operating frequency accordingly using transferable core computer that recognizes a system environment
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7260731B1 (en) * 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US7336090B1 (en) 2002-04-16 2008-02-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7849332B1 (en) 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7642835B1 (en) 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
US7228242B2 (en) * 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7205758B1 (en) 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7859062B1 (en) * 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7816742B1 (en) 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7739531B1 (en) 2005-03-04 2010-06-15 Nvidia Corporation Dynamic voltage scaling
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US8370663B2 (en) * 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
US8336762B1 (en) 2008-11-17 2012-12-25 Greenwise Bankcard LLC Payment transaction processing
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
US9275690B2 (en) 2012-05-30 2016-03-01 Tahoe Rf Semiconductor, Inc. Power management in an electronic system through reducing energy usage of a battery and/or controlling an output power of an amplifier thereof
US9509351B2 (en) 2012-07-27 2016-11-29 Tahoe Rf Semiconductor, Inc. Simultaneous accommodation of a low power signal and an interfering signal in a radio frequency (RF) receiver
US9722310B2 (en) 2013-03-15 2017-08-01 Gigpeak, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through frequency multiplication
US9780449B2 (en) 2013-03-15 2017-10-03 Integrated Device Technology, Inc. Phase shift based improved reference input frequency signal injection into a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation to reduce a phase-steering requirement during beamforming
US9837714B2 (en) 2013-03-15 2017-12-05 Integrated Device Technology, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through a circular configuration thereof
US9666942B2 (en) 2013-03-15 2017-05-30 Gigpeak, Inc. Adaptive transmit array for beam-steering
US9184498B2 (en) 2013-03-15 2015-11-10 Gigoptix, Inc. Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through fine control of a tunable frequency of a tank circuit of a VCO thereof
US9716315B2 (en) 2013-03-15 2017-07-25 Gigpeak, Inc. Automatic high-resolution adaptive beam-steering
US9531070B2 (en) 2013-03-15 2016-12-27 Christopher T. Schiller Extending beamforming capability of a coupled voltage controlled oscillator (VCO) array during local oscillator (LO) signal generation through accommodating differential coupling between VCOs thereof
CN106292990A (zh) * 2015-06-01 2017-01-04 中兴通讯股份有限公司 Cpu运行参数的调整方法及终端

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3941989A (en) * 1974-12-13 1976-03-02 Mos Technology, Inc. Reducing power consumption in calculators
US4388690A (en) * 1979-10-11 1983-06-14 Ael Microtel Limited Automatic meter reading transponder
US4316247A (en) * 1979-10-30 1982-02-16 Texas Instruments, Inc. Low power consumption data processing system
US4409665A (en) * 1979-12-26 1983-10-11 Texas Instruments Incorporated Turn-off-processor between keystrokes
US4317180A (en) * 1979-12-26 1982-02-23 Texas Instruments Incorporated Clocked logic low power standby mode
US4317181A (en) * 1979-12-26 1982-02-23 Texas Instruments Incorporated Four mode microcomputer power save operation
JPS5775335A (en) * 1980-10-27 1982-05-11 Hitachi Ltd Data processor
US4379265A (en) * 1981-05-26 1983-04-05 Burroughs Corporation Dual clocking time delay generation circuit
US4766567A (en) * 1984-04-19 1988-08-23 Ltd. Nippondenso Co. One-chip data processing device including low voltage detector
JPS615325A (ja) * 1984-06-19 1986-01-11 Hitachi Ltd 自動電源投入切断方式
US4727491A (en) * 1984-06-27 1988-02-23 Compaq Computer Corporation Personal computer having normal and high speed execution modes
US4835681A (en) * 1984-06-27 1989-05-30 Compaq Computer Corporation Personal computer having normal and high speed execution modes
US5086387A (en) * 1986-01-17 1992-02-04 International Business Machines Corporation Multi-frequency clock generation with low state coincidence upon latching
US4851987A (en) * 1986-01-17 1989-07-25 International Business Machines Corporation System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
US5025387A (en) * 1988-09-06 1991-06-18 Motorola, Inc. Power saving arrangement for a clocked digital circuit
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
US5201059A (en) * 1989-11-13 1993-04-06 Chips And Technologies, Inc. Method for reducing power consumption includes comparing variance in number of time microprocessor tried to react input in predefined period to predefined variance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737616A (en) * 1995-05-15 1998-04-07 Nec Corporation Power supply circuit with power saving capability

Also Published As

Publication number Publication date
US5560020A (en) 1996-09-24

Similar Documents

Publication Publication Date Title
JPH04130510A (ja) 情報処理装置の省電力方式
EP0426410B1 (en) Real-time power conservation for portable computers
JP3058986B2 (ja) コンピュータシステムの節電制御装置
US4851987A (en) System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur
KR100241981B1 (ko) 정보 처리 장치 및 그 제어 방법
US20030226047A1 (en) Portable terminal with enhanced power management function and method for managing power of the same
JPH05108218A (ja) コンピユータシステム
US6112309A (en) Computer system, device and operation frequency control method
JPH03123919A (ja) コンピュータシステム
US5771390A (en) System and method for cascading from a power managed suspend state to a suspend-to-disk state in a computer system
JPH11259183A (ja) 情報処理装置
JP2766170B2 (ja) Ｃｐｕ稼働率に基づいた省電力方式
JPH0476716A (ja) 電子機器
JPH04309110A (ja) 情報処理装置
JPH04238517A (ja) 省電力制御方式
JPH09138720A (ja) 表示制御装置
JP3299117B2 (ja) 情報処理装置
JPH09305443A (ja) プロセス監視装置およびプロセス監視方法
JPH08153057A (ja) ディスク制御装置
EP1717663A1 (en) Power-managing key apparatus and method for the same
JPH0651862A (ja) 電力制御装置
JPH04306716A (ja) 電源出力監視制御システム
JPH0716216U (ja) キーボード入力監視装置
JPS6316315A (ja) 自動電源切断方式
JPH01248255A (ja) ハードウェア状態切替え制御方式