JPH04130592A - しきい値論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の利用分野） 本発明は超伝導回路を使ったニューロン素子、特にジョ
セフソン素子を使ったしきい回路の回路構成に係わる。

（発明の背景） 従来の計算機はＡＮＤまたはＯＲ回路を組み合せた論理
回路システムで構築されている。これらの計算機は極め
て高速に動作し、人間の計算能力を遥かに上回る性能を
発揮し、社会に貢献していることは周知の事実である。

しかし、従来の計算機は、人間が日常行なっている認識
動作、判断動作には不適当であることも次第に明らかに
なってきた。このため、認識、判断に好適な計算機を構
築する目的で、人間の脳細胞にニューロン）を手本にし
たしきい値論理回路にニューロン素子）とそれを使った
計算機システム技術が例えば、せ利俊−「神経回路網の
数理」産業図書、昭和５３年、Ｌ、　Ｄ、　Ｊａｃｋｌ
ｅｌ、　Ｒ，Ｅ、　Ｈｏｔｗａｒｄ、　Ｈ，Ｐ、　Ｇｒ
ａｆ、　Ｂ。

Ｓｔｒａｕｇｈｎ、　ａｎｄ　Ｊ、　Ｄ、Ｄｅｎｋｅｒ
、’Ａｒｔｉｆｉｃｉａｌ　ｎｅｕｒａｌｎｅｔｗｏｒ
ｋｓ　ｆｏｒ　ｃｏｍｐｕｔｉｎｇ　、　　Ｊｏｕｒｎ
ａｌ　ｏｆ　ＶａｃｕｕｍＳｃｉｅｎｃｅ　Ｔｅｃｈｎ
ｏｌｏｇｙ　Ｂ４（１）、　　Ｊａｎ／Ｆｅｂ、　　１
９８６．　　ｐｐ。

６１−６３に開示されている。

以下に、従来技術によるしきい値論理回路の動作説明を
行い、本発明の位置付けを明らかにする。

第７図はしきい値論理回路の動作を示す図である。

しきい値論理回路は複数個の入力端子１５２）入力線１
５１と少なくとも１個の出力線１０４）出力端子１０５
、重み回路１５０、しきい回路５００から構成される回
路である。入力線１５１を介して入力された複数の入力
信号Ｘｉは重み回路１５０で重み付られ、しきい回路５
００で予め定められたしきい値Ｔと比較される。しきい
回路５００は比較結果を基に出力信号Ｆを出力線１０４
に出力する。しきい値論理回路では、複数の入力端子に
は“０″または“１”のデジタル信号Ｘｉが印加され、
そのデジタル信号Ｘｉの重み加算和ΣＷ　ｉ　Ｘ　ｉが
しきい値Ｔを超えれば出力は“１“に、それ以外は“０
”になる論理動作を行なう。ここで、Ｗｉは重みを表わ
す。従って、第４図に示すしきい値論理回路の動作即ち
入力信号Ｘｉと出力信号Ｆの関係は（１）式表わされる
。

Ｆ＝ＯΣＷ　ｉ　Ｘ　ｉ　＜　Ｔ Ｆ＝１　　　ΣＷ　ｉ　Ｘ　ｉ　≧Ｔ　　　・　・　・
　（１）しきい値論理回路では学習により、重みＷｉを
変化させ、最終的に目的に適応した回路システムを構築
する。従って、しきい値論理回路を構成するには、重み
Ｗｉを変化させる機能と、入力信号の重み加算を行ない
素子をスイッチさせる機能をもたなければならない。通
常、この重みを重み制御線３１０から入力する重み制御
信号で制御する。

ジョセフソン素子は高速動作を低消費電力で行うスイッ
チング素子である。ジョセフソン素子は磁束または電流
を信号担体として使っているため、信号値の加算は容易
であり、またジョセフソン素子自体がしきい回路として
の特性を持っているためしきい値論理回路にニューロン
素子）を実現するのに好適である。ジョセフソン素子を
使ってしきい値論理回路を実現する試みは例えば、特願
平０１−１９６１１５原田「超伝導しきい値論理回路Ｊ
に開示されている。この従来技術によるしきい値論理回
路のしきい回路５００は第２ａ図に示す構造からなる。

第２ａ図の回路は、量子干渉型ジョセフソン素子１００
と負荷抵抗１０３の並列接続に電流源１０６からバイア
ス電流Ｉｇを供給する構成である。量子干渉型回路はジ
ョセフソン素子の分野では公知のデバイスであり、例え
ばＴ、Ｒ，Ｇｈｅｅｗａｌａ、　　”Ｊｏｓｅｐｈｓｏ
ｎ−Ｌｏｇｉｃ　Ｄｅｖｉｃｅｓ　ａｎｄＣｉｒｃｕｉ
ｔ”、　　ＩＥＥＥ　Ｔｒａｎｓ、　Ｅｌｅｃｔｒｏｎ
　Ｄｅｖｉｃｅｓ、　ｖｏｌ。

ＨＤ−２７，ｎｏ、　　１０．　ｐｐ、　１８５７＝１
８６９に詳しく記述されている。重み回路１５０から供
給される入力信号の重み加算和信号電流Ｉｃは該量子干
渉型ジョセフソン素子１００の制御電流１０１を流れ、
該量子干渉型ジョセフソン素子の臨界電流（最大超伝導
電流）を制御する。第２ｂ図は該量子干渉型ジョセフソ
ン素子１００の電圧電流特性、該負荷抵抗１０３の負荷
直線と該しきい回路５００の動作点を示している。入力
信号の重み加算和信号電流Ｉｃが予め定められたしきい
値より小さければ該量子干渉型ジョセフソン素子１００
は超伝導状態にあり動作点Ａに、しきい値電流よりも大
きいと超伝導状態Ａから電圧状態に遷移する。この時、
しきい回路５００の出力端子１０５に現れる出力信号は
、動作点Ａの場合は零ボルトで“０”レベルとなり、動
作点Ｂの場合は有限の電圧値　（約１ｍＶ）が現れ″１
″レベルとなる。第３図は入力信号の重み加算和信号電
流１ｃと該しきい回路５００の出力信号の関係、いわゆ
る信号切り換え特性を示している。従来技術による第２
図に示すしきい回路では、超伝導状態Ａから段階状に電
圧状態Ｂに遷移するため、信号切り換え特性も第３図に
示す段階特性を示す。

ニューロン素子の学習方法としてパックプロパゲーショ
ン法が用いられる。このパックプロパゲーション法は、
例えば中野馨「ニューロンコンピュータの基礎」コロナ
社（１９９０年４月）他に開示されている。このパック
プロパゲーション法は、素子の学習効率を上げ収束性を
良くする目的で、信号切り換え特性を第４図に示す微分
可能な関数とし、連続な信号切り換え特性の微係数と出
力信号と教師信号の誤差から重みを更新する。

方、第３図に示す従来のしきい回路の信号切り換え特性
は段階特性であり、微係数は定義出来ないか、負連続で
ある。このため、第２ａ図に示すしきい回路５００使っ
たしきい値論理回路ではこのままではパックプロパゲー
ション法による学習を実行できない欠点がある。一般に
、収束性を良くす（ためには、信号切り換え特性の微係
数を考慮した重みの更新方法を採用することが望ましい
ことは明かである。

（発明の目的） 本発明の目的は、信号切り換え特性が微分可能なしきい
回路を提供し、パックプロパゲーション法等のアルゴリ
ズムが使える学習効率の高いニューロン素子を実現する
ことにある。

（発明の概要） この目的の為に、本発明では同一人力信号条件下での複
数回のジョセフソン素子の出力信号を平均し、該平均出
力信号を使って素子の信号切り換え特性を定義する方法
を採用する。

（発明の実施例） 以下に実施例を使って本発明によるしきい回路を説明す
る。

第１図は本発明によるしきい回路の実施例である。第１
図に示す実施例は、第２ａ図に示すしきい回路に平均化
回路２００と平均化回路入力線２０２）平均値出力線２
０１を付加した構成である。該平均化回路入力線２０２
は該しきい値論理回路の出力線１０４に接続されている
。平均化回路２００は平均化回路入力線２０２から該量
子干渉型ジョセフソン素子１００の出力信号を受は取り
、平均化してその値を平均値出力線２０１に出力する。

該量子干渉型ジョセフソン素子１００の制御電流線１０
１には入力信号の重み加算和信号電流Ｉｃが流れるが、
一般にこの信号には雑音が重畳する。更に故意に雑音を
重畳させることも出来る。第３図の段階特性を示す信号
切り換え特性を持つ該量子干渉型ジョセフソン素子１０
０に雑音成分を含む信号電流を印加すると、該量子干渉
型ジョセフソン素子１００の出力信号は雑音信号の振幅
確率に依存して“０”または　“１″の値を示す。重畳
される雑音の平均値が零であれば、該平均化回路２００
の平均値信号は入力信号の重み加算和電流Ｉｃがしきい
値Ｔに等しい時は“０”レベルと“１″レベルの中間値
となり、しきい値Ｔより離れれば離れるほど“０″レベ
ルまたは“１″レベルに漸近する特性を示す。即ち、該
平均化回路２００で平均化された出力信号による信号切
り換え特性は第４図に示す微分可能な連続関数となる。

従って、該平均化回路２００の出力信号を使えば、パッ
クプロパゲーション法等の学習法則を使うことが出来る
。また、学習には該平均値を使うが、認識等の論理動作
には出力信号を直接該量子干渉型ジョセフソン素子１０
０の出力端子１０５から平均化しないで取り出すことも
、該平均値出力線２０１から平均化信号を取り出すこと
もできる。

第５図に本発明による第１図に示したしきい回路５００
を用いたしきい値論理回路と学習システムの構成を示す
。第５図の構成では、しきい値論理回路は重み回路１５
０と本発明による第１図に示すしきい回路５００から構
成される。該重み回路１５０は例えば、特願平０１−１
９６１１５原田「超伝導しきい値論理回路」に開示され
ている。

該しきい回路５００の平均値出力は重み制御回路３００
で教師信号端子３０２）教師信号線３０１を介して入力
される教師信号と比較され、比較結果を基に重み制御線
３１０を介して重みが更新される。

平均化回路は積分回路またはカウンター回路で実現する
事が出来る。該量子干渉型ジョセフソン素子１００は“
０”まけた“１”信号を出力するが、決まった回数の試
行中の“１”信号の数だけ計数すればその値が平均値に
相当することは明かである。従って、該平均化回路２０
０は抵抗と静電容量からなるアナログ積分回路やジョセ
フソン素子のスイッチング素子で構成されたデジタル回
路で構成することもできる。また、平均化回路の機能を
重み制御回路３００の中に含めることも可能である。平
均化回路は半導体等で構成することも可能である。第６
図はジョセフソン素子で構成された簡単なカウンタ回路
の構成を示している。

第６図の回路は、量子干渉型ジョセフソン素子４００と
負荷インダクタ４０３からなる超伝導閉会路４１０に電
流源４０２からバイアス電流を供給する構成である。該
量子干渉型ジョセフソン素子４００の制御線４０４の一
端は抵抗４０１を介して該平均化回路入力線２０２に接
続され、多端は接地されている。該超伝導閉会路４１０
には量子干渉型回路４０５が結合している。第６図に示
す回路では、平均化回路入力線２０２に“１”信号が印
加される度に制御電流が該量子干渉型ジョセフソン素子
４００に流れ、該素子を一時的に電圧状態に遷移させ、
そのつど該バイアス電流の一部をインダクタ４０３に分
流させる。従って、インダクタ４０３に流れる電流は“
１”信号の回数に相当する。この分流電流は量子干渉型
回路４０５で検出される。

以上の実施例ではジョセフソン素子を例に説明を行なっ
たが、トンネルダイオードの様に段階的に遷移する素子
で構成されたしきい値論理回路にも本発明を適用できる
ことは明か。

（本発明の効果） 以上説明したごとく、本発明を用いれば、高速のジョセ
フソンスイッチング回路で、学習効率や収束性の良い学
習方法を使用できる、速度の速いしきい値論理回路を構
成できる。従って、本発明により、しきい値論理回路を
使った、認識判断を実行するのに好適な高速計算機を実
現できる。故に、本発明はこの高度の認識判断を行なう
高速計算機の実現に必要不可欠である。

【図面の簡単な説明】

第１図は本発明による実施例の回路図、第２ａ図は従来
のしきい回路の回路図、第２ｂ図は量子干渉型ジョセフ
ソン素子の電圧電流特性を示すグラフ、第３図は従来の
しきい回路の信号切り換え特性を示すグラフ、第４図は
学習過程で望ましい信号切り換え特性を示すグラフ、第
５図は本発明によろしきい回路を使ったしきい値論理回
路と学習システムの構成図、第６図は本実施例の平均化
回路の例を示す回路図、第７図は量子干渉型ジョセフソ
ン素子の電圧電流特性を示すグラフ。 １００・・・量子干渉型ジョセフソン素子、１０１・・
・制御電流線、　　　１０３・・・負荷抵抗、１０４・
・・出力線、　　　　　１０５・・・出力端子、１０６
・・・電流源、　　　　１５０・・・重み回路、１５１
・・・入力線、　　　　１５２・・・入力端子、２００
・・・平均化回路、 ２０１・・・平均値出力線、 ２０２・・・平均化回路入力線、 ３００・・・重み制御回路、 ３０１・・・教師信号線、 ３０２・・・教師信号端子、 ３１０・・・重み制御線、 ４００・・・量子干渉型ジョセフソン素子、４０１・・
・抵抗、 ４０２・・・電流源、 ４０３・・・インダクタ、 ・・・制御線、 ・・・量子干渉回路、 ・・・超伝導閉会路、 ・・・しきい回路。 第１図 第２ａ図 第５図 第３図 第４図 →Ｉｃ 第５図

Claims (1)

1. 【特許請求の範囲】 １）複数の入力信号の重み加算和を予め定められたしき
   い値と比較し、比較結果に応じて出力信号を出力するし
   きい値論理回路であって、該重みを変更する手段と該出
   力信号の平均値信号を発生させる手段を有し、該出力信
   号の平均値を使って重みを変更することを特徴とするし
   きい値論理回路。 ２）特許請求範囲第１項のしきい値論理回路であって、
   該出力信号は“０”状態から“１”状態に段階的に遷移
   する事を特徴とするしきい値論理回路。 ３）特許請求範囲第２項のしきい値論理回路であって、
   超伝導状態から電圧状態に段階的に遷移するジョセフソ
   ン素子の電圧を出力信号とすることを特徴とするしきい
   値論理回路。 ４）特許請求範囲第１項のしきい値論理回路であって、
   学習には複数回の試行による出力信号の平均化をおこな
   い、論理動作には平均化を行なわず直接出力することを
   特徴とするしきい値論理回路。 ５）特許請求範囲第１項のしきい値論理回路であって、
   出力信号の平均化に積分回路を用いることを特徴とする
   しきい値論理回路。 ６）特許請求範囲第１項のしきい値論理回路であって、
   出力信号の平均化にカウンタ回路を用いることを特徴と
   するしきい値論理回路。